CN101958314B - 对叠式系统级封装及其制造和使用方法 - Google Patents

对叠式系统级封装及其制造和使用方法 Download PDF

Info

Publication number
CN101958314B
CN101958314B CN2010102630619A CN201010263061A CN101958314B CN 101958314 B CN101958314 B CN 101958314B CN 2010102630619 A CN2010102630619 A CN 2010102630619A CN 201010263061 A CN201010263061 A CN 201010263061A CN 101958314 B CN101958314 B CN 101958314B
Authority
CN
China
Prior art keywords
circuit board
module
circuit plate
plate module
radiator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102630619A
Other languages
English (en)
Other versions
CN101958314A (zh
Inventor
塞缪尔·塔姆
尤尼斯·沙巴尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flextronics International USA Inc
Original Assignee
Flextronics International USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flextronics International USA Inc filed Critical Flextronics International USA Inc
Publication of CN101958314A publication Critical patent/CN101958314A/zh
Application granted granted Critical
Publication of CN101958314B publication Critical patent/CN101958314B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Abstract

本发明公开了对叠式系统级封装及其制造和使用方法。对叠式系统级封装(SiP)装置用于最小化在手持电子装置中的两个相应的电路板模块的足印。该装置包括顶部电路板模块和底部电路板模块，它们通过柔性电路电互连。金属板或包覆的散热器可以热耦合到顶部电路模块，以便将热从安装在顶部电路板模块的发热部件传导到电子装置的壳体。

Description

对叠式系统级封装及其制造和使用方法
技术领域
本技术涉及对叠式系统级封装及其制造和使用方法。
背景技术
在消费电子装置领域内，诸如无线电话和便携音乐播放器，存在着持续的压力使得这些装置更加紧凑，更廉价，更具特色。如此一来，这些装置制造商们对其每一个供应商施加了同样的压力。传统上而言，应使用更大的电路板来适应这些附加的，往往是功能更加强大的所需的电子元件来提供这些希望得到的特征。但如今，最小化电子装置总尺寸的增加的压力也延续影响到为上述电子装置提供控制及电源的电路板。
因此，当更加具鲁棒性的功能被添加到装置电路中时，包含装置电路的半导体封装必须不断缩减体积。早期半导体封装技术将硅芯片或裸芯的单横向层(例如，集成电路(“ICs”)，存储芯片)并排安装在基底上，并封入或包覆在封装内。当今的封装技术已经演进至允许2层或更多层不同功能或技术的裸芯(例如，逻辑、模拟、混合信号)以垂直方式堆叠或集成到一块基底或印制板(“PCB”)上。这一经常被称为“裸芯叠层”或“系统级封装”(“SiP”)的构思显著增加了在给定足印的单个封装中可容纳的硅芯片面积的量，这一技术节省了PCB上宝贵的地产并简化了板组装工艺。
相关技术的上述示例以及与其相关的限制旨在是说明性的而非穷尽的。在阅读了说明书和研究了附图的基础上，对本领域技术人员来说，相关技术的其他限制也是显而易见的。
发明内容
本文公开了一种对叠式系统级封装组件。该对叠式系统级封装组件包括：顶部电路板模块，具有第一面和第二面且包括一个或多个有源电子部件；底部电路板模块，具有第一面和第二面且包括一个或多个有源电子部件，其中顶部电路板模块被相对于底部电路板模块叠置，使得顶部电路板模块的第一面与底部电路板模块的第一面以相对的方式彼此面对；柔性电路，将顶部和底部电路板模块电互连；以及散热器，热耦合至顶部电路板模块的第二面。
对叠式系统级封装的散热器可包括金属层，该金属层的周界包含于顶部电路板模块的周界之内。该金属层可以是金属板。散热器也可包括对叠金属层，其由顶部电路板模块的第二面延伸至底部电路板模块的第二面，其中，散热器至少覆盖顶部电路板模块的第二面和底部电路板模块第二面的基本大多数。散热器可延伸并超出顶部电路板模块的周界和底部电路板模块的周界之一或两者。散热器可为由铜形成的包覆箔。
顶部电路板模块可包括具有多个热通孔的基底，多个热通孔可穿透该基底并热耦合至顶部电路板模块的第二面的散热器。一个或多个有源电子部件可在放置于顶部电路板模块第一面的集成电路内分组，而这些热通孔可与集成电路热接触。顶部电路板模块底部电路板模块之一或两者可包括高密度逻辑电路，基本大多数高密度逻辑电路可被放置于顶部电路板模块。系统级封装可为驱动超微型投影器(pico-projector)的光引擎提供驱动电路。
本文还公开了一种制造对叠式系统级封装组件的方法。该方法包括：提供顶部电路板模块，所述顶部电路板模块具有第一面和第二面，且包括一个或多个有源电子部件；提供底部电路板模块，所述底部电路板模块具有第一面和第二面，且包括一个或多个有源电子部件；将顶部电路板模块相对于底部电路板模块叠置，使得顶部电路板模块的第一面与底部电路板模块的第一面彼此相对；用柔性电路，将顶部和底部电路板模块电互连；将散热器热耦合到顶部电路板模块的第二面及底部电路板模块的第二面的至少之一。
热耦合可包括将散热器热耦合至顶部电路板模块第二面，而且散热器可包括金属板，该金属板的周界包含于顶部电路板模块的周界内。散热器还可包括对叠金属套，其在顶部和底部电路板模块间延伸。该对叠金属套可由顶部电路板模块的第二面延伸至底部电路板模块的第二面，且该对叠金属套可覆盖顶部电路板模块的第二面和底部电路板模块的第二面的至少基本大多数。该对叠金属套可延伸并超出顶部电路板模块的第二面的周界和底部电路板模块的第二面的周界之一或者两者。散热器可由铜形成。
该方法进一步包括将多个热通孔延伸通过顶部电路板模块，并且将热通孔热耦合到顶部电路板模块第一面的一个或多个有源电子部件以及热耦合到顶部电路板模块的第二面的散热器。顶部电路板模块和底部电路板模块之一或两者可包括高密度逻辑电路，基本大多数高密度逻辑电路可被放置于顶部电路板模块上。根据所公开的方法制造的系统级封装组件可与超微型投影器(pico-projector)的光引擎电互连，使得该系统级封装组件可为光引擎提供驱动电路。
附图说明
图1为对叠式系统级封装组件的一个实施例的侧视图。
图2A为对叠式系统级封装组件的另一个实施例的顶部电路板模块的俯视图。
图2B为图2A中的顶部电路板模块的前视图。
图2C为图2A-B中顶部电路板模块的仰视透视图。
图3A为对叠式系统级封装组件的另一个实施例的底部电路板模块的俯视透视图。
图3B为图3A中底部电路板模块的仰视透视图。
图3C为图3A-B中底部电路板模块的侧视图。
图4为对叠式系统级封装组件的另一个实施例的分解透视图。
图5为图4中对叠式系统级封装组件的俯视透视图。
图6为图4-5中对叠式系统级封装组件的侧视图。
图7为对叠式系统级封装组件的另一个实施例的分解透视图。
图8为图7中对叠式系统级封装组件的俯视透视图。
图9为图7-8中对叠式系统级封装组件的仰视透视图。
图10为图7-9中对叠式系统级封装组件的侧视图。
具体实施方式
下面将参考附图，附图帮助示出本发明的各种相关特征。虽然本发明主要结合一种对叠式系统级封装进行描述，对叠式系统级封装包括对叠的或堆叠的电路板模块，用来驱动一种超微型投影器(pico-projector)的光引擎，该超微型投影器实施在例如移动电话或是数码相机等手持装置中，但可清楚的理解，本发明也适用于其它的希望采用对叠或堆叠多个电路板模块的应用，就此而言，以下说明是出于说明和描述的目的进行，而不旨在将本发明限制于此处公开的形式。从而，与如下教导以及相关领域的技能和知识相适应的改变和修改也在本发明范围之内。这里所述的实施例旨在进一步解释各种实施本发明的方式，且使得本领域的其他技术人员可以在这样的或其他实施方式中利用本发明，且以本发明的具体应用或用途所需的各种变型。
尽管前面讨论了封装技术的进步(即，裸芯堆叠或系统级封装制造)，但对于更加紧凑和更多特色的电子装置的庞大的消费需求不断驱使着电子元件制造商去寻找能在有效减小半导体封装足印且增加封装内的半导体装置数目和功能的方法。就此而言，图1示出了对叠式SiP组件1的一个实施例，其包括2个分离的电路板模块。具体而言，对叠式SiP组件1包括顶部电路板模块12，其具有第一面14和第二面16。对叠式SiP组件1还包括底部电路板模块18，其具有第一面20和第二面22。顶部和底部电路板模块12，18彼此对叠，使得顶部电路版模块12的第一面14和底部电路板模块18的第一面20以相对的方式彼此面对。顶部电路板模块12和底部电路板模块18的每个包括一个接合指39、64(图2C和图3B)。接合指39、64通过各向异性导电膜(“ACF”)接合柔性电路24电互连，对此下文将进行详细描述。
顶部和底部电路板模块12、18可以是任意合适尺寸、形状、类型和/或配置的电路板模块。例如，在一个实施例中，顶部电路板模块12是SiP，或者更具体而言，是高密度互连(“HDI”)模块，如图2A-C所示。在该实施例中，顶部电路板模块12包括第一特定用途集成电路(“ASIC”)32、第二ASIC 34、以及第三ASIC 36，例如，且可被设计用来控制一种手持装置使用的超微型投影器(pico-projector)的光引擎。第一ASIC 32独立并通过多组引线键合40引线键合于基底38。第二ASIC 34垂直堆叠在2MB闪存芯片42之下。第二ASIC 34通过多组引线键合44引线键合于基底38，闪存芯片42通过多组引线键合46引线键合于第二ASIC 34。第三ASIC 36堆叠在64MB闪存芯片48之上，并且分别通过多组引线键合50、52引线键合于基底38和闪存芯片48。
除了独立的第一ASIC 32和引入第二和第三ASIC 34、36的裸芯堆叠，顶部电路板模块12还包含许多无源电子部件541-n。这些无源部件可以是任意合适的无源电子部件，包括例如0201尺寸的电阻和电容。如上所述，顶部电路板模块12还可包括接合指39(图2C)，用以电互连至底部电路板模块18，下文将进行更详细的讨论说明。
为保护顶部电路板模块12上的精密半导体装置免受物理和环境损坏(例如，震动损坏，腐蚀)，安装于顶层电路板模块12的基底38的有源和无源元件都被包封入模塑料或者密封剂56中，如图2B-2C所示。密封剂56可以是半透明或是不透明，可由任意合适的材料形成，例如包括聚合物或环氧热固树脂材料。密封剂被模塑(例如，传递模塑法)在安装于基底38的半导体装置的周围，以形成实心的单片电路单元，其与环境损坏隔离，并且足够耐久以承受来自组装和使用中的物理损伤。
热通孔阵列58有助于耗散ASIC 32、34、36中密集排布的有源部件所产生的热量。如图2C所示，热通孔阵列58自位于顶部电路板模块12第一面14上的ASIC 32、34、36的下方延伸并穿过基底38，将热传导离开ASIC32、34、36，并传导至位于顶部电路板模块12第二面16的散热器68、68’(图4-10)。散热器68、68’可被添加在图1中的对叠SiP组件，散热器的作用将在下面参考图4-10详细讨论。热通孔58可由高热导率的材料(例如铜)形成。
底部电路板模块18的一个实施例如图3A-C所示。在该实施例中，底部电路板模块18是PCB模块，其包括多种有源和无源表面安装的部件601-n’用以驱动超微型投影器(pico-projector)的光引擎。部件601-n可以包括例如晶体时钟振荡器(例如，XTALA SE 2.5x2.0)、屏蔽功率电感(例如，LPS4018，LPS 4012)、电源、表面安装电阻、电容、各种封装尺寸的晶体管等等。部件601-n被安装在PCB 62上，PCB 62包括布线至接合指64用以互连顶部电路板模块12迹线(未示出)。
对叠式SiP组件1的制造和材料成本由于将高密度ASIC 32、34、36组合在顶部电路板模块12(例如，HDI基底)上以及将低密度表面安装部件和芯片组合于底部电路板模块18(例如，传统的PCB基底)而大大降低。这一成本降低源于仅对于一个而不是两个基底或电路板模块进行与高密度ASIC电路相关的高成本、时间和材料密集式制造工艺(例如，裸芯键合，引线键合，转移塑模法，高密度互连技术(如互连布局的激光写图案，微孔钻孔，细节距焊料块形成和晶片/裸芯堆叠)。
图4示出了一个示范性的对叠式SiP组件10的分解图，其为图1所示对叠式SiP组件1的变体。这两个实施例中对应的部件图示采用相同的参考数字标识。在至少某些方面不同的对应的部件图示进一步以“单引号”标识。
对叠式SiP组件10包括如上所述的顶部和底部电路板模块12、18以及柔性电路24，以及柔性板66，用于对叠式SiP组件10的外部连接。顶部电路板模块12与底部电路板模块18平行放置，使得顶部和底部电路板模块12、18的第一面14、20以相对的方向彼此面对。柔性电路24成C曲线形状，使得顶部凸缘68接触到顶部电路板模块12的接合指39，底部凸缘70接触到顶部电路板装置18的接合指64，以当两模块如图5-6装配时，形成顶部与底部电路板模块12、18间的电互连。柔性板66接触接合指64的反面，使得对叠式SiP组件10可从外部连接，例如用于手持装置的超微型投影器(pico-projector)的光引擎。
以上述方式将两个电路板对叠在一起允许半导体封装进一步小型化，以致制造商不仅可在单一封装内垂直堆叠裸芯，还可堆叠合并了堆叠硅裸芯的电路板。这样一来，虽然以该方式减小封装足印节约了宝贵的PCB地产，但也引入了热管理的挑战，因为在更小的面积内有增加的发热元件，使得难于冷却组件(如图4-10中组件10、10’)。就此而言，在对叠式SiP组件10、10’中包含了散热器(如图4-10中的散热器68、68’)，以增加散热面积并改善组件10、10’的热特性。
图4-6示出了对叠式SiP组件10包括贴装在顶部电路板模块12的第二面16的散热器板68。散热器板68可由任何适合的热传导金属形成，热传导金属包括例如铜或碳化硅。散热器板68可以任意方式机械和热耦合于顶部电路板模块12的第二面16上的暴露的热通孔58。在一个实施例中，散热器板68采用热传导粘合剂(例如由Diemat公司制造的DM4131HT热固性粘合剂)粘附在顶部电路板模块12和热通孔58，尽管可以使用以热传导方式将散热器板68贴装在顶部电路板模块12的任何其他手段。
图5和图6分别示出了对叠式SiP组件10的俯视图和侧视图。具体而言，这些图示出了，在该实施例中散热器板68的周界完全包含于顶层电路板模块12的周界内。在其他实施例中，散热器板68可以是任意适合的尺寸。例如散热器板68可完全覆盖顶部电路板模块12的第二面16或超出顶部电路板模块12的周界。另外，虽然更大的板厚可提供更有效的热传导，板厚受限于对叠式SiP组件10期望的总厚度。
图7-10显示了对叠式SiP组件10的变体，用参考数字10’标识。这两个实施例中对应的部件图示采用相同的参考数字。在至少某些方面不同的对应的部件图示进一步以“单引号”标识。具体而言，对叠式SiP组件10’与对叠式SiP组件10的不同仅在于其包含一个包覆式散热器68’而不是散热板68。包覆式散热器68’由对叠金属箔形成，其包括顶部部分71、底部部分72、以及侧面部分74。当如图8-10组装时，包覆式散热器68’的顶部部分71形成覆盖顶部电路板模块12的第二面16全部或足够大部分的套。另外，包覆式散热器68’可延伸超出顶部电路板模块12的周界，只要其仍包含在底部电路板模块18的周界之内。底部部分72覆盖底部电路板模块18的第二面22的全部或足够大的部分，且侧面部分74在顶部电路板模块12和底部电路板模块18之间延伸。
与散热器板68类似，包覆式散热器68’的顶部部分71可机械和热耦合到顶部电路板模块12的第二面16上的暴露的热通孔58，且包覆式散热器68’的底部部分72可以任何适当的方式(例如包括热传导粘接剂)机械和热耦合到底部电路板模块18的第二面22上的暴露的热通孔58。该实施例中，大多数发热部件位于顶部电路板模块12的ASIC 32、34、36中。因此顶部电路板模块12的第二面16与包覆式散热器68’的顶部部分71之间的热耦合可以比与底部电路板模块18的第二面22之间的热耦合更加重要。当然，顶部和底部电路板模块12、18可包括任何适合的部件，因此对于顶部和底部电路板模块12、18任一或两者可以存在耦合的需要。
图7-10中的实施例将包覆式散热器68’的顶部部分71描绘为延伸至顶部电路板模块12的周界，将包覆式散热器68’的底部部分72描绘为延伸至底部电路板模块18的周界，应理解的是，包覆式散热器68’可以是任意合适的尺寸，其允许散热器平衡顶部和底部电路板模块12，18之间的热耗散，包括将组件10’完全包覆。
包覆式散热器68’可由任何适合的可对叠材料形成，可对叠材料例如包括铜包覆箔。在一个实施例中，包覆式散热器68’可以具有0.25mm的最小厚度来提升优化的热传导。另外，包覆式散热器68’可在贴装于组装完的顶部和底部电路板模块12、18之前被分别制造。可替代地，包覆式散热器68’可以在对叠并贴装在底部电路板模块18之前上覆并贴装在顶部电路板模块12，作为单一制造工艺的一部分。换句话说，对于整个对叠式SiP组件10’，包覆式散热器68’的对叠和机械贴装可通过单一制造工艺完成。
当被引入一电子装置时，热量由位于顶部和底部电路板模块12、18上的有源部件传导离开且传导到至散热器68、68’。从那里，散热器68、68’中收集的热量从散热器68、68’辐射至电子装置的壳体，其与散热器68、68’相比温度更低。以这种方式，对叠式SiP组件有效最小化两种密集分布电路板模块的足印，同时提供了冷却小型化半导体封装的有成本效率并高效的降温机制。另外，某些便携手持装置包括应急降温风扇。例如，就手持装置的超微型投影器(pico-projector)而言，应急风扇可只在投影仪工作时工作。在这些情况，来自风扇的强制风更有助于将热从散热器68、68’辐射至装置的壳体，以提供更有效的冷却。
前述为了描述和说明的目的而呈现。而且说明书不旨在将本发明限于所公开的形式。虽然已经在前面讨论了大量的示范性方面和实施例，但本领域技术人员可以认识到其某些变型、修改、置换、附加、子集。因此，应理解，这里对电路部件的描述的具体数值是可以变化的并能施行相同目的。这里给出的数值只是示范性的。因此如下所附的权利要求和其后引入的权利要求旨在解释为包括所有这样的变型、修改、置换、附加和子集，因为它们在本发明的真实精神和范围内。
本申请要求了申请号为No.61/223,969，发明名称为“具有散热器的对叠式系统级封装”，申请日为2009年7月8日的美国临时申请的优先权，其全部内容以引用的方式并入本申请。

Claims (14)

1.一种对叠式系统级封装组件，包括：
顶部电路板模块，具有第一面和第二面，包括一个或多个有源电子部件其中所述顶部电路板模块包含基底，该基底具有多个热通孔，所述热通孔穿透所述基底，从所述顶部电路板模块的第一面到所述顶部电路板模块的第二面；
底部电路板模块，具有第一面和第二面，包括一个或多个有源电子部件，其中所述顶部和底部电路板模块之一或两者的有源电子部件形成一个或多个高密度逻辑电路，且其中大多数所述高密度逻辑电路位于所述顶部电路板模块的第一面上，其中所述热通孔与所述顶部电路板模块的一个或多个高密度逻辑电路热接触，且其中所述顶部电路板模块相对于所述底部电路板模块堆叠，使得所述顶部电路板模块的第一面和所述底部电路板模块的第一面以相对的方式彼此面对；
柔性电路，电互连所述顶部和底部电路板模块；以及
散热器，热耦合到所述顶部电路板模块的第二面，其中所述多个热通孔热耦合所述散热器。
2.如权利要求1所述的对叠式系统级封装组件，其中散热器包含金属层，该金属层的周界包含在所述顶部电路板模块的周界内。
3.如权利要求2所述的对叠式系统级封装组件，其中所述金属层为金属板。
4.如权利要求1所述的对叠式系统级封装组件，其中所述散热器包括对叠的金属层，该金属层从所述顶部电路板模块的第二面延伸到所述底部电路板模块的第二面，并且所述散热器至少覆盖所述顶部电路板模块的第二面和所述底部电路板模块的第二面的大多数。
5.如权利要求4所述的对叠式系统级封装组件，其中所述散热器延伸超过所述顶部电路板模块的第二面的周界和所述底部电路板模块的第二面的周界之一或两者。
6.如权利要求4所述的对叠式系统级封装组件，其中散热器是由铜形成的包覆箔。
7.如权利要求1所述的对叠式系统级封装组件，其中所述系统级封装提供驱动超微型投影器的光引擎的驱动电路。
8.一种制造对叠式系统级封装组件的方法，包括：
提供顶部电路板模块，所述顶部电路板模块具有第一面和第二面，且包括一个或多个有源电子部件；
提供底部电路板模块，所述底部电路板模块具有第一面和第二面，且包括一个或多个有源电子部件，所述顶部和底部电路板模块之一或两者的有源电子部件形成一个或多个高密度逻辑电路，且其中大多数所述高密度逻辑电路位于所述顶部电路板模块的第一面上；
其中所述顶部电路板模块相对于所述底部电路板模块堆叠，使得所述顶部电路板模块的第一面和所述底部电路板模块的第一面彼此相对；
采用柔性电路，电互连所述顶部和底部电路板模块；
将散热器热耦合到所述顶部电路板模块的第二面和所述底部电路板模块的第二面的至少之一；
将多个热通孔延伸穿过所述顶部电路板模块；以及
将热通孔热耦合到一个或多个高密度逻辑电路，并热耦合到所述散热器。
9.如权利要求8所述的方法，其中热耦合包括将所述散热器热耦合至所述顶部电路板模块的第二面，且其中所述散热器包括在所述顶部电路板模块的周界内的金属板。
10.如权利要求8所述的方法，其中散热器包括对叠金属套，其延伸围绕所述顶部和底部电路板模块。
11.如权利要求10所述的方法，其中所述对叠金属套从所述顶部电路板模块的第二面延伸至所述底部电路板模块的第二面，且其中所述对叠金属套至少覆盖所述顶部电路板模块的第二面和所述底部电路板模块的第二面的大多数。
12.如权利要求11所述的方法，其中对叠金属套延展超出所述顶部电路板模块的第二面和所述底部电路板模块的第二面的周界之一或两者。
13.如权利要求8所述的方法，其中所述散热器由铜形成。
14.一种使用根据权利要求8制造的对叠式系统级封装组件的方法，包括：
将所述对叠式系统级封装组件与超微型投影器的光引擎电互连，使得所述对叠式系统级封装组件为所述光引擎提供驱动电路。
CN2010102630619A 2009-07-08 2010-07-08 对叠式系统级封装及其制造和使用方法 Expired - Fee Related CN101958314B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22396909P 2009-07-08 2009-07-08
US61/223,969 2009-07-08

Publications (2)

Publication Number Publication Date
CN101958314A CN101958314A (zh) 2011-01-26
CN101958314B true CN101958314B (zh) 2013-09-11

Family

ID=43427316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102630619A Expired - Fee Related CN101958314B (zh) 2009-07-08 2010-07-08 对叠式系统级封装及其制造和使用方法

Country Status (2)

Country Link
US (1) US8385073B2 (zh)
CN (1) CN101958314B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810001B (zh) * 2011-06-02 2015-02-11 赛恩倍吉科技顾问（深圳）有限公司 散热系统
CN104682457B (zh) * 2013-11-26 2017-08-29 台达电子企业管理（上海）有限公司 电子装置及汽车的充电装置
DE102015001148B4 (de) 2015-01-30 2019-04-11 e.solutions GmbH Anordnung und Verfahren zur elektromagnetischen Abschirmung
US9867290B2 (en) 2015-03-19 2018-01-09 Multek Technologies Limited Selective segment via plating process and structure
KR20170006944A (ko) * 2015-07-10 2017-01-18 삼성전자주식회사 다중 피치의 복수개의 단위 기판 영역들을 포함하는 기판 구조체
US9674986B2 (en) * 2015-08-03 2017-06-06 Apple Inc. Parallel heat spreader
DE102016202547A1 (de) * 2016-02-18 2017-08-24 Zf Friedrichshafen Ag Integriertes Steuergerät für ein Fahrzeug und Verfahren zum Herstellen eines integrierten Steuergerätes für ein Fahrzeug
KR102419891B1 (ko) * 2017-08-14 2022-07-13 삼성전자주식회사 회로 기판 및 이를 이용한 반도체 패키지
US11854932B2 (en) * 2019-12-19 2023-12-26 Intel Corporation Package wrap-around heat spreader
US11825633B2 (en) 2022-02-17 2023-11-21 Hamilton Sundstrand Corporation Circuit card assembly (CCA) module thermal interface devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157588A (en) * 1991-03-30 1992-10-20 Samsung Electronics Co., Ltd. Semiconductor package and manufacture thereof
CN1961421A (zh) * 2004-03-31 2007-05-09 斯塔克泰克集团有限公司 集成电路堆叠系统及方法
CN101162717A (zh) * 2006-10-09 2008-04-16 台湾积体电路制造股份有限公司 堆叠结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
TW571613B (en) * 2003-04-29 2004-01-11 Quanta Comp Inc Functional module built-in with heat dissipation fin
TWI255023B (en) * 2004-10-05 2006-05-11 Via Tech Inc Cavity down stacked multi-chip package
US7408253B2 (en) * 2005-03-30 2008-08-05 Lin Paul T Chip-embedded support-frame board wrapped by folded flexible circuit for multiplying packing density
US7787254B2 (en) * 2006-03-08 2010-08-31 Microelectronics Assembly Technologies, Inc. Thin multichip flex-module
US8211749B2 (en) * 2006-08-18 2012-07-03 Stats Chippac Ltd. Integrated circuit package system with waferscale spacer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157588A (en) * 1991-03-30 1992-10-20 Samsung Electronics Co., Ltd. Semiconductor package and manufacture thereof
CN1961421A (zh) * 2004-03-31 2007-05-09 斯塔克泰克集团有限公司 集成电路堆叠系统及方法
CN101162717A (zh) * 2006-10-09 2008-04-16 台湾积体电路制造股份有限公司 堆叠结构及其制造方法

Also Published As

Publication number Publication date
US8385073B2 (en) 2013-02-26
US20110007479A1 (en) 2011-01-13
CN101958314A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
CN101958314B (zh) 对叠式系统级封装及其制造和使用方法
KR101065935B1 (ko) 전자 부품 실장 장치 및 그 제조 방법
US7851259B2 (en) Stack-type semiconductor package, method of forming the same and electronic system including the same
CN101257011B (zh) 低分布剖面倒装功率模块及制造方法
JP5467458B2 (ja) 半導体デバイス及び部品のパッケージ化装置、半導体デバイス及び部品のパッケージ化方法
CN107787112B (zh) 具有电子元件的印刷电路板、其制造方法及电子元件模块
CN108364921A (zh) 从嵌入有二极管的部件承载件的高效热移除
US7157789B2 (en) Semiconductor device and method for manufacturing the same
US8729710B1 (en) Semiconductor package with patterning layer and method of making same
CN102498562A (zh) 柔性电路模块
KR20150053484A (ko) 반도체 패키지 및 그 제조 방법
WO2021068657A1 (zh) 封装结构和电子装置
KR20150142140A (ko) 반도체 패키지 및 그 제조 방법
JP2012089847A (ja) 半導体パッケージ及びその製造方法
EP2389049B1 (en) Multilayer printed circuit board using flexible interconnect structure, and method of making same
CN101502189A (zh) 三维电子电路装置
JP2007324544A (ja) 積層型半導体パッケージ
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
TWI435667B (zh) 印刷電路板組件
JP2011166096A (ja) 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体
CN108307581A (zh) 具有嵌入式部件承载件的电子设备
JP2005051143A (ja) スタックメモリ及びその製造方法
CN113964093A (zh) 封装结构及其制备方法
JP2004023084A (ja) ３次元モジュール、３次元モジュールの製造方法
KR20040059741A (ko) 반도체용 멀티 칩 모듈의 패키징 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130911

Termination date: 20170708

CF01 Termination of patent right due to non-payment of annual fee