CN101502189A - 三维电子电路装置 - Google Patents

三维电子电路装置 Download PDF

Info

Publication number
CN101502189A
CN101502189A CNA2007800301609A CN200780030160A CN101502189A CN 101502189 A CN101502189 A CN 101502189A CN A2007800301609 A CNA2007800301609 A CN A2007800301609A CN 200780030160 A CN200780030160 A CN 200780030160A CN 101502189 A CN101502189 A CN 101502189A
Authority
CN
China
Prior art keywords
circuit substrate
substrate
circuit
peripheral portion
connecting elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800301609A
Other languages
English (en)
Other versions
CN101502189B (zh
Inventor
五闲学
中桥昭久
广濑贵之
河西阳子
反田耕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101502189A publication Critical patent/CN101502189A/zh
Application granted granted Critical
Publication of CN101502189B publication Critical patent/CN101502189B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

提供一种能够实现高密度/高性能安装、容易对各构成要素进行检查和修复、并且能够提高电连接性的三维电子电路装置，该装置的特征在于，使第一电路基板(101)和第二电路基板(102)相对而并列配置，利用具有布线材料(103)和热固化性的各向异性导电片(107)的连接构件(10a～10d)，互相连接第一电路基板(101)的外周边部和第二电路基板(102)的外周边部，从而进行电连接。

Description

三维电子电路装置
技术领域
本发明涉及对需要进行高密度、高性能安装的移动设备(例如：便携式电话装置)有用的三维电子电路装置。
背景技术
近年来，以便携式电话装置为代表的移动设备要求带照相机和内置电视的高附加值、高性能、以及轻薄短小化，从而迫切要求其构成零部件的小型化、安装的高密度化、以及电路基板的高性能化。在上述情况中，为了实现高密度安装而在平面上配置元器件的二维安装、以及立体地层叠安装元器件的三维安装正受人关注。作为三维安装，可列举有采用将裸芯片进行层叠的三维封装(例如，层叠型芯片尺寸封装)的方法、以及采用将半导体芯片进行单独的临时封装后将其多个重合而力图三维化的封装层叠三维装置的方法等。此外，也有通过使安装有电子元器件(半导体芯片、无源元器件等)的布线基板形成多段而实现高密度、高性能安装的技术。其中，为了将各布线基板之间电连接，例如专利文献1揭示了用内部通孔连接基板间的构造，该构造由于能够以最短的电气布线长度进行布线，因此对于力求实现高的高频特性的用途是有用的，但是由于只能在将基板间层叠的状态下进行检查，因此即使在完成后判明有故障，也会因将布线、元器件内置而出现无法分析故障、无法对故障进行修复的问题。
另外，电子元器件中也存在例如存储器等供给周期短的元器件，在废品或封装发生变更的情况下，电路变更规模变大，从设计开发的时间等观点来考虑则存在缺点。其中，例如专利文献2～5所揭示的构造中，在基板的周边部位配置在基板表面或内层进行布线连接的电极，将基板间的电连接通过例如引线框那样的导体或连接器而与该周边部位的电极电连接，但在这些方法中，由于将电极配置于基板端面，所以连接基板间用的电极数量受基板尺寸和形状的限制，或者电气布线长度需要有到基板端面为止的长度，因此具有不利于力求实现高的高频特性的用途的缺点，反之，它能够对基板单体分别进行检查，能够将保证为合格品的基板形成多段，即使在发生故障的情况下，由于电极位于基板端面，所以也能对故障进行电学分析，对故障部位进行修正、修复，或者即使是在元器件为废品的情况下，只要仅仅对包含废品元器件的基板进行改版即可，从而对开发效率也很有利。
专利文献1：日本专利特开平11-220262号公报
专利文献2：日本专利特开平1-226192号公报
专利文献3：日本专利特开平4-262376号公报
专利文献4：日本专利特开平4-345083号公报
专利文献5：日本专利特开2005-217348号公报
发明内容
然而，专利文献2～5所揭示的端面电极的连接构造例如用引线框、连接器、引脚进行连接的方法中，在端面电极的多引脚化、窄间距化、装置的小型化方面存在问题。而且，利用一个导体将电极与电极连接那样的构造的情况下，当发生基板的变形或弯曲时，有可能会引起某一个电极与导体的接触不良。
另外，在利用连接器进行连接的构造中，为了确保用于将连接器连接的空间，需要增大安装面积、以及与所用的用途对应的电极数量和尺寸形状相一致的金属模，若考虑开发费用方面的缺点就无法获得大的效果。还有，上述专利文献2～4所揭示的技术中，没有考虑到整个系统的描述，连接各基板间的构件仅仅具有进行单纯的电导通的功能，从而存在还有改良余地的问题。
本发明是解决上述以往问题的技术，其目的在于提供一种实现高密度/高性能安装、容易对各构成要素进行检查和修复、并且提高电连接性的三维电子电路装置。
本发明的权利要求1所述的三维电子电路装置的特征在于，设置有：第一电路基板；使基板面与上述第一电路基板的基板面相对而并列配置的第二电路基板；以及将上述第一电路基板的外周边部和上述第二电路基板的外周边部连接、并且仅在上述第一和第二电路基板的外周边部将彼此进行电连接的连接构件。
本发明的权利要求2所述的三维电子电路装置的特征在于，在权利要求1中，上述连接构件在基材面上具有沿上述第一、第二电路基板的排列方向延伸设置的布线材料。
本发明的权利要求3所述的三维电子电路装置的特征在于，在权利要求1中，上述连接构件具有：在基材面上沿上述第一、第二电路基板的排列方向延伸设置并且在与上述第一、第二电路基板的排列方向交叉的方向上以预定间距形成的多个布线材料；以及包含导电粒子的以热固性形成于上述多个布线材料上的绝缘片或糊料，通过上述绝缘片或糊料将上述第一、第二电路基板的外周边部进行连接。
本发明的权利要求4所述的三维电子电路装置的特征在于，设置有：第一电路基板；使板面与上述第一电路基板的基板面相对而并列配置的第二电路基板；将上述第一电路基板的外周边部和上述第二电路基板的外周边部连接、并且仅在上述第一和第二电路基板的外周边部将彼此进行电连接的连接构件；以及存在于上述第一、第二电路基板的外周边部和上述连接构件之间的导电性突起。
本发明的权利要求5所述的三维电子电路装置的特征在于，在权利要求1或权利要求4中，在上述连接构件上安装有元器件。
本发明的权利要求6所述的三维电子电路装置的特征在于，在权利要求1中，上述连接构件在基材的一个面上具有沿上述第一、第二电路基板的排列方向延伸设置的布线材料，在上述基材的另一个面上配置有屏蔽用导电材料。
本发明的权利要求7所述的三维电子电路装置的特征在于，在权利要求1中，在第一电路基板和第二电路基板相对的基板面之间配置有间隔物。
本发明的权利要求8所述的三维电子电路装置的特征在于，在权利要求1或权利要求4中，在第一电路基板和第二电路基板相对的基板面之间存在电绝缘材料。
根据本发明，能够实现高密度/高性能安装，容易对各构成要素进行检查和修复，并且能够提高电连接性。
根据本结构，即使是在基板发生变形或弯曲的情况下，通过多根布线图案中的某一个将电极与电极电连接，也能提高电连接的可靠性。
另外，对于基板的端面电极数量和尺寸不同的用途，只要将比电极间距还要微细的多个布线图案的基材作为公用基材而形成标准化的基材，根据端面电极数量和尺寸切取基材，就能灵活地应对。
此外，若在基材上安装功能性元器件、例如抗干扰元器件等，则导致减小基板的安装面积，能够实现装置的小型化，通过在减小了的空间上安装其它功能元器件，能够实现高性能化。
而且，若在基材的与布线图案相对的面上构成例如屏蔽电极或屏蔽层，则作为对于防止不需要的辐射的抗干扰措施也是有效的。
上述各种实施方式中，是利用各向异性导电片107构成将第一、第二电路基板101、102的外周边部之间进行连接的上述连接构件，但也可以用具有热固性的各向异性导电糊料构成。另外，也可以用没有各向异性导电性的热固性片或糊料构成，可以采用以下结构，即上述连接构件具有：在基材面上沿上述第一、第二电路基板的排列方向延伸设置并且在与上述第一、第二电路基板的排列方向交叉的方向上以预定的间距形成的多个布线材料；以及包含导电粒子的以热固性形成于上述多个布线材料上的绝缘片或糊料。
附图说明
图1是本发明实施方式1的三维电子电路装置的剖视图和平面图。
图2是实施方式1的组装工序的平面图。
图3是图2的主要部分的放大剖视图和平面图。
图4是完成组装时的主要部分的放大剖视图和平面图。
图5是本发明实施方式2的三维电子电路装置的组装工序的主要部分的放大剖视图和平面图。
图6是实施方式2的完成组装时的主要部分的放大剖视图和平面图。
图7是实施方式2的另一个例子完成组装时的主要部分的放大剖视图。
图8是本发明实施方式3的三维电子电路装置的剖视图和其中使用的连接构件的平面图。
图9是实施方式3的完成组装时的主要部分的放大剖视图。
图10是本发明实施方式4的三维电子电路装置的主要部分的放大剖视图和平面图。
图11是本发明实施方式5的三维电子电路装置的剖视图。
图12是本发明实施方式6的三维电子电路装置的剖视图。
具体实施方式
下面，根据图1～图12说明本发明的各实施方式。
实施方式1
图1(a)、图1(b)～图4(a)、图4(b)表示本发明的实施方式1。
图1(a)和图1(b)表示实施方式1的三维电子电路装置，图2～图4(a)、图4(b)表示组装工序。
如图1(a)和图1(b)所示，该三维电子电路装置分别用板状连接构件10a、10b、10c、10d，仅将上侧的第一电路基板101、使基板面与第一电路基板101的基板面相对并隔开间隙100而并列配置的第二电路基板102、第一电路基板101的外周边端面、以及下侧的第二电路基板102的外周边端面之间进行连接而构成。
第一、第二电路基板101、102是安装有半导体芯片105、电子元器件106和裸芯片109的双面布线基板或多层布线基板。半导体芯片105、电子元器件106和裸芯片109的电极通过焊锡或导电性粘接剂等连接构件分别与各自对应的电极电连接。这里，半导体芯片105是IC(Integrated Circuit：集成电路)、LSI(Large Scale Integration：大规模集成电路)等半导体元件。电子元器件106是电阻、电容、电感、变阻器、二极管等通常的无源元件。另外，裸芯片109也能够进行芯片倒装，也能够以引线接合进行安装。
此外，第一、第二电路基板101、102可以使用通常的树脂基板或无机基板。尤其是，最好是玻璃环氧基板、使用芳族聚酰胺基材的基板、积层基板、玻璃陶瓷基板、或氧化铝基板等。
在第一、第二电路基板101、102的外周边部的端面上，设置有如图2和图3(a)、图3(b)所示的多个端面电极108，与该端面电极108连接有电源、电信号用的布线图案11。对于这种端面电极108，有一种形成方法是，在第一电路基板101和第二电路基板102的周边缘部，通过非电解镀由铜等金属层形成贯通孔，或是通过非电解镀或填充导电性物质等形成通孔，对每一个基板端面将该贯通孔或通孔的一部分利用机械切断方法进行切断，还有一种形成方法是，通过非电解镀或印刷、刻蚀导电性物质等而直接形成于基板端部。
如图3(a)和图3(b)所示，连接构件10a、10b、10c、10d具有：聚酯、聚酰亚胺、芳族聚氨酯等柔性树脂薄膜的基材12；在该基材12的面上沿上述第一、第二电路基板的排列方向(箭头Y的方向)延伸设置并且在与第一、第二电路基板的排列方向交叉的方向(箭头X的方向)上以预定的间距形成的多个布线材料103；以及形成于多个布线材料103上的热固性的各向异性导电片107。热固性的各向异性导电片107以各向异性导电片或各向异性导电糊料的状态配置于布线材料103上。
图3(a)、图3(b)和图4(a)、图4(b)中表示连接构件103的布线材料103是从一端到另一端之间粗细相同的金属细线，具体来说，布线材料103是在端面电极108的间距以下，在该情况下，端面电极的间距为200毫米，设定布线材料103为50毫米，使用在厚度约125微米的柔性树脂薄膜上进行图案制作而形成的单面布线基板或双面布线基板或多层布线基板。
具体来说，各向异性导电片107是在薄膜状环氧树脂中分散导电性粒子，具有以下特性：仅仅是夹着导电性粒子的预定的导通部分其间隙在导电性粒子的粒子尺寸以下时获得导通状态，其他情况为绝缘状态。
因而，对于使基板面相对而并列配置的第一、第二电路基板101、102的端面，通过将作为覆盖层或带层而粘贴的各向异性导电片107作为内侧而利用压接工具将连接构件10a、10b、10c、10d面向第一、第二电路基板101、102的端面而进行加压/加热工序，从而使第一电路基板101和第二电路基板102如图4(a)、图4(b)所示那样相互连接。在这种状态下，第一电路基板101的端面电极108和第二电路基板102的端面电极108通过各向异性导电片107及布线材料103同时电连接。
实施方式2
图5(a)、图5(b)～图7表示本发明的实施方式2。
此外，对于与表示实施方式1的图1(a)、图1(b)～图4(a)、图4(b)具有相同作用的部分，附加同一标号进行说明。
上述实施方式1中，连接构件10a～10d的各向异性导电片107是通过设置于第一、第二电路基板101、102的端面电极108并固化而实现连接和电连接的，但在本实施方式中，如图5所示，是在端面电极108上设置导电性突起13，仅这一点不同，其它都与实施方式1相同。
图5(a)、图5(b)表示将连接构件10a～10b与第一、第二电路基板101、102压紧前的状态，在第一、第二电路基板101、102的端面电极108上设置有导电性突起13。导电性突起13可以由焊锡球形成。
对于使基板面相对而并列配置的第一、第二电路基板101、102的端面，通过将作为覆盖层或带层而粘贴的各向异性导电片107作为内侧而利用压接工具将连接构件10a、10b、10c、10d向第一、第二电路基板101、102的端面进行加压/加热工序，从而使第一电路基板101和第二电路基板102如图6(a)、图6(b)所示那样相互连接。在这种状态下，第一电路基板101的端面电极108和第二电路基板102的端面电极108通过导电性突起13和各向异性导电片107和布线材料103同时电连接，从而提高电连接的可靠性。
这里，导电性突起13是焊锡球，但也可以由焊锡、镀层、凸点形成。图7是切取圆柱状的线状部分作为导电性突起13的图。其直径为50毫米。
实施方式3
图8(a)、图8(b)和图9表示本发明的实施方式3。
此外，对于与表示实施方式1的图1(a)、图1(b)～图4(a)、图4(b)具有相同作用的部分，附加同一标号进行说明。
该实施方式3中，在连接构件10a～10d上安装有电子元器件111、112，各向异性导电片107如图8(b)所示那样形成于除去电子元器件111、112的安装位置的位置上。另外，如图9所示，只在电子元器件111、112的安装位置将布线材料103分割成布线材料103a、103b，在布线材料103a、103b之间安装有电子元器件111、112，只有这一点不同，其它都与实施方式1相同。
详细来说，电子元器件111、112在以布线图案构成布线材料103a、103b时，形成设置于该布线图案上的连接盘图案113，从而安装电子元器件111、112。在这种情况下，若是比侧面尺寸要小的元器件，则能够安装任何电子元器件，就能将实施方式1中在第一、第二电路基板101、102上安装的电子元器件安装到连接构件10a～10d上，从而能够实现三维电子电路装置的小型化和高性能化。更具体来说，连接第一、第二电路基板101、102时，在形成于连接构件10a～10d上的布线材料103中，对需要去除干扰的布线，安装电容器作为电子元器件111、112，对需要调整电阻值的布线，安装电阻器作为电子元器件111、112，将安装了上述电子元器件111、112的连接构件10a～10d，对于使基板面相对而并列配置的第一、第二电路基板101、102的端面，通过将作为覆盖层或带层而粘贴的各向异性导电片107作为内侧而利用压接工具将连接构件10a、10b、10c、10d向第一、第二电路基板101、102的端面进行加压/加热工序，从而将第一电路基板101和第二电路基板102互相连接，并且通过电容耦合或调整了的电阻器完成电连接。
实施方式4
图10(a)、图10(b)表示本发明的实施方式4。
此外，对于与表示实施方式1的图1(a)、图1(b)～图4(a)、图4(b)具有相同作用的部分，附加同一标号进行说明。
本实施方式4中，在连接构件10a～10d的基材12的、与设置有布线材料103的一面相反的另一面上，配置有屏蔽用导电材料114，仅这一点不同，其它都与实施方式1相同。
由于采用上述结构，因此利用导电材料114能够获得电磁屏蔽的效果。导电材料114可以设置于连接构件10a～10d的整个侧面，也可以设置为与部分侧面相连。
具体来说，导电材料114由铝的蒸镀膜制作而成，与布线图案11的接地图案连接。
利用该结构，能够减少来自第二电路基板102上的电子元器件和裸芯片109的不需要的辐射，能够防止因外来干扰引起的电路误动作。
实施方式5
图11表示本发明的实施方式5。
此外，对于与表示实施方式1的图1(a)、图1(b)～图4(a)、图4(b)具有相同作用的部分，附加同一标号进行说明。
本实施方式5中，在第一电路基板101和第二电路基板102相对的基板面之间配置有间隔物115，仅这一点不同，其它都与实施方式1相同。
间隔物115由绝缘性树脂和导电性金属构成，特别是在第一电路基板101和第二电路基板102上设置间隔物115用的焊盘116，若使用焊锡、导电性粘接剂、导电性糊料将间隔物115连接于该焊盘116，则能够提高机械强度，还能对间隔物115使用作为电源用或信号用布线。间隔物115例如为圆柱状，与元器件一并安装到电路基板102上。然后，与安装了元器件的第一电路基板101接合，最后与连接构件10a～10d接合，从而完成三维电子电路装置。
实施方式6
图12表示本发明的实施方式6。
此外，对于与表示实施方式1的图1(a)、图1(b)～图4(a)、图4(b)具有相同作用的部分，附加同一标号进行说明。
本实施方式6中，采用以电绝缘材料117对第一电路基板101和第二电路基板102的空间部进行填埋的构造。电绝缘材料117由包含无机填料和热固性树脂的化合物构成，以提高机械强度。
适合作为电绝缘材料117的树脂，可以列举例如酚醛树脂、脲醛树脂、三聚氰胺树脂、环氧树脂、不饱和聚酯树脂、邻苯二甲酸二烯丙酯树脂、聚酰亚胺树脂、有机硅树脂、聚氨酯树脂等。
具体的组装工序是：中间夹着电绝缘材料117，将安装了元器件的上述第一、第二电路基板101、102重叠，加热使中间夹着的电绝缘材料117变软，在这种状态下使它们组合。然后，对于第一、第二电路基板101、102的端面，通过将作为覆盖层或带层而粘贴的各向异性导电片107作为内侧而利用压接工具将连接构件10a、10b、10c、10d面向第一、第二电路基板101、102的端面而进行加压/加热工序，从而使第一电路基板101和第二电路基板102相互连接，完成三维电子电路装置。
此外，电绝缘材料117也可以不用在第一、第二电路基板101、102之间的整个面上使用，在安装半导体芯片等发热体的情况下，若在这部分之外的地方设置，就会使热量发散。
此外，实施方式2同样能够以实施方式3～实施方式6的单个或多个组合来实施。
此外，实施方式3同样能够以实施方式2、实施方式4～实施方式6的单个或多个组合来实施。
此外，实施方式4同样能够以实施方式2、实施方式3、实施方式5、实施方式6的单个或多个组合来实施。
此外，实施方式5同样能够以实施方式2～实施方式4、实施方式6的单个或多个组合来实施。
此外，实施方式6同样能够以实施方式2～实施方式5的单个或多个组合来实施。
工业上的实用性
本发明的三维电子电路装置能够实现高密度/高性能安装，容易对各构成要素进行检查和修复，并且能够提高电连接性，能够适用于要求高性能、多功能化、小型化的各种移动设备的用途。

Claims (8)

1.一种三维电子电路装置，其特征在于，设置有：
第一电路基板；
使基板面与所述第一电路基板的基板面相对而并列配置的第二电路基板；以及
将所述第一电路基板的外周边部和所述第二电路基板的外周边部连接、并且仅在所述第一和第二电路基板的外周边部将彼此进行电连接的连接构件。
2.如权利要求1所述的三维电子电路装置，其特征在于，
所述连接构件在基材面上具有沿所述第一、第二电路基板的排列方向延伸设置的布线材料。
3.如权利要求1所述的三维电子电路装置，其特征在于，
所述连接构件具有：
在基材面上沿所述第一、第二电路基板的排列方向延伸设置并且在与所述第一、第二电路基板的排列方向交叉的方向上以预定间距形成的多个布线材料；以及
包含导电粒子的以热固性形成于所述多个布线材料上的绝缘片或糊料，
通过所述绝缘片或糊料将所述第一、第二电路基板的外周边部进行连接。
4.一种三维电子电路装置，其特征在于，设置有：
第一电路基板；
使基板面与所述第一电路基板的基板面相对而并列配置的第二电路基板；
将所述第一电路基板的外周边部和所述第二电路基板的外周边部连接、并且仅在所述第一和第二电路基板的外周边部将彼此进行电连接的连接构件；以及
存在于所述第一、第二电路基板的外周边部和所述连接构件之间的导电性突起。
5.如权利要求1或4所述的三维电子电路装置，其特征在于，
在所述连接构件上安装有元器件。
6.如权利要求1所述的三维电子电路装置，其特征在于，
所述连接构件在基材的一个面上具有沿所述第一、第二电路基板的排列方向延伸设置的布线材料，
在所述基材的另一个面上配置有屏蔽用导电材料。
7.如权利要求1所述的三维电子电路装置，其特征在于，
在第一电路基板和第二电路基板相对的基板面之间配置有间隔物。
8.如权利要求1或权利要求4所述的三维电子电路装置，其特征在于，
在第一电路基板和第二电路基板相对的基板面之间存在电绝缘材料。
CN2007800301609A 2006-10-24 2007-08-10 三维电子电路装置 Expired - Fee Related CN101502189B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006288159 2006-10-24
JP288159/2006 2006-10-24
PCT/JP2007/065687 WO2008050521A1 (fr) 2006-10-24 2007-08-10 Dispositif de circuit électronique tridimensionnel

Publications (2)

Publication Number Publication Date
CN101502189A true CN101502189A (zh) 2009-08-05
CN101502189B CN101502189B (zh) 2011-08-10

Family

ID=39324332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800301609A Expired - Fee Related CN101502189B (zh) 2006-10-24 2007-08-10 三维电子电路装置

Country Status (4)

Country Link
US (1) US8093505B2 (zh)
JP (1) JP4879276B2 (zh)
CN (1) CN101502189B (zh)
WO (1) WO2008050521A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112099A (zh) * 2015-12-22 2017-08-29 松下知识产权经营株式会社 电阻器
CN108307584A (zh) * 2017-01-13 2018-07-20 株式会社村田制作所 元器件模块
CN109949708A (zh) * 2018-08-22 2019-06-28 京东方科技集团股份有限公司 显示面板以及制备显示面板的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4954778B2 (ja) * 2007-04-18 2012-06-20 パナソニック株式会社 三次元電子回路装置および連結部材
DE102009048838B3 (de) * 2009-10-09 2011-01-20 Eads Deutschland Gmbh Hermetisches dichtes Hochfrequenz-Frontend
GB2484742B (en) 2010-10-22 2013-06-12 Murata Power Solutions Milton Keynes Ltd Electronic component for surface mounting
CN107210268B (zh) * 2015-01-27 2018-11-23 株式会社村田制作所 高频模块
KR20190119819A (ko) * 2018-04-13 2019-10-23 삼성전자주식회사 차폐 공간을 형성하는 커넥터 및 이를 구비하는 전자 장치

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
US4726382A (en) * 1986-09-17 1988-02-23 The Boc Group, Inc. Inflatable finger cuff
JP2642548B2 (ja) * 1991-09-26 1997-08-20 株式会社東芝 半導体装置およびその製造方法
JP3113089B2 (ja) * 1992-09-14 2000-11-27 株式会社東芝 配線基板
JP3127774B2 (ja) * 1995-03-31 2001-01-29 セイコーエプソン株式会社 シールド材および液晶表示装置
JPH0922021A (ja) * 1995-03-31 1997-01-21 Seiko Epson Corp 液晶表示装置
JP3783265B2 (ja) * 1996-02-26 2006-06-07 松下電工株式会社 回路基板装置
EP1039788B1 (en) * 1999-03-26 2006-04-19 Seiko Epson Corporation Flexible printed wiring board, electro-optical device, and electronic equipment
JP3808665B2 (ja) * 1999-07-01 2006-08-16 住友電装株式会社 電気接続箱
US6449836B1 (en) * 1999-07-30 2002-09-17 Denso Corporation Method for interconnecting printed circuit boards and interconnection structure
JP3622665B2 (ja) * 1999-12-10 2005-02-23 セイコーエプソン株式会社 接続構造、電気光学装置および電子機器
US6896526B2 (en) * 1999-12-20 2005-05-24 Synqor, Inc. Flanged terminal pins for DC/DC converters
JP2001326441A (ja) 2000-05-17 2001-11-22 Sony Corp 複合配線板及びその製造方法
JP3598994B2 (ja) * 2000-07-10 2004-12-08 セイコーエプソン株式会社 電気光学装置の製造方法
US6527162B2 (en) * 2000-08-04 2003-03-04 Denso Corporation Connecting method and connecting structure of printed circuit boards
JP3445583B2 (ja) * 2001-06-29 2003-09-08 株式会社東芝 フレキシブルプリント回路基板用コネクタ、これを備えたヘッドアクチュエータ、およびディスク装置
EP1489657A4 (en) * 2002-02-06 2011-06-29 Ibiden Co Ltd SEMICONDUCTOR CHIP MOUNTING PLATE, METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR MODULE
KR100559937B1 (ko) * 2003-01-08 2006-03-13 엘에스전선 주식회사 미세회로의 접속방법 및 그에 의한 접속 구조체
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
KR100510556B1 (ko) * 2003-11-11 2005-08-26 삼성전자주식회사 초박형 반도체 패키지 및 그 제조방법
JP4270095B2 (ja) * 2004-01-14 2009-05-27 株式会社デンソー 電子装置
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP4576223B2 (ja) * 2004-04-26 2010-11-04 株式会社日立製作所 プラズマディスプレイ装置
US7788801B2 (en) * 2005-07-27 2010-09-07 International Business Machines Corporation Method for manufacturing a tamper-proof cap for an electronic module
US20070069396A1 (en) * 2005-09-29 2007-03-29 Samsung Electronics Co., Ltd. Semiconductor package, method of manufacturing the same, stacked semiconductor package including the same and method of manufacturing the stacked semiconductor package
US20080029298A1 (en) * 2006-08-07 2008-02-07 Roger Allen Booth Method and Structures for Implementing EMI Shielding for Rigid Cards and Flexible Circuits

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112099A (zh) * 2015-12-22 2017-08-29 松下知识产权经营株式会社 电阻器
CN108307584A (zh) * 2017-01-13 2018-07-20 株式会社村田制作所 元器件模块
CN108307584B (zh) * 2017-01-13 2022-04-05 株式会社村田制作所 元器件模块
CN109949708A (zh) * 2018-08-22 2019-06-28 京东方科技集团股份有限公司 显示面板以及制备显示面板的方法
WO2020038032A1 (zh) * 2018-08-22 2020-02-27 京东方科技集团股份有限公司 显示面板以及制备显示面板的方法
US11532602B2 (en) 2018-08-22 2022-12-20 Beijing Boe Technology Development Co., Ltd. Display panel and method for manufacturing display panel

Also Published As

Publication number Publication date
JP4879276B2 (ja) 2012-02-22
US8093505B2 (en) 2012-01-10
JPWO2008050521A1 (ja) 2010-02-25
CN101502189B (zh) 2011-08-10
US20100230147A1 (en) 2010-09-16
WO2008050521A1 (fr) 2008-05-02

Similar Documents

Publication Publication Date Title
CN101502189B (zh) 三维电子电路装置
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
EP1761119B1 (en) Ceramic capacitor
US7894172B2 (en) ESD protection structure
US7376318B2 (en) Circuit board and its manufacturing method
EP1965615A1 (en) Module having built-in component and method for fabricating such module
CN1744795A (zh) 电路器件及其制造方法
CN1973587A (zh) 混合型电子部件及其制造方法
CN100527412C (zh) 电子电路模块及其制造方法
CN1717147B (zh) 柔性布线基板及制法、配芯片的柔性布线基板及电子设备
CN110337178B (zh) 一种电路板组件和电子设备
US6483692B2 (en) Capacitor with extended surface lands and method of fabrication therefor
CN103906371A (zh) 具有内埋元件的电路板及其制作方法
CN103037619A (zh) 印刷电路板组件
CN101361182B (zh) 无源部件内置式内插板
CN113766818A (zh) 多层堆叠封装组件及多层组件的封装方法
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN102437133A (zh) 半导体器件
CN112543546B (zh) 具有散热结构的线路板及其制作方法
KR20060097308A (ko) 실장용 솔더를 구비하는 반도체 패키지
JPH08236940A (ja) 多層配線基板
US20110000704A1 (en) Printed Circuit Board and Method of Manufacturing the Same
JP2004288815A (ja) 半導体装置及びその製造方法
KR101251660B1 (ko) 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 ｐｃｂ 카드의제조방법
KR100926088B1 (ko) 카트리지를 이용한 임베디드 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110810

Termination date: 20170810