WO2008050521A1 - Dispositif de circuit électronique tridimensionnel - Google Patents

Dispositif de circuit électronique tridimensionnel Download PDF

Info

Publication number
WO2008050521A1
WO2008050521A1 PCT/JP2007/065687 JP2007065687W WO2008050521A1 WO 2008050521 A1 WO2008050521 A1 WO 2008050521A1 JP 2007065687 W JP2007065687 W JP 2007065687W WO 2008050521 A1 WO2008050521 A1 WO 2008050521A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
circuit
board
wiring
electronic circuit
Prior art date
Application number
PCT/JP2007/065687
Other languages
English (en)
French (fr)
Inventor
Manabu Gokan
Akihisa Nakahashi
Takayuki Hirose
Yoko Kasai
Kohichi Tanda
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Priority to US12/438,570 priority Critical patent/US8093505B2/en
Priority to JP2008540900A priority patent/JP4879276B2/ja
Priority to CN2007800301609A priority patent/CN101502189B/zh
Publication of WO2008050521A1 publication Critical patent/WO2008050521A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Definitions

  • the present invention relates to a three-dimensional electronic circuit device useful for a mopile product (eg, a mobile phone device) that requires high-density and high-functional packaging.
  • a mopile product eg, a mobile phone device
  • Patent Document 1 JP-A-11 220262
  • Patent Document 2 JP-A-1 226192
  • Patent Document 3 Japanese Patent Laid-Open No. 4 262376
  • Patent Document 4 JP-A-4 345083
  • Patent Document 5 Japanese Unexamined Patent Application Publication No. 2005-217348
  • the structure to connect with a connector requires a mold that matches the number of electrodes and dimensions corresponding to the application to be used in order to secure a space for connecting the connector. Considering the demerits in terms of cost, a significant effect cannot be obtained.
  • the members that connect between the boards which do not have a description that considers the entire system, have a function of performing simple electrical conduction. But there is still room for improvement! /
  • the present invention solves the above-described conventional problems, and provides a three-dimensional electronic circuit device that realizes high-density and high-performance mounting, facilitates inspection and repair of each component, and improves electrical connectivity.
  • the purpose is to provide. Means for solving the problem
  • the three-dimensional electronic circuit device includes a first circuit board, a second circuit board arranged in parallel with the board surface facing the board surface of the first circuit board, and the A connection member is provided which is connected to the outer periphery of the first circuit board and the outer periphery of the second circuit board and electrically connects each other only at the outer periphery of the first and second circuit boards. .
  • connection member extends on a surface of a base material along an arrangement direction of the first and second circuit boards. It has the wiring material provided.
  • the three-dimensional electronic circuit device is the method according to claim 1, wherein the connection member extends on a surface of a base material along an arrangement direction of the first and second circuit boards. And a plurality of wiring materials formed at a predetermined pitch in a direction intersecting the arrangement direction of the first and second circuit boards, and thermosetting containing conductive particles and formed on the plurality of wiring materials. And an insulating sheet or paste, and the outer peripheral portions of the first and second circuit boards are connected via the insulating sheet or paste.
  • the three-dimensional electronic circuit device includes a first circuit board, a second circuit board arranged in parallel with a plate surface facing the substrate surface of the first circuit board, and the A connection member connected to the outer periphery of the first circuit board and the outer periphery of the second circuit board and electrically connecting only the outer periphery of the first and second circuit boards; and the first and second circuits A conductive protrusion is provided between the outer periphery of the substrate and the connecting member.
  • a three-dimensional electronic circuit device is characterized in that, in claim 1 or claim 4, a component is mounted on the connection member.
  • connection member is formed on one surface of the base material along the arrangement direction of the first and second circuit boards.
  • the wiring material is extended and a conductive material for shielding is disposed on the other surface of the base material.
  • the spacer is disposed between the opposing substrate surfaces of the first circuit board and the second circuit board. It is characterized by that.
  • the three-dimensional electronic circuit device according to claim 8 of the present invention is the electrical insulating material according to claim 1 or 4, wherein the electrical insulating material is disposed between the opposing substrate surfaces of the first circuit board and the second circuit board. It is characterized by intervening.
  • any of the plurality of wiring patterns can electrically connect the electrodes to improve electrical connection reliability. Touch with S.
  • mounting functional parts such as noise countermeasure parts
  • the base material leads to a reduction in the mounting area of the board, resulting in downsizing of the apparatus and other functional parts on the reduced space.
  • a shield electrode or a shield layer is formed on the surface of the substrate facing the wiring pattern, it is effective as a countermeasure against unnecessary radiation noise.
  • the connecting member that connects between the outer peripheral portions of the first and second circuit boards 101 and 102 is composed of the anisotropic conductive sheet 107. It can also be composed of a conductive paste. Further, it may be composed of a thermosetting sheet or paste that does not have anisotropy in conductivity, and the connection member is arranged on the surface of the base material along the arrangement direction of the first and second circuit boards. A plurality of wiring materials formed at a predetermined pitch in a direction intersecting with the arrangement direction of the first and second circuit boards, and thermosetting containing conductive particles, on the plurality of wiring materials. With the formed insulating sheet or paste, you can use the power!
  • FIG. 1 is a cross-sectional view and a plan view of a three-dimensional electronic circuit device according to Embodiment 1 of the present invention.
  • FIG. 2 is a plan view of the assembly process in the same embodiment [Fig. 3] Enlarged sectional view and plan view of the main part of Fig. 2
  • FIG. 5 is an enlarged cross-sectional view and a plan view of the main part of the assembly process of the three-dimensional electronic circuit device according to Embodiment 2 of the present invention.
  • FIG. 6 is an enlarged cross-sectional view and a plan view of the main part at the completion of assembly in the same embodiment
  • FIG. 7 is an enlarged cross-sectional view of the main part at the completion of assembly of another example in the embodiment
  • FIG. 8 is a cross-sectional view of a three-dimensional electronic circuit device according to Embodiment 3 of the present invention and a plan view of a connection member used for the same.
  • FIG. 9 is an enlarged cross-sectional view of the main part when the assembly of the embodiment is completed
  • FIG. 10 is an enlarged cross-sectional view and a plan view of the main part of the three-dimensional electronic circuit device according to Embodiment 4 of the present invention.
  • FIG. 11 is a cross-sectional view of the three-dimensional electronic circuit device according to the fifth embodiment of the present invention.
  • FIG. 12 is a cross-sectional view of the three-dimensional electronic circuit device according to Embodiment 6 of the present invention.
  • FIG. 1 (a), FIG. 1 (b) to FIG. 4 (a), and FIG. 4 (b) show Embodiment 1 of the present invention.
  • Fig. 1 (a) and Fig. 1 (b) show the three-dimensional electronic circuit device of Embodiment 1, and Fig. 2 to Fig. 4 (a) and Fig. 4 (b) show the assembly process! / RU
  • this three-dimensional electronic circuit device has an upper first circuit board 101 and the board surface facing the board surface of the first circuit board 101.
  • the second circuit board 102 arranged in parallel with a gap 100 therebetween, and only between the outer peripheral end face of the first circuit board 101 and the outer peripheral end face of the lower second circuit board 102, respectively. It is constructed by connecting plate-like connecting members 10a, 10b, 10c, 10d!
  • the first and second circuit boards 101 and 102 are double-sided wiring boards or multilayer wiring boards on which the semiconductor chip 105, the electronic component 106, and the bare chip 109 are mounted.
  • the electrodes of the semiconductor chip 105, the electronic component 106, and the bare chip 109 are electrically connected to the corresponding electrodes by connection members such as solder or conductive adhesive.
  • the semiconductor chip 105 is , Semiconductor devices such as IC and LSI.
  • the electronic component 106 is a general passive component such as a resistor, capacitor, inductor, NORISTOR, or diode.
  • the bare chip 109 can also be mounted by flip chip mounting or wire bonding connection.
  • a general resin substrate or an inorganic substrate can be used for the first and second circuit boards 101 and 102.
  • a glass epoxy substrate or a substrate using a amide substrate is preferably a build-up substrate, a glass ceramic substrate, an alumina substrate, or the like.
  • a plurality of end surface electrodes 108 are provided on the outer peripheral end surfaces of the first and second circuit boards 101 and 102 as shown in FIGS. 2 and 3 (a) and 3 (b).
  • the end face electrode 108 is connected to a wiring pattern 11 for a power source and an electric signal.
  • Such an end face electrode 108 is formed on the periphery of the first circuit board 101 and the second circuit board 102 through holes formed by a metal layer such as copper by electroless plating, electroless plating, or conductive material.
  • connection talents 10a, 10b, 10c, and 10d are formed of a flexible resin film substrate 12 such as polyester, polyimide, and aramid, as shown in FIGS. 3 (a) and 3 (b).
  • a direction (arrow) extending on the surface of the base 12 along the arrangement direction of the first and second circuit boards (arrow Y direction) and intersecting the arrangement direction of the first and second circuit boards
  • a plurality of wiring members 103 formed in a predetermined pitch in the X direction) and a thermosetting anisotropic conductive sheet 107 formed on the plurality of wiring members 103 are provided.
  • the thermosetting anisotropic conductive sheet 107 is disposed on the wiring member 103 in the state of an anisotropic conductive sheet or anisotropic conductive paste.
  • the wiring material 103 of the connecting member 103 in FIGS. 3 (a), 3 (b), 4 (a), and 4 (b) is like a thin metal wire with the same thickness from one end to the other.
  • the wiring material 103 is equal to or less than the pitch of the end surface electrode 108.
  • the pitch of the end surface electrode is 200 microns
  • the wiring material 103 is set to 50 microns.
  • a single-sided, double-sided or multilayer wiring board formed by patterning on a film thickness of about 125 m is used.
  • the anisotropic conductive sheet 107 has conductive particles dispersed in a film-like epoxy resin, and the gap is conductive only at a predetermined conductive portion sandwiching the conductive particles. Conductive state is obtained when the particle size is below the particle size, and others have the property of becoming an insulating state
  • the anisotropic conductive sheet 107 attached as a coat or tape is connected to the end faces of the first and second circuit boards 101 and 102 arranged in parallel with the board surfaces facing each other.
  • the members 10a, 10b, 10c, and 10d are subjected to a pressurizing / heating process toward the end faces of the first and second circuit boards 101 and 102 by a crimping tool, whereby the first circuit board 101 and the second circuit board 102 are formed. They are connected to each other as shown in Fig. 4 (a) and Fig. 4 (b). In this state, the end face electrode 108 of the first circuit board 101 and the end face electrode 108 of the second circuit board 102 are electrically connected simultaneously via the anisotropic conductive sheet 107 and the wiring member 103.
  • FIG. 5 (a) and FIG. 5 (b) to FIG. 7 show Embodiment 2 of the present invention.
  • the anisotropic conductive sheets 107 of the connection members 10a to 10d are brought into contact with the end face electrodes 108 of the first and second circuit boards 101 and 102 and hardened, thereby being connected.
  • the conductive protrusion 13 is provided on the end face electrode 108, and the rest is the same as in the first embodiment.
  • FIGS. 5 (a) and 5 (b) show the connecting members 10a to 10d and push the 10d against the first and second circuit boards 101 and 102, respectively.
  • conductive projections 13 are provided on the end face electrodes 108 of the first and second circuit boards 101 and 102.
  • the conductive protrusion 13 can be formed of a solder ball.
  • 10b, 10c, and 10d are subjected to a caloric pressure / heating process on the end faces of the first and second circuit boards 101 and 102 by a crimping tool, so that the first circuit board 101 and the second circuit board 102 are formed as shown in FIG. Are connected to each other as shown in FIG.
  • the conductive protrusion 13 is a solder ball, but it can also be formed by solder, plating, or bump.
  • FIG. 7 shows a conductive projection 13 obtained by cutting a cylindrical wire. Its diameter is 50 microns.
  • FIG. 8 (a), FIG. 8 (b) and FIG. 9 show Embodiment 3 of the present invention.
  • the electronic components 111 and 112 are mounted on the connection members 10a to 10d, and the anisotropic conductive sheet 107 is formed in FIG. 8 (b) except for the mounting position of the electronic components 111 and 112. ). Also, as shown in FIG. 9, only the mounting positions of the electronic components 111 and 112 are divided into the wiring materials 103a and 103b, and the electronic components 111 and 112 are mounted between the wiring materials 103a and 103b. The other points are the same as in the first embodiment.
  • the land pattern 113 provided in the wiring pattern is formed and the electronic components 111 and 112 are mounted. ing.
  • any electronic component that is smaller than the side size can be mounted, and the electronic components mounted on the first and second circuit boards 101 and 102 in the first embodiment are connected to the connecting member. It can be mounted on 10a to 10d, and the three-dimensional electronic circuit device can be made smaller and more functional.
  • connection members 10a to 10d on which the electronic component 111, 112 is mounted are connected to the board surface.
  • the first circuit board 101 and the second circuit board 102 are connected to each other by applying a pressure / heating process to the end surfaces of the first and second circuit boards 101 and 102 by a crimping tool.
  • the electrical connection is completed through capacitor coupling or regulated resistors.
  • FIG. 10 (a) and FIG. 10 (b) show Embodiment 4 of the present invention.
  • the conductive material 114 for shielding is disposed on the other surface of the base member 12 of the connecting members 10a to 10d opposite to the one surface on which the wiring member 103 is provided. The only difference is that it is the same as in the first embodiment.
  • the conductive material 114 can provide an electromagnetic shielding effect.
  • the conductive material 114 may be provided on the entire side surfaces of the connection members 10a to 10d or may be provided so as to partially connect the side surfaces.
  • the conductive material 114 is made of an aluminum vapor deposition film, and is connected to the ground pattern of the wiring pattern 11.
  • FIG. 11 shows a fifth embodiment of the present invention.
  • the fifth embodiment is different from the fifth embodiment only in that a spacer 115 is disposed between the opposing substrate surfaces of the first circuit board 101 and the second circuit board 102. 1 and
  • the spacer 115 is made of an insulating resin or a conductive metal, and in particular, a pad 116 for the spacer 115 is provided on the first circuit board 101 and the second circuit board 102, If the spacer 115 is connected to the node 116 using solder, conductive adhesive, or conductive paste, in addition to improving the mechanical strength, the spacer 115 can be used for power supply or signal. It can also be used as a wiring.
  • the spacer 115 has a cylindrical shape, for example, and is mounted on the circuit board 102 together with components. After that, it is bonded to the first circuit board 101 on which the components are mounted, Finally, it is joined to the connecting members 10a to 10d to complete the three-dimensional electronic circuit device.
  • FIG. 12 shows a sixth embodiment of the present invention.
  • the space between the first circuit board 101 and the second circuit board 102 is filled with the electrical insulating material 117.
  • the electrical insulating material 117 is composed of a compound containing an inorganic filler and a thermosetting resin, and the mechanical strength is improved.
  • Examples of resins suitable as the electrical insulator 117 include phenol resin, urea resin, melamine resin, epoxy resin, unsaturated polyester resin, diallyl phthalate resin, polyimide resin, silicone resin, and polyurethane resin. be able to.
  • a specific assembly process is as follows. An electric insulator 117 is sandwiched in the center, overlapped with the first and second circuit boards 101 and 102 mounted with components, and heated to be sandwiched in the center by applying temperature. Align insulator 117 in a flexible state. After that, the anisotropic conductive sheet 107 attached as a coat or tape is placed inside the end faces of the first and second circuit boards 101 and 102, and the BlaOa, 10b, 10c, and 10d are bonded by pressure bonding. By performing a pressurizing / heating process toward the end surfaces of the first and second circuit boards 101 and 102, the first circuit board 101 and the second circuit board 102 are connected to each other to complete a three-dimensional electronic circuit device.
  • the electrical insulator 117 may not be provided on the entire surface between the first and second circuit boards 101 and 102. If a heating element such as a semiconductor chip is mounted, the electrical insulator 117 may be excluded. If you keep it, you don't have to get heat.
  • Embodiment 2 can be similarly implemented by combining one or a plurality of Embodiments 3 to 6.
  • Embodiment 3 can be similarly implemented with a single or a combination of Embodiment 2, Embodiment 4 to Embodiment 6.
  • the fourth embodiment can be implemented in the same manner by using one or more combinations of the second embodiment, the third embodiment, the fifth embodiment, and the sixth embodiment.
  • the fifth embodiment is different from the second embodiment to the fourth embodiment, the fourth embodiment, or the sixth embodiment.
  • a plurality of combinations can be similarly implemented.
  • Embodiment 6 can be similarly implemented using a single or a combination of Embodiments 2 to 5.
  • the three-dimensional electronic circuit device of the present invention realizes high-density and high-function mounting, facilitates inspection and repair of each component, can improve electrical connectivity, and is highly functional, multifunctional, and compact. It can be applied to various mopile equipment applications that need to be made.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

明 細 書
3次元電子回路装置
技術分野
[0001] 本発明は、高密度、高機能実装が必要なモパイル製品（例:携帯電話装置）に有用 な 3次元電子回路装置に関するものである。
背景技術
[0002] 近年、携帯電話装置に代表されるモパイル製品は、カメラ付き、 TV内蔵といった高 付加価値、高機能、軽薄短小化が要求されており、構成部品の小型化、実装の高密 度化、回路基板の高機能化が強く求められている。その状況のなかで、高密度実装 を実現するため平面に部品が配置されている 2次元実装から、部品を立体的に積み 重ねて実装する 3次元実装が注目されている。三次元実装としては、ベアチップを積 層した三次元パッケージ (例えば、スタック型 CSP)を用いたものや、半導体チップを 独立単体の仮パッケージとした後にこれを複数重ね合わせて三次元化を図ったパッ ケージ積層三次元装置を用いたもの等が挙げられる。さらには、電子部品（半導体チ ップ、受動部品など)を実装した配線基板を多段化することにより、高密度 ·高機能実 装を実現する技術もある。これらの中で、各配線基板間を電気的に接続するために、 基板間をインナービアホールにて接続して!/、る例えば特許文献 1に開示されてレ、る 構造では、電気的配線長を最短で配線できるため高!/、高周波特性が求められるァ プリケーシヨンには、有用であるが、基板間を積層した状態でしか検査ができないた め、完成後に不具合が判明したとしても、配線、部品が内蔵されているため不具合を 解析することや、不具合を修正することができない、という問題がある。
[0003] また、電子部品の中には、例えばメモリなど供給サイクルが短い部品もあり、廃品も しくは、パッケージが変更になった場合に、回路変更規模が大きくなり、設計開発の 時間等の観点からみるとデメリットがある。この中で、例えば特許文献 2〜5に開示さ れて!/、る構造では、基板表面または内層で配泉接続されて!/、る電極を基板周辺部 に配置して、基板間の電気的な接続をこの周辺部の電極に例えばリードフレームの ような導体、または、コネクタを介して電気的に接続されている力 これら方法では、 基板端面に電極を配置することから、基板間を接続するための電極数が基板の大き さ、形状に制約されたり、電気的配線長が基板端面までの長さが必要になるため、高 い高周波特性が求められるアプリケーションには不向きであるといったデメリットがあ る反面、基板単体で個別に検査をして、良品保証された基板を多段化できることや、 不具合が発生した場合でも基板端面に電極があるため不具合の電気的な解析や、 不具合箇所の修正、リペアが可能であったり、部品が廃品になった場合でも廃品の 部品を含む基板のみを改版すればよぐ開発効率においてもメリットが大きい。
特許文献 1 :特開平 11 220262号公報
特許文献 2：特開平 1 226192号公報
特許文献 3：特開平 4 262376号公報
特許文献 4 :特開平 4 345083号公報
特許文献 5 :特開 2005— 217348号公報
発明の開示
発明が解決しょうとする課題
[0004] しかし、特許文献 2〜5に開示されている端面電極の接続構造、例えばリードフレー ムゃ、コネクタ、ピンで接続する方法では、端面電極の多ピン化、狭ピッチ化、装置の 小型化に問題がある。さらに、電極と電極を 1本の導体で接続するような構造の場合 は、基板の変形や、反りが発生した場合に、いずれかの電極が導体と接触不良を起 こす可能がある。
[0005] また、コネクタで接続する構造では、コネクタを接続するためのスペースを確保する ため実装面積の増大や、使用するアプリケーションに対応した電極数、寸法形状に あわせた金型が必要となり、開発費用面でのデメリットも考えると大きな効果は得られ ない。加えて、上記特許文献 2〜4に開示された技術においてはシステム全体まで考 慮するような記載はなぐ各基板間を接続する部材は、単純な電気的導通を行う機能 を有してレ、るだけであり改良する余地が残されて!/、るとレ、う課題を有して!/、た。
[0006] 本発明は、前記従来の課題を解決するもので、高密度'高機能実装を実現し、各 構成要素の検査とリペアが容易で、電気接続性が向上する 3次元電子回路装置を提 供することを目的とする。 課題を解決するための手段
[0007] 本発明の請求項 1記載の 3次元電子回路装置は、第 1回路基板と、基板面を前記 第 1回路基板の基板面に対向させて並列配置された第 2回路基板と、前記第 1回路 基板の外周部と前記第 2回路基板の外周部に連結されて前記第 1 ,第 2回路基板の 外周部のみで互いを電気接続をする接続部材とを設けたことを特徴とする。
[0008] 本発明の請求項 2記載の 3次元電子回路装置は、請求項 1において、前記接続部 材は、基材の面に、前記第 1 ,第 2回路基板の配列方向に沿って延設された配線材 有していることを特徴とする。
[0009] 本発明の請求項 3記載の 3次元電子回路装置は、請求項 1において、前記接続部 材は、基材の面に前記第 1 ,第 2回路基板の配列方向に沿って延設されるとともに前 記第 1 ,第 2回路基板の配列方向と交差する方向に所定ピッチで形成された複数の 配線材と、導電粒子を含む熱硬化性で前記複数の配線材の上に形成された絶縁性 シートまたはペーストとを有しており、前記絶縁性シートまたはペーストを介して前記 第 1 ,第 2回路基板の外周部が連結されていることを特徴とする。
[0010] 本発明の請求項 4記載の 3次元電子回路装置は、第 1回路基板と、板面を前記第 1 回路基板の基板面に対向させて並列配置された第 2回路基板と、前記第 1回路基板 の外周部と前記第 2回路基板の外周部に連結されて前記第 1 ,第 2回路基板の外周 部のみで互いを電気接続をする接続部材と、前記第 1 ,第 2回路基板の外周部と前 記接続部材の間に介在する導電性の突起を設けたことを特徴とする。
[0011] 本発明の請求項 5記載の 3次元電子回路装置は、請求項 1または請求項 4におい て、前記接続部材に部品が実装されていることを特徴とする。
[0012] 本発明の請求項 6記載の 3次元電子回路装置は、請求項 1において、前記接続部 材は、基材の一方の面に、前記第 1 ,第 2回路基板の配列方向に沿って延設された 配線材を有し、前記基材の他方の面に、シールド用の導電材が配置されていること を特徴とする。
[0013] 本発明の請求項 7記載の 3次元電子回路装置は、請求項 1において、第 1回路基 板と第 2回路基板との対向した基板面の間に、スぺーサ一が配置されていることを特 徴とする。 [0014] 本発明の請求項 8記載の 3次元電子回路装置は、請求項 1または請求項 4におい て、第 1回路基板と第 2回路基板との対向した基板面の間に、電気絶縁材を介在した ことを特徴とする。
発明の効果
[0015] 本発明によれば、高密度 ·高機能実装を実現し、各構成要素の検査とリペアが容易 で、電気接続性を向上することができる。
[0016] 本構成によって、基板に変形や反りが発生した場合でも、複数本の配線パターンの いずれかが電極と電極を電気的に接続することで、電気的な接続信頼性を向上する こと力 Sでさる。
[0017] また、基板の端面電極数や、寸法が異なるアプリケーションに対しても、電極ピッチ より微細な複数の配線パターンの基材を共通基材として標準化しておけば、端面電 極数、寸法に応じて基材を切り出すことで、柔軟に対応することができる。
[0018] 加えて、機能性部品、例えばノイズ対策部品などを基材上に実装すれば、基板の 実装面積の削減につながり、装置の小型化や、削減できたスペース上に別の機能部 品を実装することで、高機能化することができる。
[0019] さらに、基材の配線パターンに対向する面に例えばシールド電極またはシールド層 を構成すれば不要輻射ノイズ対策としても有効である。
[0020] 上記の各実施の形態では第 1 ,第 2回路基板 101 , 102の外周部の間を接続する 前記接続部材を異方導電性シート 107で構成したが、熱硬化性を有する異方導電 性ペーストで構成することもできる。また、導電性に異方性を有していない熱硬化性 のシートまたはペーストでも構成することもでき、前記接続部材は、基材の面に前記 第 1 ,第 2回路基板の配列方向に沿って延設されるとともに前記第 1 ,第 2回路基板 の配列方向と交差する方向に所定ピッチで形成された複数の配線材と、導電粒子を 含む熱硬化性で前記複数の配線材の上に形成された絶縁性シートまたはペーストと を有して!/ヽるものを使用すること力 Sできる。
図面の簡単な説明
[0021] [図 1]本発明の実施の形態 1における 3次元電子回路装置の断面図と平面図
[図 2]同実施の形態における組み立て工程の平面図 [図 3]図 2の要部の拡大断面図と平面図
[図 4]組み立て完了時の要部の拡大断面図と平面図
[図 5]本発明の実施の形態 2における 3次元電子回路装置の組み立て工程の要部の 拡大断面図と平面図
[図 6]同実施の形態における組み立て完了時の要部の拡大断面図と平面図
[図 7]同実施の形態における別の例の組み立て完了時の要部の拡大断面図
[図 8]本発明の実施の形態 3における 3次元電子回路装置の断面図とこれに使用す る接続部材の平面図
[図 9]同実施の形態の組み立て完了時の要部の拡大断面図
[図 10]本発明の実施の形態 4における 3次元電子回路装置の要部の拡大断面図と 平面図
[図 11]本発明の実施の形態 5における 3次元電子回路装置の断面図
[図 12]本発明の実施の形態 6における 3次元電子回路装置の断面図
発明を実施するための最良の形態
[0022] 以下、本発明の各実施の形態を図 1〜図 12に基づいて説明する。
[0023] (実施の形態 1)
図 1 (a) ,図 1 (b)〜図 4 (a) ,図 4 (b)は本発明の実施の形態 1を示す。
[0024] 図 1 (a)と図 1 (b)は実施の形態 1の 3次元電子回路装置を示し、図 2〜図 4 (a) ,図 4 (b)は組み立て工程を示して!/、る。
[0025] 図 1 (a)と図 1 (b)に示すように、この 3次元電子回路装置は、上側の第 1回路基板 1 01と、基板面を第 1回路基板 101の基板面に対向させて隙間 100を開けて並列配 置された第 2回路基板 102と、第 1回路基板 101の外周の端面と、下側の第 2回路基 板 102の外周の端面との間だけを、それぞれ板状の接続部材 10a, 10b, 10c, 10d で連結して構成されて!/、る。
[0026] 第 1 ,第 2回路基板 101 , 102は、半導体チップ 105、電子部品 106、ベアチップ 1 09を実装している両面配線基板または多層配線基板である。半導体チップ 105、電 子部品 106、ベアチップ 109の電極は半田または導電性接着剤等の接続部材により 、それぞれの対応する電極と電気的に接続されている。ここで、半導体チップ 105は 、 IC 、 LSI等の半導体素子である。電子部品 106は、抵抗、コンデンサ、インダクタ 、ノ リスタ、ダイオード等の一般の受動部品である。また、ベアチップ 109は、フリップ チップ実装またはワイヤボンディング接続で実装することも可能である。
[0027] なお、第 1 ,第 2回路基板 101 , 102には、一般の樹脂基板や無機基板を用いるこ と力できる。特に、ガラスエポキシ基板やァラミド基材を用いた基板ゃビルドアップ基 板、ガラスセラミック基板、アルミナ基板等が好ましい。
[0028] 第 1 ,第 2回路基板 101 , 102の外周部の端面には、図 2と図 3 (a) ,図 3 (b)に示す ように複数の端面電極 108が設けられており、この端面電極 108には、電源、電気信 号用の配線パターン 11が接続されている。このような端面電極 108は、第 1回路基板 101と第 2回路基板 102の周縁部に、無電解メツキにより銅などの金属層によって形 成されるスルーホールや、無電解メツキや導電性物質の充填などにより形成されるビ ァの一部を基板端面ごと、機械的切断手段で切断する方法や、無電解メツキや導電 性物質の印刷、エッチングなどで直接基板端部に形成する方法がある。
[0029] 接続咅 才 10a, 10b, 10c, 10dは、図 3 (a)と図 3 (b)に示すようにポリエステノレ、ポ リイミド、ァラミドなどの可撓性の樹脂フィルムの基材 12と、この基材 12の面に、前記 第 1 ,第 2回路基板の配列方向（矢印 Y方向）に沿って延設されるとともに第 1 ,第 2回 路基板の配列方向と交差する方向（矢印 X方向）に所定ピッチで形成された複数の 配線材 103と、複数の配線材 103の上に形成された熱硬化性の異方導電性シート 1 07とを有している。熱硬化性の異方導電性シート 107は、異方性導電性シートまた は異方性導電ペーストの状態で配線材 103の上に配置されている。
[0030] 図 3 (a) ,図 3 (b)と図 4 (a) ,図 4 (b)の接続部材 103の配線材 103は一端から他端 の間の太さが同じ金属細線のように図示している力 具体的には、配線材 103は、端 面電極 108のピッチ以下、この場合、端面電極のピッチが 200ミクロンであり、配線材 103を 50ミクロンとして、可撓性の樹脂フィルム厚み約 125 mの上にパターンニン グして形成した片面配線基板または両面配線基板または多層配線基板が使用され ている。
[0031] 異方導電性シート 107は、具体的には、フィルム状のエポキシ樹脂中に導電性粒 子が分散されており、導電性粒子を挟み込む所定の導通部分だけその間隙が導電 性粒子の粒形以下になることで導通状態が得られ、他は絶縁状態となる特性を有す
[0032] したがって、基板面を対向させて並列配置された第 1,第 2回路基板 101, 102の 端面に対して、コートまたはテープとして貼り付けた異方導電性シート 107を内側に して接続部材 10a, 10b, 10c, 10dを圧着ツールによって第 1,第 2回路基板 101, 102の端面に向かって加圧/加熱工程を経ることにより、第 1回路基板 101と第 2回 路基板 102が図 4 (a),図 4(b)に示すように互いに連結される。この状態では、第 1 回路基板 101の端面電極 108と、第 2回路基板 102の端面電極 108とが、異方導電 性シート 107と配線材 103を介して同時に電気的に接続される。
[0033] (実施の形態 2)
図 5(a),図 5 (b)〜図 7は本発明の実施の形態 2を示す。
[0034] なお、実施の形態 1を示す図 1(a),図 1(b)〜図 4(a),図 4 (b)と同様の作用を成 すものには同一の符号を付けて説明する。
[0035] 前記実施の形態 1では、接続部材 10a〜； 10dの異方導電性シート 107が、第 1,第 2回路基板 101, 102の端面電極 108に当設して硬化することによって、連結と電気 接続を実現したが、この実施の形態では、図 5に示すように、端面電極 108に導電性 突起 13を設けた点だけが異なっており、その他は実施の形態 1と同じである。
[0036] 図 5 (a),図 5(b)は接続部材 10a〜； 10dを第 1,第 2回路基板 101, 102に押
し付ける前の状態を示しており、第 1,第 2回路基板 101, 102の端面電極 108に は導電性突起 13が設けられている。導電性突起 13は、半田ボールで形成すること ができる。
[0037] 基板面を対向させて並列配置された第 1,第 2回路基板 101, 102の端面に対して 、コートまたはテープとして貼り付けた異方導電性シート 107を内側にして接続部材 1 0a, 10b, 10c, 10dを圧着ツーノレによって第 1,第 2回路基板 101, 102の端面にカロ 圧/加熱工程を経ることにより、第 1回路基板 101と第 2回路基板 102が図 6 (a),図 6(b)に示すように互いに連結される。この状態では、第 1回路基板 101の端面電極 1 08と、第 2回路基板 102の端面電極 108とが、導電性突起 13と異方導電性シート 10 7と配線材 103を介して同時に電気的に接続されて、電気接続の信頼性が向上する 〇
[0038] ここで導電性突起 13は、半田ボールであつたが、半田、メツキ、バンプで形成する こともできる。図 7は円柱状の線状のものをカットして導電性突起 13としたものである。 その径は、 50ミクロンである。
[0039] (実施の形態 3)
図 8 (a) ,図 8 (b)と図 9は本発明の実施の形態 3を示す。
[0040] なお、実施の形態 1を示す図 1(a),図 1(b)〜図 4(a),図 4 (b)と同様の作用を成 すものには同一の符号を付けて説明する。
[0041] この実施の形態 3では、接続部材 10a〜； 10dに電子部品 111, 112が実装されて おり、異方導電性シート 107が電子部品 111, 112の実装位置を除いて図 8(b)に示 すように形成されている。また、電子部品 111, 112の実装位置だけは図 9に示すよう に配線材 103は、配線材 103a, 103bに分割されており、配線材 103a, 103bの間 に電子部品 111, 112が実装されている点だけが異なり、その他は実施の形態 1と同 しである。
[0042] 詳しくは、電子部品 111, 112は配線材 103a, 103bを配線パターンで構成した場 合には、この配線パターンに設けられたランドパターン 113を形成して電子部品 111 , 112が実装されている。この場合、側面サイズより小さい部品であればどんな電子 部品でも実装することが可能であり、実施の形態 1において第 1,第 2回路基板 101, 102上に実装されていた電子部品を、接続部材 10a〜10dに実装することが可能と なり、 3次元電子回路装置の小型化や、高機能化が可能となる。更に具体的には、 第 1,第 2回路基板 101, 102を接続する際に、接続部材 10a〜10dに形成された配 線材 103のうちで、ノイズ除去が必要な配線に、電子部品 111, 112としてコンデン サを実装したり、抵抗値の調整が必要な配線に、電子部品 111, 112として抵抗体を 実装し、この電子部品 111, 112が実装済みの接続部材 10a〜10dを、基板面を対 向させて並列配置された第 1,第 2回路基板 101, 102の端面に対して、コートまたは テープとして貼り付けた異方導電性シート 107を内側にして接続部材 10a, 10b, 10 c, 10dを圧着ツールによって第 1,第 2回路基板 101, 102の端面に加圧/加熱ェ 程を経ることにより、第 1回路基板 101と第 2回路基板 102が互いに連結されるととも に、コンデンサ結合、または調整された抵抗体を介して電気接続が完了する。
[0043] (実施の形態 4)
図 10 (a) ,図 10 (b)は、本発明の実施の形態 4を示す。
[0044] なお、実施の形態 1を示す図 1 (a) ,図 1 (b)〜図 4 (a) ,図 4 (b)と同様の作用を成 すものには同一の符号を付けて説明する。
[0045] この実施の形態 4では、接続部材 10a〜； 10dの基材 12の、配線材 103が設けられ た一方の面とは反対側の他方の面に、シールド用の導電材 114が配置されている点 だけが異なり、その他は実施の形態 1と同じである。
[0046] このように構成したため、導電材 114によって電磁的シールド効果を得ることができ る。導電材 114は接続部材 10a〜； 10dの側面全体に設けられていても、部分的に側 面をつなげるように設けてもよい。
[0047] 導電材 114は具体的には、アルミの蒸着膜で作製されており、配線パターン 11の グランド (接地)パターンと接続されてレ、る。
[0048] この構成により、第 2回路基板 102上の電子部品やベアチップ 109からの不要輻射 の低減や、外来ノイズによる回路の誤動作を防止できる。
[0049] (実施の形態 5)
図 11は、本発明の実施の形態 5を示す。
[0050] なお、実施の形態 1を示す図 1 (a) ,図 1 (b)〜図 4 (a) ,図 4 (b)と同様の作用を成 すものには同一の符号を付けて説明する。
[0051] この実施の形態 5では、第 1回路基板 101と第 2回路基板 102との対向した基板面 の間に、スぺーサー 115が配置されている点だけが異なり、その他は実施の形態 1と
| BJしでめる。
[0052] スぺーサ 115は、絶縁性樹脂や、導電性金属から構成され、特に、第 1回路基板 1 01と第 2回路基板 102上にスぺーサ 115用のパッド 116を設けておき、このノ ッド 11 6に半田、導電性接着剤、導電性ペーストを使用してスぺーサ 115を接続すれば、 機械的強度の向上に加えて、スぺーサ 115に電源用または、信号用の配線としても 使用することもできる。スぺーサー 115は、例えば円柱状であり、回路基板 102上に 部品とともに実装される。その後、部品実装された第 1回路基板 101と接合され、最 終的には、接続部材 10a〜； 10dと接合されて 3次元電子回路装置が完成する。
[0053] (実施の形態 6)
図 12は、本発明の実施の形態 6を示す。
[0054] なお、実施の形態 1を示す図 1 (a) ,図 1 (b)〜図 4 (a) ,図 4 (b)と同様の作用を成 すものには同一の符号を付けて説明する。
[0055] この実施の形態 6では、第 1回路基板 101と第 2回路基板 102との空間部を電気絶 縁材 117で埋めた構造となっている。電気絶縁材 117は、無機フィラーと熱硬化性樹 脂を含む化合物によって構成され、機械的強度が向上する。
[0056] 電気絶縁体 117として好適な樹脂としては、例えば、フエノール樹脂、ユリア樹脂、 メラミン樹脂、エポキシ樹脂、不飽和ポリエステル樹脂、フタル酸ジァリル樹脂、ポリイ ミド樹脂、シリコーン樹脂、ポリウレタン樹脂等を挙げることができる。
[0057] 具体的な組み立て工程は、電気絶縁体 117を中央に挟んで、部品実装された前記 第 1 ,第 2回路基板 101 , 102と重ねて、温度をかけて中央に挟まれている電気絶縁 体 117を柔軟にした状態で合わせる。その後、第 1 ,第 2回路基板 101 , 102の端面 に対して、コートまたはテープとして貼り付けた異方導電性シート 107を内側にして接 B lOa, 10b, 10c, 10dを圧着ツーノレ ίこよって第 1 ,第 2回路基板 101 , 102の 端面に向かって加圧/加熱工程を経ることにより、第 1回路基板 101と第 2回路基板 102が互いに連結されて 3次元電子回路装置が完成する。
[0058] なお、電気絶縁体 117は、第 1 ,第 2回路基板 101 , 102間の全面になくともよい、 半導体チップなど発熱体が実装されている場合は、その部分を除外してもうけておく と、熱がこもらなくてよい。
[0059] なお、実施の形態 2は、実施の形態 3〜実施の形態 6の単数または複数の組み合 わせでも同様に実施できる。
[0060] なお、実施の形態 3は、実施の形態 2,実施の形態 4〜実施の形態 6の単数または 複数の組み合わせでも同様に実施できる。
[0061] なお、実施の形態 4は、実施の形態 2,実施の形態 3,実施の形態 5,実施の形態 6 の単数または複数の組み合わせでも同様に実施できる。
[0062] なお、実施の形態 5は、実施の形態 2〜実施の形態 4,実施の形態 6の単数または 複数の組み合わせでも同様に実施できる。
[0063] なお、実施の形態 6は、実施の形態 2〜実施の形態 5の単数または複数の組み合 わせでも同様に実施できる。
産業上の利用可能性
[0064] 本発明の 3次元電子回路装置は、高密度 ·高機能実装を実現し、各構成要素の検 查とリペアが容易で、電気接続性を向上でき、高機能、多機能化、小型化が要求さ れる各種のモパイル機器の用途に適用できる。

Claims

請求の範囲
[1] 第 1回路基板と、
基板面を前記第 1回路基板の基板面に対向させて並列配置された第 2回路基板と 前記第 1回路基板の外周部と前記第 2回路基板の外周部に連結されて前記第 1 , 第 2回路基板の外周部のみで互いを電気接続をする接続部材と
を設けた 3次元電子回路装置。
[2] 前記接続部材は、
基材の面に、前記第 1 ,第 2回路基板の配列方向に沿って延設された配線材を有 して!/、る請求項 1に記載の 3次元電子回路装置。
[3] 前記接続部材は、
基材の面に前記第 1 ,第 2回路基板の配列方向に沿って延設されるとともに前記第 1 ,第 2回路基板の配列方向と交差する方向に所定ピッチで形成された複数の配線 材と、
導電粒子を含む熱硬化性で前記複数の配線材の上に形成された絶縁性シートま たはペーストと
を有しており、前記絶縁性シートまたはペーストを介して前記第 1 ,第 2回路基板の外 周部が連結されている
請求項 1に記載の 3次元電子回路装置。
[4] 第 1回路基板と、
基板面を前記第 1回路基板の基板面に対向させて並列配置された第 2回路基板と 前記第 1回路基板の外周部と前記第 2回路基板の外周部に連結されて前記第 1 , 第 2回路基板の外周部のみで互いを電気接続をする接続部材と、
前記第 1 ,第 2回路基板の外周部と前記接続部材の間に介在する導電性の突起を 設けた 3次元電子回路装置。
[5] 前記接続部材に部品が実装されている請求項 1または請求項 4記載の 3次元電子 回路装置。
[6] 前記接続部材は、
基材の一方の面に、前記第 1 ,第 2回路基板の配列方向に沿って延設された配線 材を有し、
前記基材の他方の面に、シールド用の導電材が配置されていることを特徴とする 請求項 1に記載の 3次元電子回路装置。
[7] 第 1回路基板と第 2回路基板との対向した基板面の間に、スぺーサ一が配置されて いることを特徴とする請求項 1記載の 3次元電子回路装置。
[8] 第 1回路基板と第 2回路基板との対向した基板面の間に、電気絶縁材を介在したこ とを特徴とする請求項 1または請求項 4記載の 3次元電子回路装置。
PCT/JP2007/065687 2006-10-24 2007-08-10 Dispositif de circuit électronique tridimensionnel WO2008050521A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/438,570 US8093505B2 (en) 2006-10-24 2007-08-10 Layered electronic circuit device
JP2008540900A JP4879276B2 (ja) 2006-10-24 2007-08-10 ３次元電子回路装置
CN2007800301609A CN101502189B (zh) 2006-10-24 2007-08-10 三维电子电路装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006288159 2006-10-24
JP2006-288159 2006-10-24

Publications (1)

Publication Number Publication Date
WO2008050521A1 true WO2008050521A1 (fr) 2008-05-02

Family

ID=39324332

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/065687 WO2008050521A1 (fr) 2006-10-24 2007-08-10 Dispositif de circuit électronique tridimensionnel

Country Status (4)

Country Link
US (1) US8093505B2 (ja)
JP (1) JP4879276B2 (ja)
CN (1) CN101502189B (ja)
WO (1) WO2008050521A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270409A (ja) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd 三次元電子回路装置および連結部材

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009048838B3 (de) * 2009-10-09 2011-01-20 Eads Deutschland Gmbh Hermetisches dichtes Hochfrequenz-Frontend
GB2484742B (en) 2010-10-22 2013-06-12 Murata Power Solutions Milton Keynes Ltd Electronic component for surface mounting
JP5975198B1 (ja) * 2015-01-27 2016-08-23 株式会社村田製作所 高周波モジュール
WO2017110079A1 (ja) * 2015-12-22 2017-06-29 パナソニックＩｐマネジメント株式会社 抵抗器
TWI664881B (zh) * 2017-01-13 2019-07-01 日商村田製作所股份有限公司 零件模組
KR20190119819A (ko) * 2018-04-13 2019-10-23 삼성전자주식회사 차폐 공간을 형성하는 커넥터 및 이를 구비하는 전자 장치
CN109949708A (zh) 2018-08-22 2019-06-28 京东方科技集团股份有限公司 显示面板以及制备显示面板的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232709A (ja) * 1996-02-26 1997-09-05 Matsushita Electric Works Ltd 回路基板装置
JP2001326441A (ja) * 2000-05-17 2001-11-22 Sony Corp 複合配線板及びその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
US4726382A (en) * 1986-09-17 1988-02-23 The Boc Group, Inc. Inflatable finger cuff
JP2642548B2 (ja) * 1991-09-26 1997-08-20 株式会社東芝 半導体装置およびその製造方法
JP3113089B2 (ja) * 1992-09-14 2000-11-27 株式会社東芝 配線基板
JP3127774B2 (ja) * 1995-03-31 2001-01-29 セイコーエプソン株式会社 シールド材および液晶表示装置
JPH0922021A (ja) * 1995-03-31 1997-01-21 Seiko Epson Corp 液晶表示装置
DE60027342T2 (de) * 1999-03-26 2007-01-04 Seiko Epson Corp. Flexible gedruckte Leiterplatte, elektrooptische Vorrichtung, und elektronisches Gerät
JP3808665B2 (ja) * 1999-07-01 2006-08-16 住友電装株式会社 電気接続箱
US6449836B1 (en) * 1999-07-30 2002-09-17 Denso Corporation Method for interconnecting printed circuit boards and interconnection structure
JP3622665B2 (ja) * 1999-12-10 2005-02-23 セイコーエプソン株式会社 接続構造、電気光学装置および電子機器
US6896526B2 (en) * 1999-12-20 2005-05-24 Synqor, Inc. Flanged terminal pins for DC/DC converters
JP3598994B2 (ja) * 2000-07-10 2004-12-08 セイコーエプソン株式会社 電気光学装置の製造方法
US6527162B2 (en) * 2000-08-04 2003-03-04 Denso Corporation Connecting method and connecting structure of printed circuit boards
JP3445583B2 (ja) * 2001-06-29 2003-09-08 株式会社東芝 フレキシブルプリント回路基板用コネクタ、これを備えたヘッドアクチュエータ、およびディスク装置
EP1489657A4 (en) * 2002-02-06 2011-06-29 Ibiden Co Ltd SEMICONDUCTOR CHIP MOUNTING PLATE, METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR MODULE
KR100559937B1 (ko) * 2003-01-08 2006-03-13 엘에스전선 주식회사 미세회로의 접속방법 및 그에 의한 접속 구조체
US7894203B2 (en) * 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
KR100510556B1 (ko) * 2003-11-11 2005-08-26 삼성전자주식회사 초박형 반도체 패키지 및 그 제조방법
JP4270095B2 (ja) * 2004-01-14 2009-05-27 株式会社デンソー 電子装置
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP4576223B2 (ja) * 2004-04-26 2010-11-04 株式会社日立製作所 プラズマディスプレイ装置
US7788801B2 (en) * 2005-07-27 2010-09-07 International Business Machines Corporation Method for manufacturing a tamper-proof cap for an electronic module
US20070069396A1 (en) * 2005-09-29 2007-03-29 Samsung Electronics Co., Ltd. Semiconductor package, method of manufacturing the same, stacked semiconductor package including the same and method of manufacturing the stacked semiconductor package
US20080029298A1 (en) * 2006-08-07 2008-02-07 Roger Allen Booth Method and Structures for Implementing EMI Shielding for Rigid Cards and Flexible Circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232709A (ja) * 1996-02-26 1997-09-05 Matsushita Electric Works Ltd 回路基板装置
JP2001326441A (ja) * 2000-05-17 2001-11-22 Sony Corp 複合配線板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270409A (ja) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd 三次元電子回路装置および連結部材

Also Published As

Publication number Publication date
CN101502189B (zh) 2011-08-10
CN101502189A (zh) 2009-08-05
US20100230147A1 (en) 2010-09-16
JPWO2008050521A1 (ja) 2010-02-25
US8093505B2 (en) 2012-01-10
JP4879276B2 (ja) 2012-02-22

Similar Documents

Publication Publication Date Title
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
JP4760930B2 (ja) Ｉｃ搭載基板、多層プリント配線板、及び製造方法
US8238109B2 (en) Flex-rigid wiring board and electronic device
US7889509B2 (en) Ceramic capacitor
JP4879276B2 (ja) ３次元電子回路装置
TWI469700B (zh) 具有內埋元件的電路板及其製作方法
JPH09321439A (ja) 積層回路基板
JP2006073683A (ja) 回路デバイス及び回路デバイスの製造方法
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
US20100246149A1 (en) Connection member and printed circuit board unit
JP4228677B2 (ja) 回路基板
US7692102B2 (en) Electronic circuit device
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
US20110007482A1 (en) Printed circuit board unit and electronic device
JP4798237B2 (ja) Ｉｃ搭載基板、及び多層プリント配線板
JP2007335675A (ja) 電源装置および電源装置の製造方法
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
TWI763530B (zh) 探針卡測試裝置
JP2000307055A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4285362B2 (ja) 電子部品の実装構造および電子部品の製造方法
JP4407609B2 (ja) 電子回路装置
JP4954778B2 (ja) 三次元電子回路装置および連結部材
JP2011253926A (ja) 両面フレキシブルプリント配線板、接続構造、電子機器
JP6477894B2 (ja) 樹脂回路基板、部品搭載樹脂回路基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780030160.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07792332

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008540900

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12438570

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07792332

Country of ref document: EP

Kind code of ref document: A1