JP3113089B2 - 配線基板 - Google Patents

配線基板

Info

Publication number
JP3113089B2
JP3113089B2 JP04244872A JP24487292A JP3113089B2 JP 3113089 B2 JP3113089 B2 JP 3113089B2 JP 04244872 A JP04244872 A JP 04244872A JP 24487292 A JP24487292 A JP 24487292A JP 3113089 B2 JP3113089 B2 JP 3113089B2
Authority
JP
Japan
Prior art keywords
wiring board
flexible wiring
substrate
connection
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04244872A
Other languages
English (en)
Other versions
JPH0697317A (ja
Inventor
淳 羽成
武史 宮城
一宏 松本
亜矢子 遠岳
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP04244872A priority Critical patent/JP3113089B2/ja
Publication of JPH0697317A publication Critical patent/JPH0697317A/ja
Priority to US08/505,707 priority patent/US5532906A/en
Application granted granted Critical
Publication of JP3113089B2 publication Critical patent/JP3113089B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、配線基板に係り、特
に、外部基板との接続に一つあるいは複数の集積回路お
よび回路部品を搭載する多層配線基板と外部基板との接
続に関する。
【０００２】
【従来の技術】従来、集積回路は、取扱を容易にして、
かつ特性を損なうことのないように、単独あるいはいく
つかの部品と共にパッケージと呼ばれる容器に格納され
ている。こうしたパッケージと外部基板との接続には、
ピングリッドアレイやフラットリードまたはフレキシブ
ル配線基板が用いられている。例えば、ピングリッドア
レイやフラットリードを用いたパッケージは、既に市販
されている。
【０００３】ところで、一つの容器中に複数の集積回路
や回路部品を搭載した基板を格納する実装形態は、マル
チチップモジュール（ＭＣＭ）と呼ばれる。これは、部
品の実装密度を上げ、小型で高性能の装置の実現のため
に用いら、限られた領域の中に、いかに多くの部品を効
率よく配置するかが、ＭＣＭの大きな課題となる。従
来、ＭＣＭと外部基板との接続には、パッケージの場合
と同様に、ピングリッドアレイやフラットリードまたは
フレキシブル配線基板が用いられている。
【０００４】例えば、特開平１−２７２１４０号公報に
は、ＡｌＮのパッケージにＳｉ配線基板を固着したＭＣ
Ｍが示されている。ここでは、リードフレームによる信
号入出力が示されている。また、特開平２−１８４０５
２号公報には、セラミック基板にサファイア基板を搭載
したＭＣＭが示されている。ここでは、コンタクトピン
による接続方法が示されている。ＭＣＭの構成には、上
述した様な複数の素子を装着した基板と容器を用いる方
法の他に次のような方法も考えられる。
【０００５】例えば、シリコン・オン・シリコンＭＣＭ
（ＩＢＭ（株））は、シリコン基板にチップを直接マウ
ントしたものである（ＩＭＣ、１９９２、Ｐｒｏｃｅｅ
ｄｉｎｇ，Ｐ５３３）。入出力にはフレキシブル配線基
板が使用されている。
【０００６】また、有機高分子を絶縁層とする配線部を
窒化アルミニウム焼結体からなるセラミック多層配線基
板上に形成し、集積回路や回路部品などを配線部上やセ
ラミック基板上に搭載したＭＣＭもある。これは、セラ
ミック基板にキャップを施し、外部への配線のための端
子を設けて基板ごとパッケージとするものである。この
ようなＭＣＭにおいては、窒化アルミニウム焼結体から
なるセラミック多層配線基板の大きさがＭＣＭのとりう
る最大値となる。
【０００７】
【発明が解決しようとする課題】以上説明したいずれの
方式であっても、限られた領域の中に、いかに多くの部
品を効率よく配置するかが、ＭＣＭの大きな課題とな
る。
【０００８】しかしながら、部品を実装する面側から信
号を取り出す場合には、ピンやリードを取り付ける部品
の占める面積が、部品実装面積を制限してしまう。接続
すべき信号の数が増加すると、特にピンを用いる方式で
は、パッケージの大きさや配線のためのピン間隔を変え
ないとすると、そのままピン部分の面積の増加につなが
り、部品実装部分の面積が一層小さくなる。
【０００９】一方、窒化アルミニウムや窒化アルミニウ
ム焼結体からなるセラミック配線基板あるいはその他の
絶縁体による配線基板上に、有機高分子を絶縁層とする
多層配線部を備えたＭＣＭにおいては次のような問題点
がある。
【００１０】即ち、一般に、ピンあるいはリードの取り
付けは、ろう付けにより行われる。このろう付けには、
ピンやリード取り付け部分をおよそ８００℃程度に加熱
する工程が含まれる。従って、ろう付け工程は、有機高
分子を絶縁層とする多層配線部を形成する以前に行う必
要がある。そのため、有機高分子を絶縁層とする多層配
線膜の作製プロセスにおけるエッチング等の処理によっ
て、リードやピンがダメージを受ける可能性が有り、溶
液からリードやピンを保護するための特別な治具が必要
になる。また、基板面からピンやリードが突出するため
に、有機高分子を絶縁層とする多層配線膜形成プロセス
や集積回路を取り付ける工程では、従来の基板取り付け
治具を使用できない等の不都合が生じることもある。こ
れらの不都合はコストの上昇につながる。
【００１１】そこで、リードの取り付けを、有機高分子
を絶縁層とする多層配線膜プロセスの後、あるいは部品
やキャップ等を取り付けた後、加熱を伴わない方法で行
なうことが考えられるが、これもコストの上昇を招いて
しまう。
【００１２】更に、他に悪影響を及ぼさないような低い
温度でリードの取り付けを行う方法もあるが、この場合
にはＭＣＭを外部に取り付ける際に、リードを取り付け
た温度よりもさらに低い温度で取り付けるなどの特別の
取扱が必要になり、この場合もまたコストの上昇を招
く。
【００１３】更にまた、シリコン基板の裏面にフレキシ
ブル配線基板を取り付ける場合、シリコン基板表面と裏
面をつなぐ特別の工夫が必要になる。例えば、シリコン
基板に微細な穴をあけ、導体柱を形成したり、シリコン
基板の側面にメタライズを施すなどの方法があるが、い
ずれの方法も表面の電極が不可欠であり、チップ実装面
の面積を制限する事になる。加えて、コストの上昇も否
めない。本発明は、上記事情の下になされ、部品取付け
部分の面積を制限することがなく、かつ取扱いが容易な
配線基板を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、表面及び裏面
にそれぞれ第１及び第２の接続パタ−ンを有するセラミ
ック基板と、このセラミック基板の表面に前記第１の接
続パタ−ンを介して設けられた、集積回路及び／又は回
路部品を搭載した有機高分子を絶縁層とする多層配線部
と、前記第２の接続パタ−ンに接続された、前記集積回
路及び／又は回路部品と外部とを接続するためのフレキ
シブル配線基板とを具備することを特徴とする配線基板
を提供する。
【００１５】本発明の配線基板において、外部との接続
に使用されるフレキシブル配線基板は、複数に分割した
ものであってもよい。また、フレキシブル配線基板の端
部の配線パタ−ンの幅を、中央部の配線パタ−ンの幅よ
りも広くすることにより、接続の位置ずれの許容度を緩
和することが出来る。セラミック基板としては、窒化ア
ルミニウム又は窒化アルミニウム焼結体を用いることが
可能である。また、フレキシブル配線基板と外部、例え
ば外部基板との接続は、ハンダやコネクタにより行なう
ことが可能である。
【００１６】
【作用】本発明の配線基板では、セラミック基板の表面
に、集積回路や他の回路部を搭載する有機高分子を絶縁
層とする配線部が設けられ、裏面にこれら回路と外部と
を接続するためのフレキシブル配線基板が取付けされて
いる。即ち、フレキシブル配線基板取り付け用の接続パ
ターンは、集積回路や他の回路部が設けられていないセ
ラミック基板の裏面に形成されている。そのため、この
接続パタ−ンは、集積回路の取り付けなどの工程に於て
なんら妨げになることはなく、かつ部品取り付け部分の
面積を制限することもない。また、本発明により取扱が
容易なＭＣＭを実現できる。
【００１７】
【実施例】以下、図面を参照して、本発明の具体的実施
例について説明する。
【００１８】図１は、本発明の第１の実施例を示す断面
図である。図１において、窒化アルミニウム焼結体から
なるセラミック多層配線基板１の下面には、多層配線部
接続パタ−ン２を介して、有機高分子を絶縁層とする多
層配線部３が形成され、この多層配線部３には、集積回
路４及び他の回路部品５が設けられている。多層配線部
３は、キャップ６により覆われている。セラミック多層
配線基板１の端部上面には、フレキシブル配線基板取り
付け用パターン７が設けられ、これを介してフレキシブ
ル配線基板８の一端が接続され、その他端は外部基板９
と接続されている。なお、セラミック多層配線基板１の
上面にはヒ−トシンク１０が取り付けられている。
【００１９】セラミック多層配線基板１と多層配線部３
とは、セラミック多層配線基板１の表面に形成された多
層配線部接続パタ−ン２によって電気的に接続されてい
る。更に、多層配線部接続パタ−ン２は、セラミック多
層配線基板１の内部に形成された導体を通して、又はセ
ラミック多層配線基板１の側面に施されたメタライズに
よって、端部上面に設けられたフレキシブル配線基板取
り付け用パターン７に接続されている。このようにし
て、集積回路４及び他の回路部品５と外部基板９との間
で、信号又は電源がやりとりされる。フレキシブル配線
基板取り付け用パターン７とフレキシブル配線基板８と
は、ハンダ付け等によって電気的に接続される。フレキ
シブル配線基板８と外部基板９とは、一般にハンダ付け
やコネクタを介して行なわれる。このようにして、内部
回路と外部回路との接続が行なわれる。
【００２０】図１に示す配線基板では、セラミック多層
配線基板１の裏面にフレキシブル配線基板取り付け用パ
ターン７が形成され、これにフレキシブル配線基板８が
取り付けられている。このようにフレキシブル配線基板
８を用いることにより、外部回路との接続の自由度が増
す。即ち、ハンダやコネクタの選択、両者の組合せ、接
続方法の選択を適宜行なうことが可能である。また、接
続位置が必ずしもＭＣＭに近接しなくてもよい場合に
は、他の回路の都合により適切な位置までフレキシブル
配線基板８を延長して接続することが可能である。更
に、フレキシブル配線基板８を交換することにより、１
つのＭＣＭをいくつかの用途に使用することも可能であ
る。
【００２１】フレキシブル配線基板８を用いた接続方法
は、セラミック多層配線基板１におけるフレキシブル配
線基板８の取り付け部分、即ち裏面の外周部にはヒ−ト
シンクを取付けられないという制限があるものの、セラ
ミック多層配線基板１の表面の中心部分に主要な発熱部
材、通常は集積回路を配置する等の方法により、この問
題は解決される。なお、フレキシブル配線基板８を用い
た接続方法によると、特性インピ−ダンスの制御も可能
であり、高速信号にも適用可能である。
【００２２】図２は、フレキシブル配線基板８と外部と
の接続にコネクタ１１を用いた実施例を示す図である。
この実施例によると、ＭＣＭの交換が容易になるという
利点に加え、ＭＣＭの裏面とコネクタ１１の接続部分の
高さをほぼ等しくすることでフレキシブル配線基板の屈
曲を低減させることができ、屈曲によるフレキシブル配
線基板の断線を未然に防ぐという効果もある。なお、図
中、参照数字１２はシ−ルリング、１３はリッドをそれ
ぞれ示す。なお、図１におけるキャップ、図２における
シ−ルリングは、基板表面に固着されているが、側面に
固着する方法をとってもよい。例えば、基板側面にメタ
ライズを施せば容易に実現できる。
【００２３】図２では、フレキシブル配線基板８がほぼ
平面状に接続されているが、接続部分のバラ付き、コネ
クタ１１の位置ずれ、コネクタ１１の抜き差し等のため
に、余裕をもって接続することが好ましいのは勿論であ
る。また、有機高分子を絶縁層とする多層配線膜や他の
配線部分の特性インピーダンスと合致する特性インピー
ダンスを持つコネクタを用い、フレキシブル配線基板８
の特性インピーダンスを適切に制御すれば、より理想的
である。
【００２４】図３は、２個のフレキシブル配線基板８
ａ，８ｂを近接して取り付けた実施例を示す。この実施
例は、例えば多数の配線を有するフレキシブル配線基板
を分割して取り付けることにも相当する。この利点は次
のような場合に顕著である。即ち、フレキシブル配線基
板の作製精度、パターン位置の誤差は全体の長さに対し
て相対的に決定される。例えば、０．５ｍｍピッチ、
０．２５ｍｍ幅のパターンが１５０本連続したフレキシ
ブル配線基板を考えた場合、フレキシブル配線基板の端
部分ではパターンの絶対位置の誤差が大きくなる。フレ
キシブル配線基板の全体の幅が約７５ｍｍで、たとえ
ば、誤差が±１％であったとすると、パターンの一方を
基準にすると他方のパターンにおける位置ずれはおよそ
±０．７５ｍｍとなる。そのため、セラミック基板のフ
レキシブル配線基板との位置ずれが生ずることになる。
これは、最悪の場合には、接続が出来ないだけでなく、
誤った信号を接続してしまう可能性もあることを意味す
る。そこで、図３に示す実施例のように、フレキシブル
配線基板を２つに分割して用いれば、一つのフレキシブ
ル配線基板の全体の幅が約３８ｍｍで、たとえば、先と
同様に誤差が±１％であったとすると、パターンの一方
を基準にした場合、他方のパターンにおける位置ずれは
およそ±０．３８ｍｍとなり、フレキシブル配線基板中
央を基準におけば、両端で±０．１９ｍｍのずれである
から、正しく接続することが可能になる。この様に、複
数のフレキシブル配線基板８ａ，８ｂを近接して用いる
ことにより、相対誤差の増大を防ぎ、接続を確実に行な
うことが可能となる。
【００２５】図４は、フレキシブル配線基板８の端の部
分のパターン７ａを中央部分のパターン７ｂに比べて幅
広にした実施例を示す。この場合、フレキシブル配線基
板８やセラミック基板１の作製精度にバラツキが生じ、
基板の端部で絶対的な位置のずれが起きても、パターン
の幅が広ければ、取り付け位置ずれの許容量が大きいの
で、誤った信号の接続等の不都合が防止される。この様
な幅広のパターン７ａをフレキシブル配線基板８の両端
にもうけ、一方を電源線、他方を接地線として用いれ
ば、フレキシブル配線基板によってＭＣＭに供給可能な
電流容量を増大させることが可能である。フレキシブル
配線基板８の両端に２つづつの幅広パターンを設け、そ
れぞれの端に電源線と接地線のペアを配置してもよい。
また、フレキシブル配線基板８を多層化した場合には、
電源線と接地線を表裏に配し、２つの導体間でコンデン
サを形成すれば、電源の対接地容量を増加させることが
でき、効果的である。
【００２６】図５に本発明の他の実施例を示す。ある窒
化アルミニウム焼結体からなるセラミック多層配線基板
２１と他の窒化アルミニウム焼結体からなるセラミック
多層配線基板２２が近接して配置される場合、各々を個
々にフレキシブル配線基板８によって外部基板９に接続
し、外部基板９を通して両者の接続を取る方法もある
が、図５に示すように、２つのセラミック多層配線基板
２１，２２を直接、フレキシブル配線基板８によって接
続することによって、接続箇所を減らし、外部基板９上
の実装密度を上げることができる。
【００２７】図６（ａ），（ｂ）は、一体化されたフレ
キシブル配線基板を用いた実施例を示す。即ちこの実施
例は、従来個別に窒化アルミニウム焼結体からなるセラ
ミック多層配線基板１に取り付けていた、複数のフレキ
シブル配線基板を一体化して、１つフレキシブル配線基
板２３、２４とした場合である。図６（ａ）は、セラミ
ック多層配線基板１の両端に接続される２つのフレキシ
ブル配線基板を一体化して、１つのフレキシブル配線基
板２３とした例、図６（ｂ）は、セラミック多層配線基
板１の４辺に接続される４つのフレキシブル配線基板を
一体化して、１つのフレキシブル配線基板２４とした例
をそれぞれ示す。この実施例によると、取り付けに必要
な時間を低減することが可能である。
【００２８】
【発明の効果】以上説明したように、本発明の配線基板
によると、フレキシブル配線基板取り付け用の接続パタ
ーンは、集積回路や他の回路部が設けられていないセラ
ミック基板の裏面に形成されているため、集積回路の取
り付けなどの工程に於てなんら妨げになることはなく、
かつ部品取り付け部分の面積を制限することもない。ま
た、本発明により、取扱が容易なＭＣＭを実現できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例に係る配線基板を示す
断面図。
【図２】 本発明の第２の実施例に係る配線基板を示す
断面図。
【図３】 本発明の第３の実施例に係るフレキシブル配
線基板を示す平面図。
【図４】 本発明の第４の実施例に係るフレキシブル配
線基板を示す平面図。
【図５】 本発明の第５の実施例に係る配線基板を示す
断面図。
【図６】 本発明の第６の実施例に係るフレキシブル配
線基板を示す平面図。
【符号の説明】
１…セラミック多層配線基板、 ２…多層配線部接続パターン、 ３…多層配線部、 ４…集積回路、 ５…他の回路部品、 ６…キャップ、 ７…フレキシブル配線基板取り付け用パターン、 ８…フレキシブル配線基板、 ９…他の配線基板、 １０…ヒートシンク、 １１…コネクタ、 １２…シールリング、 １３…リッド。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 23/12 Ｈ (72)発明者 遠岳 亜矢子 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (72)発明者 福岡 義孝 神奈川県横浜市磯子区新磯子町33番地 株式会社東芝生産技術研究所内 (56)参考文献 特開 平３−201471（ＪＰ，Ａ) 特開 平６−61413（ＪＰ，Ａ) 特開 平６−69414（ＪＰ，Ａ) 特開 昭60−136356（ＪＰ，Ａ) 特開 平６−338585（ＪＰ，Ａ) 特開 平６−97362（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/50 H01L 21/60 H05K 1/18 H05K 3/46

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面および裏面にそれぞれ第１および第
    ２の接続パターンを有するセラミック基板と、このセラ
    ミック基板の表面に前記第１の接続パターンを介して設
    けられた、集積回路及び／又は回路部品を搭載した有機
    高分子を絶縁層とする多層配線部と、前記第２の接続パ
    ターンにハンダにより接続された、前記集積回路及び／
    又は回路部品と外部とを接続するための、近接して配置
    された複数のフレキシブル配線基板とを具備することを
    特徴とする配線基板。
  2. 【請求項２】 表面および裏面にそれぞれ第１および第
    ２の接続パターンを有するセラミック基板と、このセラ
    ミック基板の表面に前記第１の接続パターンを介して設
    けられた、集積回路及び／又は回路部品を搭載した有機
    高分子を絶縁層とする多層配線部と、前記第２の接続パ
    ターンにハンダにより接続された、前記集積回路及び／
    又は回路部品と外部とを接続するための、幅の異なる複
    数の配線パターンを含むフレキシブル配線基板とを具備
    することを特徴とする配線基板。
JP04244872A 1992-09-14 1992-09-14 配線基板 Expired - Fee Related JP3113089B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP04244872A JP3113089B2 (ja) 1992-09-14 1992-09-14 配線基板
US08/505,707 US5532906A (en) 1992-09-14 1995-07-21 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04244872A JP3113089B2 (ja) 1992-09-14 1992-09-14 配線基板

Publications (2)

Publication Number Publication Date
JPH0697317A JPH0697317A (ja) 1994-04-08
JP3113089B2 true JP3113089B2 (ja) 2000-11-27

Family

ID=17125258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04244872A Expired - Fee Related JP3113089B2 (ja) 1992-09-14 1992-09-14 配線基板

Country Status (2)

Country Link
US (1) US5532906A (ja)
JP (1) JP3113089B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
US5751555A (en) * 1996-08-19 1998-05-12 Motorola, Inc. Electronic component having reduced capacitance
US5889652A (en) * 1997-04-21 1999-03-30 Intel Corporation C4-GT stand off rigid flex interposer
JPH1123615A (ja) * 1997-05-09 1999-01-29 Hitachi Ltd 接続装置および検査システム
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
US6566761B1 (en) * 2002-05-03 2003-05-20 Applied Micro Circuits Corporation Electronic device package with high speed signal interconnect between die pad and external substrate pad
US6849935B2 (en) * 2002-05-10 2005-02-01 Sarnoff Corporation Low-cost circuit board materials and processes for area array electrical interconnections over a large area between a device and the circuit board
USRE41914E1 (en) 2002-05-10 2010-11-09 Ponnusamy Palanisamy Thermal management in electronic displays
US7029951B2 (en) * 2003-09-12 2006-04-18 International Business Machines Corporation Cooling system for a semiconductor device and method of fabricating same
JP4879276B2 (ja) * 2006-10-24 2012-02-22 パナソニック株式会社 ３次元電子回路装置
JP2011134789A (ja) * 2009-12-22 2011-07-07 Mitsubishi Electric Corp 半導体装置、及びプリント配線板
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57188897A (en) * 1981-05-15 1982-11-19 Nippon Electric Co Multilayer circuit board
JPS61100765A (ja) * 1984-10-24 1986-05-19 Canon Inc 画像形成装置における駆動装置
JPS62122257A (ja) * 1985-11-22 1987-06-03 Hitachi Ltd マルチチツプモジユ−ル
JPS6376444A (ja) * 1986-09-19 1988-04-06 Nec Corp チツプキヤリア
EP0266210B1 (en) * 1986-10-29 1993-02-17 Kabushiki Kaisha Toshiba Electronic apparatus comprising a ceramic substrate
DE69018846T2 (de) * 1989-02-10 1995-08-24 Fujitsu Ltd Keramische Packung vom Halbleiteranordnungstyp und Verfahren zum Zusammensetzen derselben.
US5081005A (en) * 1989-03-24 1992-01-14 The Boeing Company Method for reducing chemical interaction between copper features and photosensitive dielectric compositions
US5031025A (en) * 1990-02-20 1991-07-09 Unisys Corporation Hermetic single chip integrated circuit package
US5196725A (en) * 1990-06-11 1993-03-23 Hitachi Cable Limited High pin count and multi-layer wiring lead frame
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system

Also Published As

Publication number Publication date
JPH0697317A (ja) 1994-04-08
US5532906A (en) 1996-07-02

Similar Documents

Publication Publication Date Title
US5375042A (en) Semiconductor package employing substrate assembly having a pair of thin film circuits disposed one on each of oppositely facing surfaces of a thick film circuit
US6440770B1 (en) Integrated circuit package
JP2910670B2 (ja) 半導体実装構造
JP2509969B2 (ja) 電子装置
US20030068920A1 (en) High density, high frequency memory chip modules having thermal management structures
EP0226433B1 (en) High density printed wiring board
US5095407A (en) Double-sided memory board
JP3113089B2 (ja) 配線基板
JP2001250911A (ja) 樹脂封止形電力用半導体装置
JP4545917B2 (ja) 電子回路モジュールの薄型相互接続構造及び接続方法
US6483184B2 (en) Semiconductor apparatus substrate, semiconductor apparatus, and method of manufacturing thereof and electronic apparatus
JPH0529537A (ja) 半導体モジユール構造
US5410182A (en) High density semiconductor device having inclined chip mounting
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP4894347B2 (ja) 半導体集積回路素子搭載用基板および半導体装置
JP2011155199A (ja) 回路実装基板
JPH0338737B2 (ja)
US4536825A (en) Leadframe having severable fingers for aligning one or more electronic circuit device components
JPH04262590A (ja) フレキシブル配線板
JPS59201452A (ja) 高密度テ−プボンデイング用デバイス封止
JPH10256414A (ja) 半導体パッケージ
JP2000357861A (ja) 電子回路装置
JPH05226415A (ja) 半導体装置
KR19990026852U (ko) 스택 패키지
JPH09199669A (ja) プリント配線基板モジュール

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees