JPWO2008050521A1 - ３次元電子回路装置 - Google Patents

３次元電子回路装置 Download PDF

Info

Publication number
JPWO2008050521A1
JPWO2008050521A1 JP2008540900A JP2008540900A JPWO2008050521A1 JP WO2008050521 A1 JPWO2008050521 A1 JP WO2008050521A1 JP 2008540900 A JP2008540900 A JP 2008540900A JP 2008540900 A JP2008540900 A JP 2008540900A JP WO2008050521 A1 JPWO2008050521 A1 JP WO2008050521A1
Authority
JP
Japan
Prior art keywords
circuit board
circuit
board
wiring
dimensional electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008540900A
Other languages
English (en)
Other versions
JP4879276B2 (ja
Inventor
学 五閑
学 五閑
昭久 中橋
昭久 中橋
貴之 広瀬
貴之 広瀬
陽子 河西
陽子 河西
耕一 反田
耕一 反田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008540900A priority Critical patent/JP4879276B2/ja
Publication of JPWO2008050521A1 publication Critical patent/JPWO2008050521A1/ja
Application granted granted Critical
Publication of JP4879276B2 publication Critical patent/JP4879276B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

高密度・高機能実装を実現し、各構成要素の検査とリペアが容易で、電気接続性を向上できる３次元電子回路装置を提供として、第１回路基板１０１と第２回路基板１０２の基板面を対向させて並列配置し、第１回路基板１０１の外周部と第２回路基板１０２の外周部を、配線材１０３と熱硬化性の異方導電性シート１０７を有している接続部材１０ａ〜１０ｄで互いを連結し、電気接続したことを特徴とする。

Description

本発明は、高密度、高機能実装が必要なモバイル製品（例：携帯電話装置）に有用な３次元電子回路装置に関するものである。
近年、携帯電話装置に代表されるモバイル製品は、カメラ付き、ＴＶ内蔵といった高付加価値、高機能、軽薄短小化が要求されており、構成部品の小型化、実装の高密度化、回路基板の高機能化が強く求められている。その状況のなかで、高密度実装を実現するため平面に部品が配置されている２次元実装から、部品を立体的に積み重ねて実装する３次元実装が注目されている。三次元実装としては、ベアチップを積層した三次元パッケージ（例えば、スタック型ＣＳＰ）を用いたものや、半導体チップを独立単体の仮パッケージとした後にこれを複数重ね合わせて三次元化を図ったパッケージ積層三次元装置を用いたもの等が挙げられる。さらには、電子部品（半導体チップ、受動部品など）を実装した配線基板を多段化することにより、高密度・高機能実装を実現する技術もある。これらの中で、各配線基板間を電気的に接続するために、基板間をインナービアホールにて接続している例えば特許文献１に開示されている構造では、電気的配線長を最短で配線できるため高い高周波特性が求められるアプリケーションには、有用であるが、基板間を積層した状態でしか検査ができないため、完成後に不具合が判明したとしても、配線、部品が内蔵されているため不具合を解析することや、不具合を修正することができない、という問題がある。
また、電子部品の中には、例えばメモリなど供給サイクルが短い部品もあり、廃品もしくは、パッケージが変更になった場合に、回路変更規模が大きくなり、設計開発の時間等の観点からみるとデメリットがある。この中で、例えば特許文献２〜５に開示されている構造では、基板表面または内層で配線接続されている電極を基板周辺部に配置して、基板間の電気的な接続をこの周辺部の電極に例えばリードフレームのような導体、または、コネクタを介して電気的に接続されているが、これら方法では、基板端面に電極を配置することから、基板間を接続するための電極数が基板の大きさ、形状に制約されたり、電気的配線長が基板端面までの長さが必要になるため、高い高周波特性が求められるアプリケーションには不向きであるといったデメリットがある反面、基板単体で個別に検査をして、良品保証された基板を多段化できることや、不具合が発生した場合でも基板端面に電極があるため不具合の電気的な解析や、不具合箇所の修正、リペアが可能であったり、部品が廃品になった場合でも廃品の部品を含む基板のみを改版すればよく、開発効率においてもメリットが大きい。
特開平１１−２２０２６２号公報 特開平１−２２６１９２号公報 特開平４−２６２３７６号公報 特開平４−３４５０８３号公報 特開２００５−２１７３４８号公報
しかし、特許文献２〜５に開示されている端面電極の接続構造、例えばリードフレームや、コネクタ、ピンで接続する方法では、端面電極の多ピン化、狭ピッチ化、装置の小型化に問題がある。さらに、電極と電極を１本の導体で接続するような構造の場合は、基板の変形や、反りが発生した場合に、いずれかの電極が導体と接触不良を起こす可能がある。
また、コネクタで接続する構造では、コネクタを接続するためのスペースを確保するため実装面積の増大や、使用するアプリケーションに対応した電極数、寸法形状にあわせた金型が必要となり、開発費用面でのデメリットも考えると大きな効果は得られない。加えて、上記特許文献２〜４に開示された技術においてはシステム全体まで考慮するような記載はなく、各基板間を接続する部材は、単純な電気的導通を行う機能を有しているだけであり改良する余地が残されているという課題を有していた。
本発明は、前記従来の課題を解決するもので、高密度・高機能実装を実現し、各構成要素の検査とリペアが容易で、電気接続性が向上する３次元電子回路装置を提供することを目的とする。
本発明の請求項１記載の３次元電子回路装置は、第１回路基板と、基板面を前記第１回路基板の基板面に対向させて並列配置された第２回路基板と、前記第１回路基板の外周部と前記第２回路基板の外周部に連結されて前記第１，第２回路基板の外周部のみで互いを電気接続をする接続部材とを設けたことを特徴とする。
本発明の請求項２記載の３次元電子回路装置は、請求項１において、前記接続部材は、基材の面に、前記第１，第２回路基板の配列方向に沿って延設された配線材有していることを特徴とする。
本発明の請求項３記載の３次元電子回路装置は、請求項１において、前記接続部材は、基材の面に前記第１，第２回路基板の配列方向に沿って延設されるとともに前記第１，第２回路基板の配列方向と交差する方向に所定ピッチで形成された複数の配線材と、導電粒子を含む熱硬化性で前記複数の配線材の上に形成された絶縁性シートまたはペーストとを有しており、前記絶縁性シートまたはペーストを介して前記第１，第２回路基板の外周部が連結されていることを特徴とする。
本発明の請求項４記載の３次元電子回路装置は、第１回路基板と、板面を前記第１回路基板の基板面に対向させて並列配置された第２回路基板と、前記第１回路基板の外周部と前記第２回路基板の外周部に連結されて前記第１，第２回路基板の外周部のみで互いを電気接続をする接続部材と、前記第１，第２回路基板の外周部と前記接続部材の間に介在する導電性の突起を設けたことを特徴とする。
本発明の請求項５記載の３次元電子回路装置は、請求項１または請求項４において、前記接続部材に部品が実装されていることを特徴とする。
本発明の請求項６記載の３次元電子回路装置は、請求項１において、前記接続部材は、基材の一方の面に、前記第１，第２回路基板の配列方向に沿って延設された配線材を有し、前記基材の他方の面に、シールド用の導電材が配置されていることを特徴とする。
本発明の請求項７記載の３次元電子回路装置は、請求項１において、第１回路基板と第２回路基板との対向した基板面の間に、スペーサーが配置されていることを特徴とする。
本発明の請求項８記載の３次元電子回路装置は、請求項１または請求項４において、第１回路基板と第２回路基板との対向した基板面の間に、電気絶縁材を介在したことを特徴とする。
本発明によれば、高密度・高機能実装を実現し、各構成要素の検査とリペアが容易で、電気接続性を向上することができる。
本構成によって、基板に変形や反りが発生した場合でも、複数本の配線パターンのいずれかが電極と電極を電気的に接続することで、電気的な接続信頼性を向上することができる。
また、基板の端面電極数や、寸法が異なるアプリケーションに対しても、電極ピッチより微細な複数の配線パターンの基材を共通基材として標準化しておけば、端面電極数、寸法に応じて基材を切り出すことで、柔軟に対応することができる。
加えて、機能性部品、例えばノイズ対策部品などを基材上に実装すれば、基板の実装面積の削減につながり、装置の小型化や、削減できたスペース上に別の機能部品を実装することで、高機能化することができる。
さらに、基材の配線パターンに対向する面に例えばシールド電極またはシールド層を構成すれば不要輻射ノイズ対策としても有効である。
上記の各実施の形態では第１，第２回路基板１０１，１０２の外周部の間を接続する前記接続部材を異方導電性シート１０７で構成したが、熱硬化性を有する異方導電性ペーストで構成することもできる。また、導電性に異方性を有していない熱硬化性のシートまたはペーストでも構成することもでき、前記接続部材は、基材の面に前記第１，第２回路基板の配列方向に沿って延設されるとともに前記第１，第２回路基板の配列方向と交差する方向に所定ピッチで形成された複数の配線材と、導電粒子を含む熱硬化性で前記複数の配線材の上に形成された絶縁性シートまたはペーストとを有しているものを使用することができる。
本発明の実施の形態１における３次元電子回路装置の断面図と平面図 同実施の形態における組み立て工程の平面図 図２の要部の拡大断面図と平面図 組み立て完了時の要部の拡大断面図と平面図 本発明の実施の形態２における３次元電子回路装置の組み立て工程の要部の拡大断面図と平面図 同実施の形態における組み立て完了時の要部の拡大断面図と平面図 同実施の形態における別の例の組み立て完了時の要部の拡大断面図 本発明の実施の形態３における３次元電子回路装置の断面図とこれに使用する接続部材の平面図 同実施の形態の組み立て完了時の要部の拡大断面図 本発明の実施の形態４における３次元電子回路装置の要部の拡大断面図と平面図 本発明の実施の形態５における３次元電子回路装置の断面図 本発明の実施の形態６における３次元電子回路装置の断面図
以下、本発明の各実施の形態を図１〜図１２に基づいて説明する。
（実施の形態１）
図１（ａ），図１（ｂ）〜図４（ａ），図４（ｂ）は本発明の実施の形態１を示す。
図１（ａ）と図１（ｂ）は実施の形態１の３次元電子回路装置を示し、図２〜図４（ａ），図４（ｂ）は組み立て工程を示している。
図１（ａ）と図１（ｂ）に示すように、この３次元電子回路装置は、上側の第１回路基板１０１と、基板面を第１回路基板１０１の基板面に対向させて隙間１００を開けて並列配置された第２回路基板１０２と、第１回路基板１０１の外周の端面と、下側の第２回路基板１０２の外周の端面との間だけを、それぞれ板状の接続部材１０ａ，１０ｂ，１０ｃ，１０ｄで連結して構成されている。
第１，第２回路基板１０１，１０２は、半導体チップ１０５、電子部品１０６、ベアチップ１０９を実装している両面配線基板または多層配線基板である。半導体チップ１０５、電子部品１０６、ベアチップ１０９の電極は半田または導電性接着剤等の接続部材により、それぞれの対応する電極と電気的に接続されている。ここで、半導体チップ１０５は、ＩＣ 、ＬＳＩ等の半導体素子である。電子部品１０６は、抵抗、コンデンサ、インダクタ、バリスタ、ダイオード等の一般の受動部品である。また、ベアチップ１０９は、フリップチップ実装またはワイヤボンディング接続で実装することも可能である。
なお、第１，第２回路基板１０１，１０２には、一般の樹脂基板や無機基板を用いることができる。特に、ガラスエポキシ基板やアラミド基材を用いた基板やビルドアップ基板、ガラスセラミック基板、アルミナ基板等が好ましい。
第１，第２回路基板１０１，１０２の外周部の端面には、図２と図３（ａ），図３（ｂ）に示すように複数の端面電極１０８が設けられており、この端面電極１０８には、電源、電気信号用の配線パターン１１が接続されている。このような端面電極１０８は、第１回路基板１０１と第２回路基板１０２の周縁部に、無電解メッキにより銅などの金属層によって形成されるスルーホールや、無電解メッキや導電性物質の充填などにより形成されるビアの一部を基板端面ごと、機械的切断手段で切断する方法や、無電解メッキや導電性物質の印刷、エッチングなどで直接基板端部に形成する方法がある。
接続部材１０ａ，１０ｂ，１０ｃ，１０ｄは、図３（ａ）と図３（ｂ）に示すようにポリエステル、ポリイミド、アラミドなどの可撓性の樹脂フィルムの基材１２と、この基材１２の面に、前記第１，第２回路基板の配列方向（矢印Ｙ方向）に沿って延設されるとともに第１，第２回路基板の配列方向と交差する方向（矢印Ｘ方向）に所定ピッチで形成された複数の配線材１０３と、複数の配線材１０３の上に形成された熱硬化性の異方導電性シート１０７とを有している。熱硬化性の異方導電性シート１０７は、異方性導電性シートまたは異方性導電ペーストの状態で配線材１０３の上に配置されている。
図３（ａ），図３（ｂ）と図４（ａ），図４（ｂ）の接続部材１０３の配線材１０３は一端から他端の間の太さが同じ金属細線のように図示しているが、具体的には、配線材１０３は、端面電極１０８のピッチ以下、この場合、端面電極のピッチが２００ミクロンであり、配線材１０３を５０ミクロンとして、可撓性の樹脂フィルム厚み約１２５μｍの上にパターンニングして形成した片面配線基板または両面配線基板または多層配線基板が使用されている。
異方導電性シート１０７は、具体的には、フィルム状のエポキシ樹脂中に導電性粒子が分散されており、導電性粒子を挟み込む所定の導通部分だけその間隙が導電性粒子の粒形以下になることで導通状態が得られ、他は絶縁状態となる特性を有する。
したがって、基板面を対向させて並列配置された第１，第２回路基板１０１，１０２の端面に対して、コートまたはテープとして貼り付けた異方導電性シート１０７を内側にして接続部材１０ａ，１０ｂ，１０ｃ，１０ｄを圧着ツールによって第１，第２回路基板１０１，１０２の端面に向かって加圧／加熱工程を経ることにより、第１回路基板１０１と第２回路基板１０２が図４（ａ），図４（ｂ）に示すように互いに連結される。この状態では、第１回路基板１０１の端面電極１０８と、第２回路基板１０２の端面電極１０８とが、異方導電性シート１０７と配線材１０３を介して同時に電気的に接続される。
（実施の形態２）
図５（ａ），図５（ｂ）〜図７は本発明の実施の形態２を示す。
なお、実施の形態１を示す図１（ａ），図１（ｂ）〜図４（ａ），図４（ｂ）と同様の作用を成すものには同一の符号を付けて説明する。
前記実施の形態１では、接続部材１０ａ〜１０ｄの異方導電性シート１０７が、第１，第２回路基板１０１，１０２の端面電極１０８に当設して硬化することによって、連結と電気接続を実現したが、この実施の形態では、図５に示すように、端面電極１０８に導電性突起１３を設けた点だけが異なっており、その他は実施の形態１と同じである。
図５（ａ），図５（ｂ）は接続部材１０ａ〜１０ｄを第１，第２回路基板１０１，１０２に押
し付ける前の状態を示しており、第１，第２回路基板１０１，１０２の端面電極１０８に
は導電性突起１３が設けられている。導電性突起１３は、半田ボールで形成することができる。
基板面を対向させて並列配置された第１，第２回路基板１０１，１０２の端面に対して、コートまたはテープとして貼り付けた異方導電性シート１０７を内側にして接続部材１０ａ，１０ｂ，１０ｃ，１０ｄを圧着ツールによって第１，第２回路基板１０１，１０２の端面に加圧／加熱工程を経ることにより、第１回路基板１０１と第２回路基板１０２が図６（ａ），図６（ｂ）に示すように互いに連結される。この状態では、第１回路基板１０１の端面電極１０８と、第２回路基板１０２の端面電極１０８とが、導電性突起１３と異方導電性シート１０７と配線材１０３を介して同時に電気的に接続されて、電気接続の信頼性が向上する。
ここで導電性突起１３は、半田ボールであったが、半田、メッキ、バンプで形成することもできる。図７は円柱状の線状のものをカットして導電性突起１３としたものである。
その径は、５０ミクロンである。
（実施の形態３）
図８（ａ），図８（ｂ）と図９は本発明の実施の形態３を示す。
なお、実施の形態１を示す図１（ａ），図１（ｂ）〜図４（ａ），図４（ｂ）と同様の作用を成すものには同一の符号を付けて説明する。
この実施の形態３では、接続部材１０ａ〜１０ｄに電子部品１１１，１１２が実装されており、異方導電性シート１０７が電子部品１１１，１１２の実装位置を除いて図８（ｂ）に示すように形成されている。また、電子部品１１１，１１２の実装位置だけは図９に示すように配線材１０３は、配線材１０３ａ，１０３ｂに分割されており、配線材１０３ａ，１０３ｂの間に電子部品１１１，１１２が実装されている点だけが異なり、その他は実施の形態１と同じである。
詳しくは、電子部品１１１，１１２は配線材１０３ａ，１０３ｂを配線パターンで構成した場合には、この配線パターンに設けられたランドパターン１１３を形成して電子部品１１１，１１２が実装されている。この場合、側面サイズより小さい部品であればどんな電子部品でも実装することが可能であり、実施の形態１において第１，第２回路基板１０１，１０２上に実装されていた電子部品を、接続部材１０ａ〜１０ｄに実装することが可能となり、３次元電子回路装置の小型化や、高機能化が可能となる。更に具体的には、第１，第２回路基板１０１，１０２を接続する際に、接続部材１０ａ〜１０ｄに形成された配線材１０３のうちで、ノイズ除去が必要な配線に、電子部品１１１，１１２としてコンデンサを実装したり、抵抗値の調整が必要な配線に、電子部品１１１，１１２として抵抗体を実装し、この電子部品１１１，１１２が実装済みの接続部材１０ａ〜１０ｄを、基板面を対向させて並列配置された第１，第２回路基板１０１，１０２の端面に対して、コートまたはテープとして貼り付けた異方導電性シート１０７を内側にして接続部材１０ａ，１０ｂ，１０ｃ，１０ｄを圧着ツールによって第１，第２回路基板１０１，１０２の端面に加圧／加熱工程を経ることにより、第１回路基板１０１と第２回路基板１０２が互いに連結されるとともに、コンデンサ結合、または調整された抵抗体を介して電気接続が完了する。
（実施の形態４）
図１０（ａ），図１０（ｂ）は、本発明の実施の形態４を示す。
なお、実施の形態１を示す図１（ａ），図１（ｂ）〜図４（ａ），図４（ｂ）と同様の作用を成すものには同一の符号を付けて説明する。
この実施の形態４では、接続部材１０ａ〜１０ｄの基材１２の、配線材１０３が設けられた一方の面とは反対側の他方の面に、シールド用の導電材１１４が配置されている点だけが異なり、その他は実施の形態１と同じである。
このように構成したため、導電材１１４によって電磁的シールド効果を得ることができる。導電材１１４は接続部材１０ａ〜１０ｄの側面全体に設けられていても、部分的に側面をつなげるように設けてもよい。
導電材１１４は具体的には、アルミの蒸着膜で作製されており、配線パターン１１のグランド（接地）パターンと接続されている。
この構成により、第２回路基板１０２上の電子部品やベアチップ１０９からの不要輻射の低減や、外来ノイズによる回路の誤動作を防止できる。
（実施の形態５）
図１１は、本発明の実施の形態５を示す。
なお、実施の形態１を示す図１（ａ），図１（ｂ）〜図４（ａ），図４（ｂ）と同様の作用を成すものには同一の符号を付けて説明する。
この実施の形態５では、第１回路基板１０１と第２回路基板１０２との対向した基板面の間に、スペーサー１１５が配置されている点だけが異なり、その他は実施の形態１と同じである。
スペーサ１１５は、絶縁性樹脂や、導電性金属から構成され、特に、第１回路基板１０１と第２回路基板１０２上にスペーサ１１５用のパッド１１６を設けておき、このパッド１１６に半田、導電性接着剤、導電性ペーストを使用してスペーサ１１５を接続すれば、機械的強度の向上に加えて、スペーサ１１５に電源用または、信号用の配線としても使用することもできる。スペーサー１１５は、例えば円柱状であり、回路基板１０２上に部品とともに実装される。その後、部品実装された第１回路基板１０１と接合され、最終的には、接続部材１０ａ〜１０ｄと接合されて３次元電子回路装置が完成する。
（実施の形態６）
図１２は、本発明の実施の形態６を示す。
なお、実施の形態１を示す図１（ａ），図１（ｂ）〜図４（ａ），図４（ｂ）と同様の作用を成すものには同一の符号を付けて説明する。
この実施の形態６では、第１回路基板１０１と第２回路基板１０２との空間部を電気絶縁材１１７で埋めた構造となっている。電気絶縁材１１７は、無機フィラーと熱硬化性樹脂を含む化合物によって構成され、機械的強度が向上する。
電気絶縁体１１７として好適な樹脂としては、例えば、フェノール樹脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂、不飽和ポリエステル樹脂、フタル酸ジアリル樹脂、ポリイミド樹脂、シリコーン樹脂、ポリウレタン樹脂等を挙げることができる。
具体的な組み立て工程は、電気絶縁体１１７を中央に挟んで、部品実装された前記第１，第２回路基板１０１，１０２と重ねて、温度をかけて中央に挟まれている電気絶縁体１１７を柔軟にした状態で合わせる。その後、第１，第２回路基板１０１，１０２の端面に対して、コートまたはテープとして貼り付けた異方導電性シート１０７を内側にして接続部材１０ａ，１０ｂ，１０ｃ，１０ｄを圧着ツールによって第１，第２回路基板１０１，１０２の端面に向かって加圧／加熱工程を経ることにより、第１回路基板１０１と第２回路基板１０２が互いに連結されて３次元電子回路装置が完成する。
なお、電気絶縁体１１７は、第１，第２回路基板１０１，１０２間の全面になくともよい、半導体チップなど発熱体が実装されている場合は、その部分を除外してもうけておくと、熱がこもらなくてよい。
なお、実施の形態２は、実施の形態３〜実施の形態６の単数または複数の組み合わせでも同様に実施できる。
なお、実施の形態３は、実施の形態２，実施の形態４〜実施の形態６の単数または複数の組み合わせでも同様に実施できる。
なお、実施の形態４は、実施の形態２，実施の形態３，実施の形態５，実施の形態６の単数または複数の組み合わせでも同様に実施できる。
なお、実施の形態５は、実施の形態２〜実施の形態４，実施の形態６の単数または複数の組み合わせでも同様に実施できる。
なお、実施の形態６は、実施の形態２〜実施の形態５の単数または複数の組み合わせでも同様に実施できる。
本発明の３次元電子回路装置は、高密度・高機能実装を実現し、各構成要素の検査とリペアが容易で、電気接続性を向上でき、高機能、多機能化、小型化が要求される各種のモバイル機器の用途に適用できる。
【書類名】明細書
【発明の名称】３次元電子回路装置
【技術分野】
【０００１】
本発明は、高密度、高機能実装が必要なモバイル製品（例：携帯電話装置）に有用な３次元電子回路装置に関するものである。
【背景技術】
【０００２】
近年、携帯電話装置に代表されるモバイル製品は、カメラ付き、ＴＶ内蔵といった高付加価値、高機能、軽薄短小化が要求されており、構成部品の小型化、実装の高密度化、回路基板の高機能化が強く求められている。その状況のなかで、高密度実装を実現するため平面に部品が配置されている２次元実装から、部品を立体的に積み重ねて実装する３次元実装が注目されている。三次元実装としては、ベアチップを積層した三次元パッケージ（例えば、スタック型ＣＳＰ）を用いたものや、半導体チップを独立単体の仮パッケージとした後にこれを複数重ね合わせて三次元化を図ったパッケージ積層三次元装置を用いたもの等が挙げられる。さらには、電子部品（半導体チップ、受動部品など）を実装した配線基板を多段化することにより、高密度・高機能実装を実現する技術もある。これらの中で、各配線基板間を電気的に接続するために、基板間をインナービアホールにて接続している例えば特許文献１に開示されている構造では、電気的配線長を最短で配線できるため高い高周波特性が求められるアプリケーションには、有用であるが、基板間を積層した状態でしか検査ができないため、完成後に不具合が判明したとしても、配線、部品が内蔵されているため不具合を解析することや、不具合を修正することができない、という問題がある。
【０００３】
また、電子部品の中には、例えばメモリなど供給サイクルが短い部品もあり、廃品もしくは、パッケージが変更になった場合に、回路変更規模が大きくなり、設計開発の時間等の観点からみるとデメリットがある。この中で、例えば特許文献２〜５に開示されている構造では、基板表面または内層で配線接続されている電極を基板周辺部に配置して、基板間の電気的な接続をこの周辺部の電極に例えばリードフレームのような導体、または、コネクタを介して電気的に接続されているが、これら方法では、基板端面に電極を配置することから、基板間を接続するための電極数が基板の大きさ、形状に制約されたり、電気的配線長が基板端面までの長さが必要になるため、高い高周波特性が求められるアプリケーションには不向きであるといったデメリットがある反面、基板単体で個別に検査をして、良品保証された基板を多段化できることや、不具合が発生した場合でも基板端面に電極があるため不具合の電気的な解析や、不具合箇所の修正、リペアが可能であったり、部品が廃品になった場合でも廃品の部品を含む基板のみを改版すればよく、開発効率においてもメリットが大きい。
【特許文献】
【０００４】
【特許文献１】特開平１１−２２０２６２号公報
【特許文献２】特開平１−２２６１９２号公報
【特許文献３】特開平４−２６２３７６号公報
【特許文献４】特開平４−３４５０８３号公報
【特許文献５】特開２００５−２１７３４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献２〜５に開示されている端面電極の接続構造、例えばリードフレームや、コネクタ、ピンで接続する方法では、端面電極の多ピン化、狭ピッチ化、装置の小型化に問題がある。さらに、電極と電極を１本の導体で接続するような構造の場合は、基板の変形や、反りが発生した場合に、いずれかの電極が導体と接触不良を起こす可能性がある。
【０００６】
また、コネクタで接続する構造では、コネクタを接続するためのスペースを確保するため実装面積の増大や、使用するアプリケーションに対応した電極数、寸法形状にあわせた金型が必要となり、開発費用面でのデメリットも考えると大きな効果は得られない。加えて、上記特許文献２〜４に開示された技術においてはシステム全体まで考慮するような記載はなく、各基板間を接続する部材は、単純な電気的導通を行う機能を有しているだけであり改良する余地が残されているという課題を有していた。
【０００７】
本発明は、前記従来の課題を解決するもので、高密度・高機能実装を実現し、各構成要素の検査とリペアが容易で、電気接続性が向上する３次元電子回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１記載の３次元電子回路装置は、第１回路基板と、基板面を前記第１回路基板の基板面に対向させて並列配置された第２回路基板と、前記第１回路基板の外周部と前記第２回路基板の外周部に連結されて前記第１，第２回路基板の外周部のみで互いを電気接続をする接続部材とを設けたことを特徴とする。
【０００９】
本発明の請求項２記載の３次元電子回路装置は、請求項１において、前記接続部材は、基材の面に、前記第１，第２回路基板の配列方向に沿って延設された配線材有していることを特徴とする。
【００１０】
本発明の請求項３記載の３次元電子回路装置は、請求項１において、前記接続部材は、基材の面に、前記第１，第２回路基板の配列方向に沿って延設されるとともに前記第１，第２回路基板の配列方向と交差する方向に所定ピッチで形成された複数の配線材と、導電粒子を含む熱硬化性で前記複数の配線材の上に形成された絶縁性シートまたはペーストとを有しており、前記絶縁性シートまたはペーストを介して前記第１，第２回路基板の外周部が連結されていることを特徴とする。
【００１１】
本発明の請求項４記載の３次元電子回路装置は、第１回路基板と、板面を前記第１回路基板の基板面に対向させて並列配置された第２回路基板と、前記第１回路基板の外周部と前記第２回路基板の外周部に連結されて前記第１，第２回路基板の外周部のみで互いを電気接続をする接続部材と、前記第１，第２回路基板の外周部と前記接続部材の間に介在する導電性の突起を設けたことを特徴とする。
【００１２】
本発明の請求項５記載の３次元電子回路装置は、請求項１または請求項４において、前記接続部材に部品が実装されていることを特徴とする。
本発明の請求項６記載の３次元電子回路装置は、請求項１において、前記接続部材は、基材の一方の面に、前記第１，第２回路基板の配列方向に沿って延設された配線材を有し、前記基材の他方の面に、シールド用の導電材が配置されていることを特徴とする。
【００１３】
本発明の請求項７記載の３次元電子回路装置は、請求項１において、第１回路基板と第２回路基板との対向した基板面の間に、スペーサーが配置されていることを特徴とする。
本発明の請求項８記載の３次元電子回路装置は、請求項１または請求項４において、第１回路基板と第２回路基板との対向した基板面の間に、電気絶縁材を介在したことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、高密度・高機能実装を実現し、各構成要素の検査とリペアが容易で、電気接続性を向上することができる。
本構成によって、基板に変形や反りが発生した場合でも、複数本の配線パターンのいずれかが電極と電極を電気的に接続することで、電気的な接続信頼性を向上することができる。
【００１５】
また、基板の端面電極数や、寸法が異なるアプリケーションに対しても、電極ピッチより微細な複数の配線パターンの基材を共通基材として標準化しておけば、端面電極数、寸法に応じて基材を切り出すことで、柔軟に対応することができる。
【００１６】
加えて、機能性部品、例えばノイズ対策部品などを基材上に実装すれば、基板の実装面積の削減につながり、装置の小型化や、削減できたスペース上に別の機能部品を実装することで、高機能化することができる。
【００１７】
さらに、基材の配線パターンに対向する面に例えばシールド電極またはシールド層を構成すれば不要輻射ノイズ対策としても有効である。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の各実施の形態を図１〜図１２に基づいて説明する。
（実施の形態１）
図１（ａ），図１（ｂ）〜図４（ａ），図４（ｂ）は本発明の実施の形態１を示す。
【００１９】
図１（ａ）と図１（ｂ）は実施の形態１の３次元電子回路装置を示し、図２〜図４（ａ），図４（ｂ）は組み立て工程を示している。
図１（ａ）と図１（ｂ）に示すように、この３次元電子回路装置は、上側の第１回路基板１０１と、基板面を第１回路基板１０１の基板面に対向させて隙間１００を開けて並列配置された第２回路基板１０２と、第１回路基板１０１の外周の端面と、下側の第２回路基板１０２の外周の端面との間だけを、それぞれ板状の接続部材１０ａ，１０ｂ，１０ｃ，１０ｄで連結して構成されている。
【００２０】
第１，第２回路基板１０１，１０２は、半導体チップ１０５、電子部品１０６、ベアチップ１０９を実装している両面配線基板または多層配線基板である。半導体チップ１０５、電子部品１０６、ベアチップ１０９の電極は半田または導電性接着剤等の接続部材により、それぞれの対応する電極と電気的に接続されている。ここで、半導体チップ１０５は、ＩＣ 、ＬＳＩ等の半導体素子である。電子部品１０６は、抵抗、コンデンサ、インダクタ、バリスタ、ダイオード等の一般の受動部品である。また、ベアチップ１０９は、フリップチップ実装またはワイヤボンディング接続で実装することも可能である。
【００２１】
なお、第１，第２回路基板１０１，１０２には、一般の樹脂基板や無機基板を用いることができる。特に、ガラスエポキシ基板やアラミド基材を用いた基板やビルドアップ基板、ガラスセラミック基板、アルミナ基板等が好ましい。
【００２２】
第１，第２回路基板１０１，１０２の外周部の端面には、図２と図３（ａ），図３（ｂ）に示すように複数の端面電極１０８が設けられており、この端面電極１０８には、電源、電気信号用の配線パターン１１が接続されている。このような端面電極１０８は、第１回路基板１０１と第２回路基板１０２の周縁部に、無電解メッキにより銅などの金属層によって形成されるスルーホールや、無電解メッキや導電性物質の充填などにより形成されるビアの一部を基板端面ごと、機械的切断手段で切断する方法や、無電解メッキや導電性物質の印刷、エッチングなどで直接基板端部に形成する方法がある。
【００２３】
接続部材１０ａ，１０ｂ，１０ｃ，１０ｄは、図３（ａ）と図３（ｂ）に示すようにポリエステル、ポリイミド、アラミドなどの可撓性の樹脂フィルムの基材１２と、この基材１２の面に、前記第１，第２回路基板の配列方向（矢印Ｙ方向）に沿って延設されるとともに第１，第２回路基板の配列方向と交差する方向（矢印Ｘ方向）に所定ピッチで形成された複数の配線材１０３と、複数の配線材１０３の上に形成された熱硬化性の異方導電性シート１０７とを有している。熱硬化性の異方導電性シート１０７は、異方性導電性シートまたは異方性導電ペーストの状態で配線材１０３の上に配置されている。
【００２４】
図３（ａ），図３（ｂ）と図４（ａ），図４（ｂ）の接続部材１０３の配線材１０３は一端から他端の間の太さが同じ金属細線のように図示しているが、具体的には、配線材１０３は、端面電極１０８のピッチ以下、この場合、端面電極のピッチが２００ミクロンであり、配線材１０３を５０ミクロンとして、可撓性の樹脂フィルム厚み約１２５μｍの上にパターンニングして形成した片面配線基板または両面配線基板または多層配線基板が使用されている。
【００２５】
異方導電性シート１０７は、具体的には、フィルム状のエポキシ樹脂中に導電性粒子が分散されており、導電性粒子を挟み込む所定の導通部分だけその間隙が導電性粒子の粒形以下になることで導通状態が得られ、他は絶縁状態となる特性を有する。
【００２６】
したがって、基板面を対向させて並列配置された第１，第２回路基板１０１，１０２の端面に対して、コートまたはテープとして貼り付けた異方導電性シート１０７を内側にして接続部材１０ａ，１０ｂ，１０ｃ，１０ｄを圧着ツールによって第１，第２回路基板１０１，１０２の端面に向かって加圧／加熱工程を経ることにより、第１回路基板１０１と第２回路基板１０２が図４（ａ），図４（ｂ）に示すように互いに連結される。この状態では、第１回路基板１０１の端面電極１０８と、第２回路基板１０２の端面電極１０８とが、異方導電性シート１０７と配線材１０３を介して同時に電気的に接続される。
【００２７】
（実施の形態２）
図５（ａ），図５（ｂ）〜図７は本発明の実施の形態２を示す。
なお、実施の形態１を示す図１（ａ），図１（ｂ）〜図４（ａ），図４（ｂ）と同様の作用を成すものには同一の符号を付けて説明する。
【００２８】
前記実施の形態１では、接続部材１０ａ〜１０ｄの異方導電性シート１０７が、第１，第２回路基板１０１，１０２の端面電極１０８に当設して硬化することによって、連結と電気接続を実現したが、この実施の形態では、図５に示すように、端面電極１０８に導電性突起１３を設けた点だけが異なっており、その他は実施の形態１と同じである。
【００２９】
図５（ａ），図５（ｂ）は接続部材１０ａ〜１０ｄを第１，第２回路基板１０１，１０２に押し付ける前の状態を示しており、第１，第２回路基板１０１，１０２の端面電極１０８には導電性突起１３が設けられている。導電性突起１３は、半田ボールで形成することができる。
【００３０】
基板面を対向させて並列配置された第１，第２回路基板１０１，１０２の端面に対して、コートまたはテープとして貼り付けた異方導電性シート１０７を内側にして接続部材１０ａ，１０ｂ，１０ｃ，１０ｄを圧着ツールによって第１，第２回路基板１０１，１０２の端面に加圧／加熱工程を経ることにより、第１回路基板１０１と第２回路基板１０２が図６（ａ），図６（ｂ）に示すように互いに連結される。この状態では、第１回路基板１０１の端面電極１０８と、第２回路基板１０２の端面電極１０８とが、導電性突起１３と異方導電性シート１０７と配線材１０３を介して同時に電気的に接続されて、電気接続の信頼性が向上する。
【００３１】
ここで導電性突起１３は、半田ボールであったが、半田、メッキ、バンプで形成することもできる。図７は円柱状の線状のものをカットして導電性突起１３としたものである。
その径は、５０ミクロンである。
【００３２】
（実施の形態３）
図８（ａ），図８（ｂ）と図９は本発明の実施の形態３を示す。
なお、実施の形態１を示す図１（ａ），図１（ｂ）〜図４（ａ），図４（ｂ）と同様の作用を成すものには同一の符号を付けて説明する。
【００３３】
この実施の形態３では、接続部材１０ａ〜１０ｄに電子部品１１１，１１２が実装されており、異方導電性シート１０７が電子部品１１１，１１２の実装位置を除いて図８（ｂ）に示すように形成されている。また、電子部品１１１，１１２の実装位置だけは図９に示すように配線材１０３は、配線材１０３ａ，１０３ｂに分割されており、配線材１０３ａ，１０３ｂの間に電子部品１１１，１１２が実装されている点だけが異なり、その他は実施の形態１と同じである。
【００３４】
詳しくは、電子部品１１１，１１２は配線材１０３ａ，１０３ｂを配線パターンで構成した場合には、この配線パターンに設けられたランドパターン１１３を形成して電子部品１１１，１１２が実装されている。この場合、側面サイズより小さい部品であればどんな電子部品でも実装することが可能であり、実施の形態１において第１，第２回路基板１０１，１０２上に実装されていた電子部品を、接続部材１０ａ〜１０ｄに実装することが可能となり、３次元電子回路装置の小型化や、高機能化が可能となる。更に具体的には、第１，第２回路基板１０１，１０２を接続する際に、接続部材１０ａ〜１０ｄに形成された配線材１０３のうちで、ノイズ除去が必要な配線に、電子部品１１１，１１２としてコンデンサを実装したり、抵抗値の調整が必要な配線に、電子部品１１１，１１２として抵抗体を実装し、この電子部品１１１，１１２が実装済みの接続部材１０ａ〜１０ｄを、基板面を対向させて並列配置された第１，第２回路基板１０１，１０２の端面に対して、コートまたはテープとして貼り付けた異方導電性シート１０７を内側にして接続部材１０ａ，１０ｂ，１０ｃ，１０ｄを圧着ツールによって第１，第２回路基板１０１，１０２の端面に加圧／加熱工程を経ることにより、第１回路基板１０１と第２回路基板１０２が互いに連結されるとともに、コンデンサ結合、または調整された抵抗体を介して電気接続が完了する。
【００３５】
（実施の形態４）
図１０（ａ），図１０（ｂ）は、本発明の実施の形態４を示す。
なお、実施の形態１を示す図１（ａ），図１（ｂ）〜図４（ａ），図４（ｂ）と同様の作用を成すものには同一の符号を付けて説明する。
【００３６】
この実施の形態４では、接続部材１０ａ〜１０ｄの基材１２の、配線材１０３が設けられた一方の面とは反対側の他方の面に、シールド用の導電材１１４が配置されている点だけが異なり、その他は実施の形態１と同じである。
【００３７】
このように構成したため、導電材１１４によって電磁的シールド効果を得ることができる。導電材１１４は接続部材１０ａ〜１０ｄの側面全体に設けられていても、部分的に側面をつなげるように設けてもよい。
【００３８】
導電材１１４は具体的には、アルミの蒸着膜で作製されており、配線パターン１１のグランド（接地）パターンと接続されている。
この構成により、第２回路基板１０２上の電子部品やベアチップ１０９からの不要輻射の低減や、外来ノイズによる回路の誤動作を防止できる。
【００３９】
（実施の形態５）
図１１は、本発明の実施の形態５を示す。
なお、実施の形態１を示す図１（ａ），図１（ｂ）〜図４（ａ），図４（ｂ）と同様の作用を成すものには同一の符号を付けて説明する。
【００４０】
この実施の形態５では、第１回路基板１０１と第２回路基板１０２との対向した基板面の間に、スペーサー１１５が配置されている点だけが異なり、その他は実施の形態１と同じである。
【００４１】
スペーサー１１５は、絶縁性樹脂や、導電性金属から構成され、特に、第１回路基板１０１と第２回路基板１０２上にスペーサー１１５用のパッド１１６を設けておき、このパッド１１６に半田、導電性接着剤、導電性ペーストを使用してスペーサー１１５を接続すれば、機械的強度の向上に加えて、スペーサー１１５に電源用または、信号用の配線としても使用することもできる。スペーサー１１５は、例えば円柱状であり、回路基板１０２上に部品とともに実装される。その後、部品実装された第１回路基板１０１と接合され、最終的には、接続部材１０ａ〜１０ｄと接合されて３次元電子回路装置が完成する。
【００４２】
（実施の形態６）
図１２は、本発明の実施の形態６を示す。
なお、実施の形態１を示す図１（ａ），図１（ｂ）〜図４（ａ），図４（ｂ）と同様の作用を成すものには同一の符号を付けて説明する。
【００４３】
この実施の形態６では、第１回路基板１０１と第２回路基板１０２との空間部を電気絶縁材１１７で埋めた構造となっている。電気絶縁材１１７は、無機フィラーと熱硬化性樹脂を含む化合物によって構成され、機械的強度が向上する。
【００４４】
電気絶縁体１１７として好適な樹脂としては、例えば、フェノール樹脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂、不飽和ポリエステル樹脂、フタル酸ジアリル樹脂、ポリイミド樹脂、シリコーン樹脂、ポリウレタン樹脂等を挙げることができる。
【００４５】
具体的な組み立て工程は、電気絶縁体１１７を中央に挟んで、部品実装された前記第１，第２回路基板１０１，１０２と重ねて、温度をかけて中央に挟まれている電気絶縁体１１７を柔軟にした状態で合わせる。その後、第１，第２回路基板１０１，１０２の端面に対して、コートまたはテープとして貼り付けた異方導電性シート１０７を内側にして接続部材１０ａ，１０ｂ，１０ｃ，１０ｄを圧着ツールによって第１，第２回路基板１０１，１０２の端面に向かって加圧／加熱工程を経ることにより、第１回路基板１０１と第２回路基板１０２が互いに連結されて３次元電子回路装置が完成する。
【００４６】
なお、電気絶縁体１１７は、第１，第２回路基板１０１，１０２間の全面になくともよい、半導体チップなど発熱体が実装されている場合は、その部分を除外して設けておくと、熱がこもらなくてよい。
【００４７】
なお、実施の形態２は、実施の形態３〜実施の形態６の単数または複数の組み合わせでも同様に実施できる。
なお、実施の形態３は、実施の形態２，実施の形態４〜実施の形態６の単数または複数の組み合わせでも同様に実施できる。
【００４８】
なお、実施の形態４は、実施の形態２，実施の形態３，実施の形態５，実施の形態６の単数または複数の組み合わせでも同様に実施できる。
なお、実施の形態５は、実施の形態２〜実施の形態４，実施の形態６の単数または複数の組み合わせでも同様に実施できる。
【００４９】
なお、実施の形態６は、実施の形態２〜実施の形態５の単数または複数の組み合わせでも同様に実施できる。
上記の各実施の形態では第１，第２回路基板１０１，１０２の外周部の間を接続する前記接続部材を異方導電性シート１０７で構成したが、熱硬化性を有する異方導電性ペーストで構成することもできる。また、導電性に異方性を有していない熱硬化性のシートまたはペーストでも構成することもでき、前記接続部材は、基材の面に前記第１，第２回路基板の配列方向に沿って延設されるとともに前記第１，第２回路基板の配列方向と交差する方向に所定ピッチで形成された複数の配線材と、導電粒子を含む熱硬化性で前記複数の配線材の上に形成された絶縁性シートまたはペーストとを有しているものを使用することができる。
【産業上の利用可能性】
【００５０】
本発明の３次元電子回路装置は、高密度・高機能実装を実現し、各構成要素の検査とリペアが容易で、電気接続性を向上でき、高機能、多機能化、小型化が要求される各種のモバイル機器の用途に適用できる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態１における３次元電子回路装置の断面図と平面図
【図２】同実施の形態における組み立て工程の平面図
【図３】図２の要部の拡大断面図と平面図
【図４】組み立て完了時の要部の拡大断面図と平面図
【図５】本発明の実施の形態２における３次元電子回路装置の組み立て工程の要部の拡大断面図と平面図
【図６】同実施の形態における組み立て完了時の要部の拡大断面図と平面図
【図７】同実施の形態における別の例の組み立て完了時の要部の拡大断面図
【図８】本発明の実施の形態３における３次元電子回路装置の断面図とこれに使用する接続部材の平面図
【図９】同実施の形態の組み立て完了時の要部の拡大断面図
【図１０】本発明の実施の形態４における３次元電子回路装置の要部の拡大断面図と平面図
【図１１】本発明の実施の形態５における３次元電子回路装置の断面図
【図１２】本発明の実施の形態６における３次元電子回路装置の断面図
【符号の説明】
【００５２】
１０ａ 接続部材
１０ｂ 接続部材
１０ｃ 接続部材
１０ｄ 接続部材
１１ 配線パターン
１２ 樹脂フィルムの基材
１３ 導電性突起
１００ 隙間
１０１ 第１回路基板
１０２ 第２回路基板
Ｘ 第１，第２回路基板の配列方向と交差する方向
Ｙ 第１，第２回路基板の配列方向
１０３ 配線材
１０３ａ 配線材
１０３ｂ 配線材
１０５ 半導体チップ
１０６ 電子部品
１０７ 異方導電性シート
１０８ 端面電極
１０９ ベアチップ
１１１ 電子部品
１１２ 電子部品
１１３ ランドパターン
１１４ 導電材
１１５ スペーサー
１１６ パッド
１１７ 電気絶縁材

Claims (8)

  1. 第１回路基板と、
    基板面を前記第１回路基板の基板面に対向させて並列配置された第２回路基板と、
    前記第１回路基板の外周部と前記第２回路基板の外周部に連結されて前記第１，第２回路基板の外周部のみで互いを電気接続をする接続部材と
    を設けた３次元電子回路装置。
  2. 前記接続部材は、
    基材の面に、前記第１，第２回路基板の配列方向に沿って延設された配線材を有している請求項１に記載の３次元電子回路装置。
  3. 前記接続部材は、
    基材の面に前記第１，第２回路基板の配列方向に沿って延設されるとともに前記第１，第２回路基板の配列方向と交差する方向に所定ピッチで形成された複数の配線材と、
    導電粒子を含む熱硬化性で前記複数の配線材の上に形成された絶縁性シートまたはペーストと
    を有しており、前記絶縁性シートまたはペーストを介して前記第１，第２回路基板の外周部が連結されている
    請求項１に記載の３次元電子回路装置。
  4. 第１回路基板と、
    基板面を前記第１回路基板の基板面に対向させて並列配置された第２回路基板と、
    前記第１回路基板の外周部と前記第２回路基板の外周部に連結されて前記第１，第２回路基板の外周部のみで互いを電気接続をする接続部材と、
    前記第１，第２回路基板の外周部と前記接続部材の間に介在する導電性の突起を設けた３次元電子回路装置。
  5. 前記接続部材に部品が実装されている請求項１または請求項４記載の３次元電子回路装置。
  6. 前記接続部材は、
    基材の一方の面に、前記第１，第２回路基板の配列方向に沿って延設された配線材を有し、
    前記基材の他方の面に、シールド用の導電材が配置されていることを特徴とする
    請求項１に記載の３次元電子回路装置。
  7. 第１回路基板と第２回路基板との対向した基板面の間に、スペーサーが配置されていることを特徴とする請求項１記載の３次元電子回路装置。
  8. 第１回路基板と第２回路基板との対向した基板面の間に、電気絶縁材を介在したことを特徴とする請求項１または請求項４記載の３次元電子回路装置。
JP2008540900A 2006-10-24 2007-08-10 ３次元電子回路装置 Expired - Fee Related JP4879276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008540900A JP4879276B2 (ja) 2006-10-24 2007-08-10 ３次元電子回路装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006288159 2006-10-24
JP2006288159 2006-10-24
JP2008540900A JP4879276B2 (ja) 2006-10-24 2007-08-10 ３次元電子回路装置
PCT/JP2007/065687 WO2008050521A1 (fr) 2006-10-24 2007-08-10 Dispositif de circuit électronique tridimensionnel

Publications (2)

Publication Number Publication Date
JPWO2008050521A1 true JPWO2008050521A1 (ja) 2010-02-25
JP4879276B2 JP4879276B2 (ja) 2012-02-22

Family

ID=39324332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008540900A Expired - Fee Related JP4879276B2 (ja) 2006-10-24 2007-08-10 ３次元電子回路装置

Country Status (4)

Country Link
US (1) US8093505B2 (ja)
JP (1) JP4879276B2 (ja)
CN (1) CN101502189B (ja)
WO (1) WO2008050521A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4954778B2 (ja) * 2007-04-18 2012-06-20 パナソニック株式会社 三次元電子回路装置および連結部材
DE102009048838B3 (de) * 2009-10-09 2011-01-20 Eads Deutschland Gmbh Hermetisches dichtes Hochfrequenz-Frontend
GB2484742B (en) 2010-10-22 2013-06-12 Murata Power Solutions Milton Keynes Ltd Electronic component for surface mounting
CN107210268B (zh) * 2015-01-27 2018-11-23 株式会社村田制作所 高频模块
JPWO2017110079A1 (ja) * 2015-12-22 2018-10-18 パナソニックＩｐマネジメント株式会社 抵抗器
TWI664881B (zh) * 2017-01-13 2019-07-01 日商村田製作所股份有限公司 零件模組
KR20190119819A (ko) * 2018-04-13 2019-10-23 삼성전자주식회사 차폐 공간을 형성하는 커넥터 및 이를 구비하는 전자 장치
CN109949708A (zh) * 2018-08-22 2019-06-28 京东方科技集团股份有限公司 显示面板以及制备显示面板的方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
US4726382A (en) * 1986-09-17 1988-02-23 The Boc Group, Inc. Inflatable finger cuff
JP2642548B2 (ja) * 1991-09-26 1997-08-20 株式会社東芝 半導体装置およびその製造方法
JP3113089B2 (ja) * 1992-09-14 2000-11-27 株式会社東芝 配線基板
JP3127774B2 (ja) * 1995-03-31 2001-01-29 セイコーエプソン株式会社 シールド材および液晶表示装置
JPH0922021A (ja) * 1995-03-31 1997-01-21 Seiko Epson Corp 液晶表示装置
JP3783265B2 (ja) * 1996-02-26 2006-06-07 松下電工株式会社 回路基板装置
EP1039788B1 (en) * 1999-03-26 2006-04-19 Seiko Epson Corporation Flexible printed wiring board, electro-optical device, and electronic equipment
JP3808665B2 (ja) * 1999-07-01 2006-08-16 住友電装株式会社 電気接続箱
US6449836B1 (en) * 1999-07-30 2002-09-17 Denso Corporation Method for interconnecting printed circuit boards and interconnection structure
JP3622665B2 (ja) * 1999-12-10 2005-02-23 セイコーエプソン株式会社 接続構造、電気光学装置および電子機器
US6896526B2 (en) * 1999-12-20 2005-05-24 Synqor, Inc. Flanged terminal pins for DC/DC converters
JP2001326441A (ja) 2000-05-17 2001-11-22 Sony Corp 複合配線板及びその製造方法
JP3598994B2 (ja) * 2000-07-10 2004-12-08 セイコーエプソン株式会社 電気光学装置の製造方法
US6527162B2 (en) * 2000-08-04 2003-03-04 Denso Corporation Connecting method and connecting structure of printed circuit boards
JP3445583B2 (ja) * 2001-06-29 2003-09-08 株式会社東芝 フレキシブルプリント回路基板用コネクタ、これを備えたヘッドアクチュエータ、およびディスク装置
EP1489657A4 (en) * 2002-02-06 2011-06-29 Ibiden Co Ltd SEMICONDUCTOR CHIP MOUNTING PLATE, METHOD FOR THE PRODUCTION THEREOF AND SEMICONDUCTOR MODULE
KR100559937B1 (ko) * 2003-01-08 2006-03-13 엘에스전선 주식회사 미세회로의 접속방법 및 그에 의한 접속 구조체
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
KR100510556B1 (ko) * 2003-11-11 2005-08-26 삼성전자주식회사 초박형 반도체 패키지 및 그 제조방법
JP4270095B2 (ja) * 2004-01-14 2009-05-27 株式会社デンソー 電子装置
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP4576223B2 (ja) * 2004-04-26 2010-11-04 株式会社日立製作所 プラズマディスプレイ装置
US7788801B2 (en) * 2005-07-27 2010-09-07 International Business Machines Corporation Method for manufacturing a tamper-proof cap for an electronic module
US20070069396A1 (en) * 2005-09-29 2007-03-29 Samsung Electronics Co., Ltd. Semiconductor package, method of manufacturing the same, stacked semiconductor package including the same and method of manufacturing the stacked semiconductor package
US20080029298A1 (en) * 2006-08-07 2008-02-07 Roger Allen Booth Method and Structures for Implementing EMI Shielding for Rigid Cards and Flexible Circuits

Also Published As

Publication number Publication date
JP4879276B2 (ja) 2012-02-22
US8093505B2 (en) 2012-01-10
CN101502189B (zh) 2011-08-10
US20100230147A1 (en) 2010-09-16
WO2008050521A1 (fr) 2008-05-02
CN101502189A (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
JP4879276B2 (ja) ３次元電子回路装置
US7889509B2 (en) Ceramic capacitor
JP4760930B2 (ja) Ｉｃ搭載基板、多層プリント配線板、及び製造方法
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
US20100014265A1 (en) Flex-rigid wiring board and electronic device
TWI469700B (zh) 具有內埋元件的電路板及其製作方法
JP2008226945A (ja) 半導体装置およびその製造方法
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JP2009141169A (ja) 半導体装置
US20150000959A1 (en) Multilayer printed circuit board having anisotropy condictive film and method for manufacturing same
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
JP2010212375A (ja) Ｉｃ搭載基板、プリント配線板、及び製造方法
JP2004296562A (ja) 電子部品内蔵基板及びその製造方法
WO2013061500A1 (ja) フレキシブル配線基板およびその製造方法
TWI763530B (zh) 探針卡測試裝置
JP3897278B2 (ja) フレキシブル配線基板の製造方法
JP2009038362A (ja) 立体プリント配線板とその製造方法
JP4407609B2 (ja) 電子回路装置
KR100867954B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP5098313B2 (ja) 配線基板
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4904768B2 (ja) 半導体パッケージ
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP4954778B2 (ja) 三次元電子回路装置および連結部材

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees