KR100447323B1 - 반도체 소자의 물리기상 증착 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 물리기상 증착 방법에 관한 것으로, 비아홀이나 트렌치의 측벽이나 하부 모서리에 스퍼터링된 원자가 직접 도달될 수 있도록 반도체 기판을 소정의 각도로 기울게 배치한 상태에서 회전시키면서 이온화된 물리기상 증착법(ionized PVD)으로 반도체 기판에 막을 증착함으로써 스퍼터링된 원자를 균일하게 증착시켜 스텝 커버리지 특성을 향상시킴과 동시에 오버행이 발생되는 것을 억제하여 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 물리기상 증착 방법이 개시된다.

Description

반도체 소자의 물리기상 증착 방법{Method of physical vapor deposition in a semiconductor device}

본 발명은 반도체 소자의 물리기상 증착 방법에 관한 것으로, 특히 트렌치나 비아홀에 형성되는 막의 스텝 커버리지 특성을 향상시킬 수 있는 반도체 소자의 물리기상 증착 방법에 관한 것이다.

반도체 소자의 제조 공정에서 반도체 기판의 전체 상부에 막을 증착할 때 대부분의 경우에는 트렌치나 비아홀 등에 의하여 반도체 기판의 표면에 단차가 존재한다. 이렇게 단차가 존재하는 상태에서 막을 증착할 경우 증착된 막의 스텝 커버리지 특성이 저하되는 문제점이 발생될 수 있다. 특히, 소자가 고집적화되면서 트렌치나 비아홀의 종횡비가 커질수록 증착되는 막의 스텝 커버리지 특성이 저하될 가능성은 더욱 높다.

예를 들면, 다마신(Damascene) 공정을 통해 구리 배선을 형성하는 공정은 반도체 기판 상에 절연막을 형성하고, 사진 공정 및 식각 공정을 통해 절연막의 소정 영역을 목표 깊이까지 식각하여 트렌치(비아홀도 포함될 수 있음)를 형성하는 단계와, 트렌치에 구리 장벽 금속층(Cu barrier metal layer)을 증착하는 단계와, 트렌치를 구리로 매립하는 단계와, 화학적 기계적 연마(Chemical mechanical polishing)를 통해 절연막 상부에 증착된 구리를 제거하여 트렌치에 구리 배선을 형성하는 단계로 이루어진다.

이때, 구리 장벽 금속층은 이온화된 물리기상 증착법(ionized PVD)과 같이 직진성을 갖는 스퍼터링(Directional puttering) 방법으로 형성되며, 이후 이온화된 물리기상 증착법으로 구리 시드층을 형성한 후 전기 도금법(Electroplating)으로 구리를 증착하여 트렌치를 구리로 매립한다.

상기에서, 구리 장벽 금속층 및 구리 시드층을 형성함에 있어서, 이온화된 물리기상 증착법과 같이 가장 진보된 형태의 직진성을 갖는 스퍼터링 방법을 적용하는 이유는 트렌치나 비아홀의 측면 및 저면에 목표의 스텝 커버리지를 확보하기 위해서이다.

그러나, 물리기상 증착법의 가시선(Line-of-sight) 증착 특성 상 비아홀이나 트렌치의 측벽에서 스텝 커버리지가 취약한 문제점이 발생되며, 특히 비아홀이나 트렌치의 상부 모서리에서 오버행(Overhang)이 발생되어 물리기상 증착법의 스텝 커버리지 특성을 더욱 더 저하시키는 문제점이 발생된다.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 비아홀이나 트렌치의 측벽이나 하부 모서리에 스퍼터링된 원자가 직접 도달될 수 있도록 반도체 기판을 소정의 각도로 기울게 설치한 상태에서 회전시키면서 이온화된 물리기상 증착법으로 반도체 기판에 막을 증착함으로써 스퍼터링된 원자를 균일하게 증착시켜 스텝 커버리지 특성을 향상시킴과 동시에 오버행이 발생되는 것을 억제하여 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 물리기상 증착 방법을 제공하는데 그 목적이 있다.

도 1은 본 발명에 따른 반도체 소자의 물리기상 증착 방법을 설명하기 위한 개략도.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 물리기상 증착 방법을 설명하기 위한 개략도.

<도면의 주요 부분에 대한 부호의 설명>

100 : 반도체 기판 110 : 반도체 기판에 형성된 패턴

200 : 증착 소오스 300 : RF 코일

400a, 400b : 플래너 마그네트론 타겟

400c : 할로우 캐소드 마그네트론

본 발명에 따른 반도체 소자의 물리기상 증착 방법은 물리기상 증착 공정 시 소오스로부터 스퍼터링된 원자가 비아홀이나 트렌치와 같은 홈의 측벽이나 하부 모서리에 직접 증착될 수 있도록 반도체 기판을 소정의 각도로 기울게 설치한 상태에서 물리기상 증착 공정을 실시하는 것을 특징으로 한다.

상기에서, 물리기상 증착 공정은 반도체 기판을 회전시키면서 진행되며, 반도체 기판의 기울기는 홈의 종횡비에 따라 결정된다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 더 상세히 설명하기로 한다.

도 1은 본 발명에 따른 반도체 소자의 물리기상 증착 방법을 설명하기 위한 개략도이다.

도 1에 도시된 바와 같이, 본 발명에 따른 반도체 소자의 물리기상 증착 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성되고, 최상부층에는 홈(트렌치 또는 비아홀)에 의해 단차를 갖는 소정의 패턴(110)이 형성된 반도체 기판(100)을 소정의 각도로 기울게 설치한 상태에서 이온화된 물리기상 증착법으로 패턴(110) 상부에 소정의 막(Ti, TiN, Al, W, WN, Ta, TaN)을 형성하는 것을 특징으로 한다.

이때, 반도체 기판(100)의 설치각은 패턴(110)에 형성된 홈의 종횡비에 따라 결정한다. 반도체 기판(100)이 기울게 설치된 상태이므로, 반도체 기판(100)에 형성된 패턴(110)의 상부 모서리 부분에 의해 가려진 부분에는 원자가 증착되지 않는다. 이로 인하여, 반도체 기판(100)의 설치각에 따라 반도체 기판(100)에 형성된패턴(110)의 상부 모서리 부분에 의해 스퍼터링된 원자가 증착되는 영역이 제한된다. 따라서, 종횡비가 클 경우에는 반도체 기판(100)으로 스퍼터링되는 각도(θ)가 거의 수직에 가깝도록 반도체 기판(100)의 설치각을 조절하고, 종횡비가 작은 경우에는 각도(θ)가 최대한 작게 반도체 기판(100)의 설치각을 조절하여, 패턴(110)에 형성된 홈의 저면 및 모서리 부분에 소오스(200)의 스퍼터링된 원자가 증착될 수 있도록 한다.

예를 들어, 패턴(110)에 형성된 홈의 종횡비가 실제의 경우에서 10:1 정도일 때 Tan^-110은 84.3이므로, 반도체 기판(100)을 수평에서 약 5.7°정도 기울인 상태로 설치를 하게 되면 소오스(200)의 스퍼터링된 원자가 패턴(110)에 형성된 홈의 측벽 및 하부 모서리 부분에 직접 증착될 수 있다. 상기의 조건에 따라 반도체 기판(100)의 설치각은 1 내지 15°의 사이값을 갖도록 한다.

한편, 반도체 기판(100)에 형성된 패턴(110)의 상부 모서리 부분에 의해 가려진 부분에도 소오스(200)의 스퍼터링된 원자가 균일하게 증착될 수 있도록 반도체 기판(100)을 회전시킨다. 반도체 기판(100)을 회전시키면 패턴(110)의 홈 양쪽 모서리 부분에 소오스(200)의 스퍼터링된 원자가 균일하게 증착된다.

상기에서, 소오스(200)로부터 스퍼터링된 원자의 직진성을 향상시켜 주기 위하여, 증착 공정의 압력을 조절한다. 본 발명의 효과를 극대화하기 위하여 스퍼터링된 모든 원자는 일직선으로 반도체 기판(100)을 향해야 하나, 공정의 압력을 조절하여도 현실적으로 어느 정도의 방향성을 갖는다. 따라서, 소오스(200)로부터 스퍼터링된 원자의 직진성을 향상시켜 주기 위한 방법이 필요하며, 본 발명에서는 3가지 방법을 제공한다.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 물리기상 증착 방법을 설명하기 위한 개략도이다.

첫 번째로, 도 2a에 도시된 바와 같이, 이온화된 PVD 방식에서 증착 압력은 0.1mTorr 내지 5mTorr로 유지하고 플래너 마그네트론 타겟(Planar magnetron target; 400a)을 소오스로 사용하면서, RF 코일(300)의 길이를 증가시켜 스퍼터링된 원자를 직진성을 향상시키는 방법이 있다. RF 코일(300)에 대하여 좀더 자세하게 설명하면, RF 코일(300)의 권수를 5 내지 1000로 하면서 스퍼터링 되는 모든 원자들이 RF 코일(300)을 통과하여 기판(100)으로 증착될 수 있도록 RF 코일(300)의 길이를 증가시킨다.

두 번째로, 도 2b에 도시된 바와 같이, 이온화된 PVD 방식에서 플래너 마그네트론 타겟(400b)을 소오스로 사용하고 증착 압력을 0.1mTorr 내지 1mTorr로 유지한 상태에서, 자력(Magnet)을 1.0G 내지 10G 범위로 하고, 가해지는 DC 바이어스를 30 내지 500볼트 범위로 하며, 공정 압력을 0.01mTorr 내지 1.0mTorr로 낮춘 자기 이온화(Self-ionized) 방식을 통해 스퍼터링된 원자의 직진성을 향상시킬 수도 있다.

세 번째로, 도 2c에 도시된 바와 같이, 이온화된 PVD 방식에서 종 모양의 할로우 캐소드 마그네트론(Hollow cathode magnetron; 400c)을 소오스로 사용하여 스퍼터링된 원자의 직진성을 향상시킬 수도 있다. 이때, 할로우 캐소드마그네트론(400c)은 수직 방향의 필드 레인지(Field range)를 증가시켜 스퍼터링되는 원자의 직진성을 보다 더 향상시키기 위하여 높이/지름(Height/Diameter)이 2 내지 5인 것을 사용한다.

또한, 상기의 세 가지 방법에서, 스퍼터링된 원자의 직진성을 보다 더 향상시키기 위하여 소오스와 기판 사이에 하나 이상의 자기장을 발생시킨 상태에서 PVD 방식으로 원자를 증착시킬 수도 있으며, 2개 이상의 자기장을 인가할 경우 극성을 반대로 조합하여 평행 시준(Collimation)을 발생시켜 직진성을 향상시킬 수도 있다.

이로써, 반도체 기판에 형성된 패턴에 스퍼터링된 원자를 균일하게 증착시킬 수 있다.

상술한 바와 같이, 본 발명은 반도체 기판을 소정의 각도로 기울인 상태에서 이온화된 물리기상 증착 공정을 실시함으로써, 오버행이 발생되는 것을 방지하면서 스텝 커버리지 특성을 향상시켜 공정의 신뢰성이 향상된다.

Claims (8)

1. 삭제
2. 삭제
3. 삭제
4. 비아홀이나 트렌치와 같은 홈이 형성된 반도체 기판이 제공되는 단계;

   플래너 마그네트론 타겟이 장착되고, 상기 플래너 마그네트론 타겟 및 기판 홀더 사이에 RF 코일이 장착된 증착 챔버의 상기 기판 홀더에 상기 반도체 기판을 소정의 기울기로 장착하는 단계;

   상기 반도체 기판을 회전시키면서 증착 공정을 실시하되, 상기 플래너 마그네트론 타겟으로부터 스퍼터된 원자들의 직진성이 향상되도록 상기 원자들을 상기 RF 코일을 통과시켜 상기 반도체 기판으로 증착하는 반도체 소자의 물리기상 증착 방법.
5. 제 4 항에 있어서,

   상기 RF 코일의 권수를 5 내지 1000으로 설정하고, 증착 압력을 0.1mTorr 내지 5mTorr로 유지하는 반도체 소자의 물리기상 증착 방법.
6. 비아홀이나 트렌치와 같은 홈이 형성된 반도체 기판이 제공되는 단계;

   수직 방향의 필드 레인지를 증가시켜 스퍼터되는 원자의 직진성을 향상시킬 수 있는 종 모양의 할로우 캐소드 마그네트론이 장착된 증착 챔버의 상기 반도체 기판을 소정의 기울기로 장착하는 단계;

   상기 반도체 기판을 회전시키면서, 상기 할로우 캐소드 마그네트론에 의해 직진성이 향상된 원자들을 스퍼터링시켜 증착 공정을 실시하는 단계를 포함하는 반도체 소자의 물리기상 증착 방법.
7. 제 6 항에 있어서,

   상기 물리기상 증착 공정은 수직 방향의 필드 레인지를 증가시키기 위하여 상기 할로우 캐소드 마그네트론의 높이/지름이 2 내지 5인 것을 사용하여 스퍼터링되는 원자의 직진성을 향상시키는 반도체 소자의 물리기상 증착 방법.
8. 제 4 항 또는 제 6항에 있어서,

   상기 증착 공정은 상기 소오스 및 상기 반도체 기판 사이에 하나 이상의 자기장을 발생시킨 상태에서 실시하며, 2개 이상의 자기장을 발생시킬 경우에는 극성을 반대로 조합하여 평행 시준을 발생시켜 상기 스퍼터링된 원자의 직진성을 향상시키는 것을 특징으로 하는 반도체 소자의 물리기상 증착 방법.