KR101160120B1 - 유리기판의 금속 배선 방법 및 이를 이용한 유리기판 - Google Patents

유리기판의 금속 배선 방법 및 이를 이용한 유리기판 Download PDF

Info

Publication number
KR101160120B1
KR101160120B1 KR1020110030324A KR20110030324A KR101160120B1 KR 101160120 B1 KR101160120 B1 KR 101160120B1 KR 1020110030324 A KR1020110030324 A KR 1020110030324A KR 20110030324 A KR20110030324 A KR 20110030324A KR 101160120 B1 KR101160120 B1 KR 101160120B1
Authority
KR
South Korea
Prior art keywords
glass substrate
metal
metal material
metal wiring
laser
Prior art date
Application number
KR1020110030324A
Other languages
English (en)
Inventor
오용준
황소리
김재호
Original Assignee
한밭대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한밭대학교 산학협력단 filed Critical 한밭대학교 산학협력단
Priority to KR1020110030324A priority Critical patent/KR101160120B1/ko
Application granted granted Critical
Publication of KR101160120B1 publication Critical patent/KR101160120B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/02—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing by fusing glass directly to metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1862—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by radiant energy
    • C23C18/1868—Radiation, e.g. UV, laser
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은, 유리기판을 준비하는 단계, 상기 유리기판의 상단에 금속 물질을 도포하는 단계, 상기 유리기판에 레이져를 조사하여 금속 물질을 유리기판 표면 속으로 침투시켜 부착부위를 형성시키는 단계, 및 상기 유리기판을 무전해 도금을 하여 금속 배선을 형성시키는 단계를 포함한 유리기판의 금속 배선 방법 및 이를 이용한 유리기판에 관한 것이다.

Description

유리기판의 금속 배선 방법 및 이를 이용한 유리기판{METHOD FOR WIRING METALLIZATION OF GLASS SUBSTRATE AND GLASS SUBSTRATE MANUFACTURED THEREOF}
본 발명은 금속 배선 유리기판에 관한 것으로, 좀 더 자세하게는 금속과 유리의 계면 접합력을 증가시킨 유리기판의 금속 배선 방법 및 이를 이용한 유리기판에 관한 것이다.
LCD와 카메라 모듈 등의 유리기판을 사용하는 다양한 전자 소자들은 유리기판 위에 금속 회로를 형성한 후 칩을 직접 연결하는 칩 온 글라스(Chip On Glass, COG)방식의 패키지를 널리 활용하고 있다.
종래의 칩 온 글라스 방식에 의해 제조되는 칩 온 글라스기판은 TiW, Ni, Cu 등의 금속을 스퍼터링 공정으로 다층 증착한 후 사진 식각 공정을 통해 배선을 형성하여 제작한다. 이때 칩이 솔더볼 등을 통해 유리기판 위의 배선에 직접 접속되므로 칩과 유리기판 사이의 접합력이 대단히 중요하다. 하지만 진공증착 공정으로 형성된 금속 박막은 유리기판과 반데르발스 결합력과 약간의 계면 금속산화물에 의한 접합력으로 계면 접합강도를 유지하므로 기본적으로 접합력이 높지 않다. 또한, 그 공정이 매우 복잡하고, 그 공정시간이 오래 걸리며, 미세한 피치의 금속 배선의 구현이 어려운 단점이 있다.
본 발명의 목적은, 유리기판에 금속 물질을 침투시켜 부착부위를 형성시키고 그 상단에 무전해 도금으로 금속을 배선함으로써, 금속 배선과 유리기판의 계면 접합력을 증가시키고 미세한 피치와 일정한 두께의 금속 배선의 구현이 가능함과 동시에 공정시간을 단축시킬 수 있는 유리기판의 금속 배선 방법 및 이를 이용한 유리기판을 제공하는 것이다.
상기한 과제를 실현하기 위한 본 발명의 일실시예와 관련된 유리기판의 금속 배선 방법은, 유리기판을 준비하는 단계, 상기 유리기판의 상단에 금속 물질을 도포하는 단계, 상기 유리기판에 레이져를 조사하여 금속 물질을 유리기판 표면 속으로 침투시켜 부착부위를 형성시키는 단계, 및 상기 유리기판을 무전해 도금을 하여 금속 배선을 형성시키는 단계를 포함할 수 있다.
상기 금속 물질을 도포하는 단계는, 상기 금속 물질을 유기용매와 혼합하여 상기 유리기판 상단에 도포하는 단계, 및 상기 금속 물질이 도포 된 유리기판을 건조시키는 단계를 포함할 수 있다.
상기 금속 물질은 니켈(Ni), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 코발트(Co) 중 선택된 하나일 수 있다.
상기 부착부위는 상기 유리기판의 선택된 부분에 한정하여 형성시킬 수 있다.
상기 유리기판의 선택된 부분은 상기 유리기판의 상단에 일정한 패턴이 형성된 슬릿을 위치시켜 상기 부착부위를 선택할 수 있다.
상기 레이져는 300 내지 1100 nm의 파장으로 상기 유리기판을 통과하는 것을 특징으로 할 수 있다.
상기 금속 물질을 부착부위로 형성시키는 단계는, 상기 금속 물질이 응집되면서 상기 유리기판 표면에 녹아 들어가는 단계, 및 상기 부착부위가 형성된 후 상기 유리기판을 세정하는 단계를 포함할 수 있다.
상기 무전해 도금은, 상기 유리기판의 상기 부착부위에 대응된 부분에 금속 배선을 형성시킬 수 있다.
상기 금속 배선은 니켈(Ni), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 코발트(Co) 중 상기 부착부위와 같은 물질로 선택된 하나로 형성시킬 수 있다.
상기 금속 배선은 1㎛ 내지 2㎛의 두께로 형성될 수 있다.
상기 유리기판 및 상기 금속 배선 상단에 플립칩 접속용 개구부 또는 솔더볼용 개구부를 갖도록 패시베이션층을 형성시키는 단계, 및 상기 솔더볼용 개구부에 솔더볼을 부착하는 단계를 더 포함할 수 있다.
상기한 과제를 실현하기 위한 본 발명의 일실시예와 관련된 금속 배선 유리기판은, 유리기판의 표면에 금속물질을 침투시켜 형성된 부착부위, 및 상기 부착부위 상단에 무전해 도금으로 형성된 금속 배선을 포함할 수 있다.
상기 부착부위는 상기 유리기판의 선택된 부분에 레이져를 조사하여 형성시킬 수 있다.
상기 금속 배선은 상기 부착부위에 대응된 부분에 형성될 수 있다.
상기와 같이 구성되는 본 발명에 관련된 유리기판의 금속 배선 방법 및 이를 이용한 유리기판에 의하면, 유리기판에 금속 물질을 침투시켜 부착부위를 형성시키고 그 상단에 무전해 도금으로 금속을 배선함으로써, 유리기판과 금속 배선의 접합력을 증가시키고 미세한 피치와 일정한 두께의 금속 배선의 구현이 가능함과 동시에 공정시간을 단축시킬 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 의한 유리기판의 금속 배선 방법을 도시한 순서도이다.
도 2는 본 발명의 일실시예에 의하여 제조된 유리기판의 평면도이다.
도 3은 본 발명의 일실시예와 관련된 플립칩 접속용 유리기판의 제조방법을 도시한 순서도이다.
도 4는 본 발명의 다른 실시예에 의한 유리기판의 금속 배선 방법을 도시한 순서도이다.
도 5는 본 발명의 다른 실시예에 의하여 제조된 유리기판의 평면도이다.
도 6은 니켈(Ni)로 부착부위를 형성시킨 유리기판의 SEM사진이다.
도 7은 니켈(Ni)로 부착부위를 형성시킨 후 초음파 세정시킨 유리기판의 SEM사진이다.
도 8은 니켈(Ni) 부착부위 형성 후 무전해 니켈(Ni) 도금하여 2㎛ 두께로 금속 박막을 형성시킨 유리기판의 SEM사진이다.
이하, 본 발명의 바람직한 실시예에 따른 유리기판의 금속 배선 방법 및 이를 이용한 유리기판에 대하여 첨부한 도면 및 사진을 참조하여 상세히 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일?유사한 구성에 대해서는 동일?유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.
도 1은 본 발명의 일실시예에 의한 유리기판(1)의 금속 배선 방법을 도시한 순서도이다.
본 도면을 참조하면, 유리기판(1) 금속 배선(4) 방법은 유리기판을 준비하는 단계(S10), 상기 유리기판(1)의 상단에 금속 물질(2)을 도포하는 단계(S20), 상기 유리기판(1)에 레이져(200)를 조사하여 금속 물질(2)을 유리기판(1) 표면 속으로 침투시켜 부착부위(3)를 형성시키는 단계(S30), 및 상기 유리기판(1)을 무전해 도금을 하여 금속 배선(4)을 형성시키는 단계(S40)를 포함한다.
또한, 상기 금속 물질(2)을 도포하는 단계는, 상기 금속 물질(2)을 유기용매와 혼합하여 상기 유리기판(1) 상단에 도포하는 단계, 및 상기 금속 물질(2)이 도포 된 유리기판(1)을 건조시키는 단계를 포함한다.
유리기판(1)의 준비(S10)는 대면적의 유리판을 준비하는 것을 포함하고, 상기 유리판은 소다라임(Sodalime) 유리판인 것을 포함한다.
유리기판(1)의 상단에는 금속 물질(2)을 도포한다(S20). 금속 물질(2)의 도포는 물리적 증착인 특징이 있으며, 상기 증착은 증발 또는 스퍼터를 이용한 것을 포함한다. 또한, 상기 금속 물질(2)을 유기용매와 혼합하여 상기 유리기판(1) 상단에 도포한 후 건조시켜 금속 물질(2)을 도포하는 것을 포함한다. 금속 물질(2)은 니켈(Ni), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 코발트(Co) 중 선택된 하나인 것을 특징으로 한다.
금속 물질(2)이 도포 된 유리기판(1)의 상단에 슬릿(100)을 위치시키고 레이져(200)를 조사하여 부착부위(3)를 형성시킨다(S30).
부착부위(3)를 형성시키는 단계(S30)는 금속 물질(2)이 응집되면서 유리기판(1)의 표면 속으로 침투되어 녹아 들어가는 단계와 부착부위(3)가 형성된 후 유리기판(1)을 세정하는 단계(S35)를 포함할 수 있다.
부착부위(3)는 유리기판(1)의 일부 선택된 부분에 한정하여 형성된다. 유리기판(1) 상단에 일정한 패턴이 형성된 슬릿(100)을 위치시켜 레이져(200)가 통과하여 유리기판(1)에 닿는 부분과 레이져(200)가 통과되지 못하는 부분을 구분하여 선택적으로 유리기판(1)의 부착부위(3)를 형성시키고, 이 후 부착부위(3)는 금속 배선(4)이 증착된다.
슬릿(100)은 레이져(200)의 투과 여부를 결정하기 위한 용도로서, 유리기판(1)에 금속 배선(4)을 형성시키고자하는 형태로 패턴화된 것을 특징으로 한다. 구체적으로 원형의 슬릿(100) 패턴을 위치시키면, 이후 유리기판(1)의 금속 배선(4) 형태는 윈형으로 형성되며, 도 2의 그림에서 확인할 수 있다. 슬릿(100)은 유리기판(1)에서 금속 물질(2)이 도포 된 방향에 위치시킬 수도 있고, 유리기판(1)에서 금속 물질(2)이 도포 되지않은 방향에 위치시킬 수도 있다.
레이져(200)는 유리기판(1) 표면에 도포 된 금속 물질(2)의 응집이 이루어지면서 유리기판(1) 표면 속으로 침투시킬 수 있는 정도의 에너지를 필요로 한다. 구체적으로, 레이져(200)는 300 내지 1100 nm의 파장으로 유리기판(1)을 통과하는 것을 특징으로 한다. 레이져(200)의 파장이 300 nm 미만인 경우, 레이져(200)의 에너지밀도가 높고 에너지크기가 커서 유리기판(1)이 연화되어 변형이 일어날 수 있다. 레이져(200)의 파장이 1100 nm 초과인 경우, 레이져(200)의 에너지밀도가 낮고 에너지크키가 작아서 유리기판(1)을 통과하지 못할 수 있다. 레이져(200)는 슬릿(100)이 형성된 바깥방향에서 슬릿(100)을 통과하여 금속 물질(2) 및 유리기판(1)으로 조사된다. 레이져(200)는 슬릿(100)이 형성된 위치에 따라 유리기판(1)에서 금속 물질(2)이 도포 된 방향에서 조사될 수도 있고, 유리기판(1)에서 금속 물질(2)이 도포 되지않은 방향에서 조사될 수도 있다. 특징적으로, 유리기판(1)에서 금속 물질(2)이 도포 되지않은 방향에서 조사되는 것이 부착부위(3)를 형성시키는 효율을 높일 수 있다.
부착부위(3)가 형성된 유리기판(1)은 세정 과정을 거친다(S35). 세정은 초음파 세정을 포함한다. 세정은 유리기판(1)에서 부착부위(3)로 형성되지 않은 금속 물질(2)을 제거함으로써, 유리기판(1)에 금속 배선(4)의 증착이 잘 이루어지고 접합력이 높아지도록 한다.
금속 배선(4)은 무전해 도금을 통하여 유리기판(1)의 부착부위(3)에 대응된 부분에 형성된다. 금속 배선(4)은 니켈(Ni), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 코발트(Co) 중 상기 부착부위(3)와 같은 물질로 선택된 하나로 형성된다. 부착부위(3)와 금속 배선(4)의 물질을 같게 함으로써, 이종 물질 간의 계면 저항이 없이 접합이 잘 이루어진다. 금속 배선(4)은 1㎛ 내지 2㎛의 두께로 형성된다. 금속 배선(4)의 두께가 1㎛ 미만이면 그 두께가 너무 얇아 박리현상이 일어나기 쉽다. 또한, 금속 배선(4)의 두께는 2㎛ 정도이면 전기적 연결이 충분히 가능하므로, 금속 배선(4)의 두께가 2㎛ 초과이면 고비용의 금속 물질(2)이 불필요하게 낭비된다.
무전해 도금은 전기도금에 비하여 크기와 형상에 제한이 없고, 균일한 두께가 가능한 특징이 있다. 또한 치밀한 도금막을 형성시킬 수 있는 특징이 있다.
도 3은 본 발명의 실시예와 관련된 플립칩 접속용 유리기판(1)의 제조방법을 도시한 순서도이다.
본 도면을 참조하면, 플립칩 접속용 유리기판(1)의 제조는 유리기판(1)에 금속 배선(4)이 형성(S40)된 이 후, 유리기판(1) 및 금속 배선(4) 상단에 플립칩 접속용 개구부 또는 솔더볼(6)용 개구부를 갖도록 패시베이션층(5)을 형성시키는 단계(S50), 및 솔더볼용 개구부에 솔더볼(6)을 부착하는 단계(S60)를 더 포함한다.
패시베이션층(5)은 폴리머 패시베이션층(5)을 포함한다. 플립칩 접속용 개구부는 유리기판(1)과 칩과의 접속시, 칩에 형성된 솔더 범프가 위치되어 칩과 유리기판(1)의 금속 배선(4)을 전기적으로 연결한다. 솔더볼용 개구부는 솔더볼(6)이 위치하여 유리기판(1)의 금속 배선(4)과 솔더볼(6)을 전기적으로 연결함과 동시에, 플립칩의 형성이 용이하도록 전극의 높이를 높이고, 전극 재료를 외부전극과 접속이 용이한 재료로 교체할 수 있게 한다.
도 4는 본 발명의 다른 실시예에 의한 유리기판(1)의 금속 배선 방법을 도시한 순서도이다.
본 도면을 참조하면, 유리기판(1)에 레이져(200)를 조사하여 금속 물질(2)을 유리기판(1) 표면 속으로 침투시켜 부착부위(3)를 형성시키는 단계(S30)에서, 레이져(200)를 조사하는 다른 방법이 제시되며, 발명에 대한 다른 설명은 전술된 도 1의 유리기판의 금속 배선 방법을 따른다.
레이져(200)의 조사는 유리기판(1)에 금속 물질(2)을 도포시킨 후, 슬릿(100) 등의 도구 없이 직접 원하는 패턴 형태로 레이져(200) 드로윙함으로써 이루어진다. 레이져(200) 드로윙에 의하여 레이져(200)가 조사된 부분은 전술된 바와 같이 금속 물질(2)이 응집과 동시에 유리기판(1)으로 침투되어 부착부위(3)가 형성되고, 이 후 부착부위(3)는 금속 배선이(4) 증착된다. 레이져(200) 드로윙에 의하여 조사된 부분의 금속 배선(4) 형태는 도 5의 그림에서 확인되는 바와 같이 자유로운 형태로 이루어질 수 있어 정교하고 미세한 부착부위(3)를 형성시키는 데 유리하다.
도 6은 니켈(Ni)로 부착부위(3)를 형성시킨 유리기판(1)의 SEM사진이다.
본 사진은 유리기판(1)에 니켈(Ni)을 도포한 후, 에너지밀도가 96.9 mJ/cm2이고 파장이 532 nm인 레이져(200)를 5min 동안 조사하여 형성된 부착부위(3)의 사진이다. 유리기판(1) 상단에 도포 된 니켈(Ni)이 레이져(200)가 조사되면서 응집되어 유리기판(1)으로 침투된 모습을 확인할 수 있다.
도 7은 도 6의 부착부위(3)를 초음파 세정시킨 유리기판(1)의 SEM사진이다.
본 사진을 참조하면, 부착부위(3)로 형성되지 않은 니켈(Ni) 잔여물이 제거되어 부착부위(3)가 형성된 모습을 선명하게 확인할 수 있다.
도 8은 도 7의 유리기판(1)을 니켈(Ni)금속으로 무전해 도금하여 2㎛ 두께로 금속 배선(4)을 형성시킨 유리기판(1)의 SEM사진이다.
본 사진을 참조하면, 무전해 도금의 방법으로 형성된 금속 배선(4)은 니켈(Ni) 부착부위(3)를 핵으로 하여 형성이 시작되고, 금속이 증착된 형태가 안정적이고 균일함을 확인할 수 있다.
전술된 방법에 의하여 제조되는 금속 배선 유리기판(1)은 유리기판(1)의 표면에 금속 물질(2)을 침투시켜 형성된 부착부위(3), 및 상기 부착부위(3) 상단에 무전해 도금으로 형성된 금속 배선(4)을 포함한다.
부착부위(3)는 유리기판(1)의 선택된 부분에 레이져(200)를 조사하여 형성시킨다.
금속 배선(4)은 부착부위(3)에 대응된 부분에 형성된다.
상기와 같이 구성되는 본 발명에 관련된 유리기판의 금속 배선 방법 및 이를 이용한 유리기판에 의하면, 유리기판에 금속 물질을 침투시켜 부착부위를 형성시키고 그 상단에 무전해 도금으로 금속을 배선함으로써, 유리기판과 금속 배선의 접합력을 증가시키고 미세한 피치와 일정한 두께의 금속 배선의 구현이 가능함과 동시에 공정시간을 단축시킬 수 있는 효과가 있다.
상기와 같은 유리기판의 금속 배선 방법 및 이를 이용한 유리기판은 위에서 설명된 실시예들의 구성과 작동 방식에 한정되는 것이 아니다. 상기 실시예들은 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 다양한 변형이 이루어질 수 있도록 구성될 수도 있다.
1: 유리기판 2: 금속 물질
3: 부착부위 4: 금속 배선
5: 패시베이션층 6: 솔더볼
100: 슬릿 200: 레이져

Claims (14)

  1. 유리기판을 준비하는 단계;
    상기 유리기판의 상단에 금속 물질을 도포하는 단계;
    상기 유리기판에 레이져를 조사하여 금속 물질을 유리기판 표면 속으로 침투시켜 부착부위를 형성시키는 단계; 및
    상기 유리기판을 무전해 도금을 하여 금속 배선을 형성시키는 단계;를 포함하는, 유리기판의 금속 배선 방법.
  2. 청구항 1에 있어서,
    상기 금속 물질을 도포하는 단계는,
    상기 금속 물질을 유기용매와 혼합하여 상기 유리기판 상단에 도포하는 단계; 및
    상기 금속 물질이 도포 된 유리기판을 건조시키는 단계;를 포함하는, 유리기판의 금속 배선 방법.
  3. 청구항 2에 있어서,
    상기 금속 물질은 니켈(Ni), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 코발트(Co) 중 선택된 하나인, 유리기판의 금속 배선 방법.
  4. 청구항 1에 있어서,
    상기 부착부위는 상기 유리기판의 선택된 부분에 한정하여 형성시키는, 유리기판의 금속 배선 방법.
  5. 청구항 4에 있어서,
    상기 유리기판의 선택된 부분은 상기 유리기판에 일정한 패턴이 형성된 슬릿을 위치시키고 상기 레이져를 조사하여 상기 부착부위를 선택하는, 유리기판의 금속 배선 방법.
  6. 청구항 5에 있어서,
    상기 레이져는 300 내지 1100 nm의 파장으로 상기 유리기판을 통과하는 것을 특징으로 하는, 유리기판의 금속 배선 방법.
  7. 청구항 1에 있어서,
    상기 금속 물질을 부착부위로 형성시키는 단계는,
    상기 금속 물질이 응집되면서 상기 유리기판 표면에 침투되는 단계; 및
    상기 부착부위가 형성된 후 상기 유리기판을 세정하는 단계;를 포함하는, 유리기판의 금속 배선 방법.
  8. 청구항 1에 있어서,
    상기 무전해 도금은,
    상기 유리기판의 상기 부착부위에 대응된 부분에 금속 배선을 형성시키는, 유리기판의 금속 배선 방법.
  9. 청구항 8에 있어서,
    상기 금속 배선은 니켈(Ni), 구리(Cu), 은(Ag), 금(Au), 백금(Pt), 코발트(Co) 중 상기 부착부위와 같은 물질로 선택된 하나로 형성시키는, 유리기판의 금속 배선 방법.
  10. 청구항 8에 있어서,
    상기 금속 배선은 1㎛ 내지 2㎛의 두께로 형성되는, 유리기판의 금속 배선 방법.
  11. 청구항 1에 있어서,
    상기 유리기판 및 상기 금속 배선 상단에 플립칩 접속용 개구부 또는 솔더볼용 개구부를 갖도록 패시베이션층을 형성시키는 단계; 및
    상기 솔더볼용 개구부에 솔더볼을 부착하는 단계;를 더 포함하는, 유리기판의 금속 배선 방법.
  12. 유리기판의 표면에 금속 물질을 침투시켜 형성된 부착부위; 및
    상기 부착부위 상단에 무전해 도금으로 형성된 금속 배선;을 포함하는 금속 배선 유리기판.
  13. 청구항 12에 있어서,
    상기 부착부위는 상기 유리기판의 선택된 부분에 레이져를 조사하여 형성시키는, 금속 배선 유리기판.
  14. 청구항 12에 있어서,
    상기 금속 배선은 상기 부착부위에 대응된 부분에 형성되는, 금속 배선 유리기판.
KR1020110030324A 2011-04-01 2011-04-01 유리기판의 금속 배선 방법 및 이를 이용한 유리기판 KR101160120B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110030324A KR101160120B1 (ko) 2011-04-01 2011-04-01 유리기판의 금속 배선 방법 및 이를 이용한 유리기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110030324A KR101160120B1 (ko) 2011-04-01 2011-04-01 유리기판의 금속 배선 방법 및 이를 이용한 유리기판

Publications (1)

Publication Number Publication Date
KR101160120B1 true KR101160120B1 (ko) 2012-06-26

Family

ID=46689453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110030324A KR101160120B1 (ko) 2011-04-01 2011-04-01 유리기판의 금속 배선 방법 및 이를 이용한 유리기판

Country Status (1)

Country Link
KR (1) KR101160120B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101805785B1 (ko) * 2016-05-17 2017-12-07 (주)포인트엔지니어링 칩 실장용 기판 제조방법과 칩 실장용 기판
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164105A (ja) * 1992-11-19 1994-06-10 Polyplastics Co 成形品の表面に導電性回路を形成する方法及び導電回路形成部品
KR20030085569A (ko) * 2001-03-26 2003-11-05 닛뽕 뻬인또 가부시키가이샤 금속 패턴의 형성 방법
KR20040005896A (ko) * 2001-03-26 2004-01-16 닛뽕 뻬인또 가부시키가이샤 금속 패턴의 형성 방법
JP2008193067A (ja) 2007-01-10 2008-08-21 Sumitomo Electric Ind Ltd 金属膜パターン形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164105A (ja) * 1992-11-19 1994-06-10 Polyplastics Co 成形品の表面に導電性回路を形成する方法及び導電回路形成部品
KR20030085569A (ko) * 2001-03-26 2003-11-05 닛뽕 뻬인또 가부시키가이샤 금속 패턴의 형성 방법
KR20040005896A (ko) * 2001-03-26 2004-01-16 닛뽕 뻬인또 가부시키가이샤 금속 패턴의 형성 방법
JP2008193067A (ja) 2007-01-10 2008-08-21 Sumitomo Electric Ind Ltd 金属膜パターン形成方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101805785B1 (ko) * 2016-05-17 2017-12-07 (주)포인트엔지니어링 칩 실장용 기판 제조방법과 칩 실장용 기판
US10868221B2 (en) 2016-05-17 2020-12-15 Point Engineering Co., Ltd. Method for manufacturing chip-mounting substrate, and chip-mounting substrate
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11728259B2 (en) 2019-08-23 2023-08-15 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US12027454B1 (en) 2019-08-23 2024-07-02 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same

Similar Documents

Publication Publication Date Title
KR101160120B1 (ko) 유리기판의 금속 배선 방법 및 이를 이용한 유리기판
US5976393A (en) Method of manufacturing multilayer circuit substrate
US7713860B2 (en) Method of forming metallic bump on I/O pad
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
US8541291B2 (en) Thermo-compression bonded electrical interconnect structure and method
TWI399148B (zh) 電路板焊接墊結構及其製法
US11264314B2 (en) Interconnection with side connection to substrate
TW201123325A (en) Pillar structure and method for forming the same, flip-chip bonding structure
TW200525666A (en) Bump-on-lead flip chip interconnection
TW201247049A (en) Wiring board
TW200926379A (en) Package substrate having electrical connecting structure and method of fabricating the same
US20220102262A1 (en) Semiconductor device having chip stacked and molded
TW200822252A (en) Semiconductor apparatus, method for producing electronic circuit, and apparatus for producing electronic circuit
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
US10818629B2 (en) Tall and fine pitch interconnects
US20100029074A1 (en) Maskless Process for Solder Bump Production
US10217687B2 (en) Semiconductor device and manufacturing method thereof
TWI611485B (zh) 覆晶底部填充
JP3813497B2 (ja) バンプ形成方法および半導体装置の実装構造体
CN201859867U (zh) 集成电路封装结构
TWI230427B (en) Semiconductor device with electrical connection structure and method for fabricating the same
JP6186802B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP5436836B2 (ja) 半導体装置内蔵基板の製造方法
TW200816418A (en) Method for manufacturing surface structure of package substrate
JP3748419B2 (ja) フリップチップ型ｉｃの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150602

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180605

Year of fee payment: 7