CN102844857A - 半导体器件贯通电极用的玻璃基板 - Google Patents

半导体器件贯通电极用的玻璃基板 Download PDF

Info

Publication number
CN102844857A
CN102844857A CN2011800195606A CN201180019560A CN102844857A CN 102844857 A CN102844857 A CN 102844857A CN 2011800195606 A CN2011800195606 A CN 2011800195606A CN 201180019560 A CN201180019560 A CN 201180019560A CN 102844857 A CN102844857 A CN 102844857A
Authority
CN
China
Prior art keywords
glass substrate
hole
prk
chemical enhanced
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800195606A
Other languages
English (en)
Inventor
小池章夫
小野元司
村上亮太
菊川信也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Publication of CN102844857A publication Critical patent/CN102844857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24298—Noncircular aperture [e.g., slit, diamond, rectangular, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Glass Compositions (AREA)

Abstract

提供与现有的半导体器件贯通电极用的玻璃基板相比具有更加良好的强度的玻璃基板。本发明涉及玻璃基板，其特征在于，其为具有第1表面和第2表面，且具有从所述第1表面延伸到所述第2表面的贯通孔的半导体器件贯通电极用的玻璃基板，其中，所述第1表面和第2表面的至少一个进行了化学强化。

Description

半导体器件贯通电极用的玻璃基板
技术领域
本发明涉及半导体器件贯通电极用的玻璃基板。
背景技术
为了应对高密度封装化所伴随的印刷电路基板的高密度化的要求，开发了层叠有多个印刷电路基板的多层印刷电路基板。在这种多层电路基板中，在树脂制的绝缘层上形成称之为导通孔（via hole）的直径100μm以下左右的微细贯通孔，在其内部实施镀覆，从而对在上下层叠的印刷电路基板之间的导电层彼此进行电连接。
作为更容易地形成这种贯通孔的方法，专利文献1、2中记载了：介由形成了多个贯通开口的掩模来对绝缘层照射激光的方法。根据该方法，可以同时在树脂制的绝缘层上穿出多个贯通孔，因此，可以更容易地形成贯通孔（导通孔）。另外，非专利文献1中，记载了可使用具有多个贯通孔的玻璃基板作为这种绝缘层。
另一方面，随着半导体器件的小型化、高速化、降低功耗的要求的进一步提高，也开发了由多个LSI构成的系统收存在一个封装体中的、系统级封装（System-in-Package，SiP）技术与三维安装技术组合而成的三维SiP技术。在该情况下，在引线接合技术中，由于无法应对微细的节距，因此需要使用了贯通电极的、被称为中介层（interposer）的中继基板。作为这种中继基板用的材料，考虑使用玻璃基板。
现有技术文献
专利文献
专利文献1：日本特开2005-88045号公报
专利文献2：日本特开2002-126886号公报
非专利文献
非专利文献1：JPCA NEWS，第16-25页，2009年10月
发明内容
发明要解决的问题
如上所述，作为半导体器件贯通电极用的基板材料，可考虑使用玻璃基板。
然而，在这种半导体器件贯通电极用的玻璃基板中，在该玻璃基板表面的、贯通孔的开口的外周部（即贯通孔与非开口部的界面）上，会产生容易出现破裂、裂纹的问题。例如，半导体器件贯通电极用的玻璃基板只要受到小的弯曲应力，就有可能以其外周部为起点产生裂纹、比较容易破损。
尤其，由于对半导体器件的进一步微细化的要求，认为半导体器件贯通电极用的玻璃基板中的贯通孔的孔密度将来会进一步增加。若这种倾向持续下去，则有玻璃基板的强度更进一步降低，因此，有可能前述的贯通孔外周部发生破裂的问题变得更显著。
本发明是鉴于这种问题而作出的，在本发明中，其目的在于，提供与现有的半导体器件贯通电极用的玻璃基板相比具有更加良好的强度的玻璃基板。
用于解决问题的方案
本发明提供了以下的半导体器件贯通电极用的玻璃基板。
（1）一种半导体器件贯通电极用的玻璃基板，其特征在于，其具有第1表面和第2表面，且具有从前述第1表面延伸到前述第2表面的贯通孔，其中，前述第1表面和第2表面的至少一个进行了化学强化。
（2）根据（1）所述的玻璃基板，其特征在于，其厚度在0.01mm~5mm的范围。
（3）根据（1）或（2）所述的玻璃基板，其特征在于，前述进行了化学强化的表面中的化学强化层的厚度为1μm~30μm的范围。
（4）根据（1）~（3）中的任一项所述的玻璃基板，其特征在于，表面压缩应力为500MPa以上。
（5）根据（1）~（4）中的任一项所述的玻璃基板，其特征在于，SiO2的含量为55wt%~75wt%的范围。
（6）根据（1）~（5）中的任一项所述的玻璃基板，其特征在于，前述贯通孔在前述第1表面中的孔密度为0.1个/mm2~10000个/mm2的范围。
（7）根据（1）~（6）中的任一项所述的玻璃基板，其特征在于，所述贯通孔具有锥形形状，所述锥形形状具有0.1°~20°的锥角。
发明的效果
在本发明中，可提供与现有的半导体器件贯通电极用的玻璃基板相比具有更加良好的强度的玻璃基板。
附图说明
图1为表示现有玻璃基板的剖视图的示意图。
图2为表示本发明的玻璃基板的剖视图的一个例子的示意性图。
图3为表示本发明的另一玻璃基板的放大剖视图。
图4为表示本发明的制造方法中使用的制造装置的一个结构的示意图。
图5为表示本发明的制造方法的流程的示意图。
图6所示为实施例中使用的掩模430的结构的俯视示意图。
具体实施方式
以下通过附图来说明本发明。
为了更好地理解本发明的特征，首先简单说明现有的半导体器件贯通电极用的玻璃基板的结构。
图1中所示为现有的半导体器件贯通电极用的玻璃基板的剖视图。
如图1所示，现有的半导体器件贯通电极用的玻璃基板1具有第1表面1a和第2表面1b。另外，玻璃基板1具有贯通孔5。该贯通孔5从玻璃基板1的第1表面1a贯通到第2表面1b。
通常情况下，在贯通孔5中填充有导电性物质，该导电性物质例如用作设置在玻璃基板1的上下的半导体器件、元件用的电极。另外，玻璃基板1具有将半导体器件彼此之间绝缘的作用。
因此，玻璃基板1可以用作半导体器件贯通电极用的基板。
然而，在这种半导体器件贯通电极用的玻璃基板1中，在该玻璃基板1的表面1a、1b的、贯通孔5的开口的外周部（即，贯通孔与非开口部的界面，图1的圆形符号R的部分）上，具有容易发生破裂、裂纹的问题。例如，半导体器件贯通电极用的玻璃基板1即使受到小的弯曲应力，也能以该开口的外周部为起点而发生裂纹，比较容易破损。
尤其，由于对半导体器件的进一步微细化的期望，半导体器件贯通电极用的玻璃基板中的贯通孔的孔密度今后趋向于进一步增加。若这种倾向持续下去，有玻璃基板的强度进一步降低，如前述的贯通孔的开口的外周部发生破裂的问题变得更加显著的担心。
对此，根据本发明的半导体器件贯通电极用的玻璃基板（以下也简称为“本发明的玻璃基板”）特征在于，具有第1表面和第2表面，且具有从前述第1表面延伸到前述第2表面的贯通孔，前述第1表面和第2表面的至少一个进行了化学强化。
其中，在本申请中，应该注意的是，术语“化学强化”是指：对玻璃基板的表面，通过使构成该玻璃基板的表面的碱金属与原子序号更大的其他碱金属进行离子交换，从而赋予玻璃基板的表面以压缩应力的技术的总称。
在具有这种特征的本发明的玻璃基板中，由于在进行了化学强化的表面上赋予了压缩应力，因此与现有的玻璃基板相比，前述贯通孔5的开口的外周部R的强度提高。因此，在本发明中，可得到抑制或减轻如前述的破裂、裂纹的问题、与现有的玻璃基板相比具有更高强度的玻璃基板。
以下参照附图来更详细说明本发明的玻璃基板的结构。
图2中所示为本发明的玻璃基板的示意性剖视图的一个例子。
如图2所示，本发明的玻璃基板100具有第1表面110a和第2表面110b。另外，玻璃基板100具有贯通孔150。该贯通孔150从设置在玻璃基板100的第1表面110a上的第1开口180a贯通到设置在第2表面110b上的第2开口180b。
此处，在本发明的玻璃基板100中，第1表面110a和/或第2表面110b的特征在于，具有对玻璃基板100进行化学强化处理而形成的化学强化层115a和/或115b。
由此，玻璃基板100的表面的贯通孔150的开口180a、180b的外周部（参照图1的R部）的强度提高。因此，在本发明中，可以有意义地抑制因小的应力负荷而在贯通孔150的开口180a、180b的外周部产生破裂、裂纹的问题。
化学强化层115a、115b的厚度虽然不受限制，但例如为1μm~30μm的范围，优选为5μm~25μm的范围。在通常的化学强化处理中，为了赋予大的表面压缩应力，要求加深化学强化层，在图2所示的形成了多个贯通孔的板厚度较薄的玻璃基板中，进行化学强化处理达到较深处时，玻璃整体发生离子交换。在该情况下，由于表面压缩应力没有变大，因此，优选化学强化层115a、115b不过深。另外，化学强化层115a、115b变得过厚时，内部的拉伸应力变得过大，因此，玻璃基板100的脆性有可能降低。另外，相反地过薄时，有时无法充分获得化学强化处理的效果。
另外，本发明的玻璃基板100优选化学强化处理过的表面（110a和/或110b）的表面压缩应力为500MPa以上，特别优选为650MPa以上。表面压缩应力低于500MPa时，有时不能获得充分的化学强化处理的效果。
另外，玻璃基板的表面压缩应力和化学强化层的厚度例如通过折原制作所公司制造的表面应力计FSM-6000等表面应力计，可容易地测定。
本发明的玻璃基板100在通常的情况下厚度为0.01mm~5mm的范围。这是因为，玻璃基板的厚度超过5mm时，贯通孔的形成费时，另外，低于0.01mm时，加工时会产生破裂等问题。本发明的玻璃基板100的厚度更优选为0.02~3mm，进一步优选为0.02~1mm。尤其，本发明的玻璃基板100的厚度特别优选为0.05mm以上且0.4mm以下。
本发明的玻璃基板100包含40wt%以上的SiO2。SiO2含量例如可以为55wt%~75wt%的范围。SiO2含量比它多时，在形成贯通孔时，玻璃基板的背面上发生裂纹的可能性增高。对其它成分没有特别限制，例如，可以使用Al2O3、MgO、CaO、Na2O、K2O、ZrO2等以任意的量任意组合的成分。
本发明的玻璃基板100具有多个贯通孔150。各贯通孔150可以是圆形的。在该情况下，贯通孔150的直径根据本发明的玻璃基板100的用途而不同，通常优选为5μm~500μm的范围。关于贯通孔150的直径，在使用本发明的玻璃基板100作为如上述的多层电路基板的绝缘层时，贯通孔的直径更优选为0.01mm~0.2mm，进一步优选为0.02mm~0.1mm。另外，应用晶圆级封装（WLP）技术，将本发明的玻璃基板100在晶圆上层叠，可以形成用于压力传感器等的IC芯片。该情况下的用于导入空气的贯通孔150的直径更优选为0.1~0.5mm，进一步优选为0.2~0.4mm。进而在该情况下，与空气孔不同的电极导出用的贯通孔150的直径更优选为0.01~0.2mm，进一步优选为0.02~0.1mm。尤其，使用本发明的玻璃基板100作为中介层等贯通电极用基板时，贯通孔150的直径更优选为0.005~0.075mm，进一步优选为0.01~0.05mm。
另外，如后述那样，在本发明的玻璃基板100中，上述圆形的贯通孔150的第1开口180a的直径有时与第2开口180b的直径不同。在该情况下，“贯通孔150的直径”是指两个开口180a、180b中的较大一个的直径。
较大一个的直径（dl）与较小一个的直径（ds）之比（ds/dl）优选为0.2~0.99，更优选为0.5~0.90。
在本发明的玻璃基板100中，贯通孔150的数密度根据本发明的玻璃基板100的用途而不同，通常为0.1个/mm2~10000个/mm2的范围。使用本发明的玻璃基板100作为如上述说明的多层电路基板的绝缘层时，贯通孔150的数密度优选为3个/mm2~10000个/mm2的范围，更优选为25个/mm2~100个/mm2的范围。另外，应用晶圆级封装（WLP）技术，将本发明的玻璃基板100在晶圆上层叠，形成用于压力传感器等的IC芯片时，贯通孔150的数密度优选为1个/mm2~25个/mm2，更优选为2个/mm2~10个/mm2的范围。使用本发明的玻璃基板100作为中介层等贯通电极用的基板时，贯通孔150的数密度更优选为0.1个/mm2~1000个/mm2，进一步优选为0.5个/mm2~500个/mm2。
对于本发明的玻璃基板100，针对准分子激光的波长的吸收系数优选为3cm-1以上。在该情况下，贯通孔150的形成变得更容易。为了更有效地吸收准分子激光，优选玻璃基板100中的铁（Fe）的含有率为20质量ppm以上，更优选为0.01质量%以上，进一步优选为0.03质量%以上，特别优选为0.05质量%以上。另一方面，Fe的含有率较多时，有着色增强、激光加工时的位置对准变困难的问题。Fe的含有率优选为0.2质量%以下，更优选为0.1质量%以下。
其中，在本发明的玻璃基板中，贯通孔的截面积可以从第1开口向第2开口单调减少。关于该特征，使用图3来说明。
图3中示出了本发明的另一玻璃基板的剖视图的一个例子。
如图3所示，该玻璃基板200具有第1表面210a和第2表面210b。另外，玻璃基板200具有贯通孔250。该贯通孔250从设置在玻璃基板200的第1表面210a上的第1开口280a贯通到设置在第2表面210b上的第2开口280b中。其中，在图3中，需要注意为了清楚起见而省略了化学强化层。
贯通孔250的第1开口280a的直径为L1，第2开口280b的直径为L2。
此处，与上述图2中的贯通孔150不同，贯通孔250具有“锥角”α。此处，锥角α是指玻璃基板200的第1表面210a（和第2表面210b）的法线（图的虚线）与贯通孔250的壁面270形成的角度。
其中，在图3中，将玻璃基板200的法线与贯通孔250的右侧的壁面270a形成的角度设为α，在同一图中，玻璃基板200的法线与贯通孔的左侧的面270b形成的角度同样地也是锥角α，通常，右侧的锥角α与左侧的锥角α显示了基本上相同的值。
在本发明的玻璃基板200中，锥角α优选为0.1°~20°的范围。玻璃基板200的贯通孔250具有这种锥角α的情况下，进行引线接合处理时，能够将引线从玻璃基板200的第1表面210a侧迅速插入到贯通孔250的内部。另外，由此，介由玻璃基板200的贯通孔250，能够更容易且可靠地将层叠在玻璃基板200的上下的印刷电路基板的导电层彼此连接。锥角α尤其优选为0.5°~10°的范围。
如后述那样，在本发明的玻璃基板的制造方法中，可以任意地调整锥角α。
其中，在本申请中，玻璃基板的贯通孔的锥角α可以如下操作来求出：
求出玻璃基板200的第1表面210a侧的开口280a中的贯通孔250的直径L1；
求出玻璃基板200的第2表面210b侧的开口280b中的贯通孔250的直径L2；
求出玻璃基板200的厚度；
在全体贯通孔250中，假定锥角α是均一的，由上述测定值算出锥角α。
本发明的玻璃基板可适宜地用于如下用途：半导体用器件部件用，更具体而言，多层电路基板的绝缘层、晶圆级封装、电极导出用的贯通孔、中介层等。
（关于本发明的玻璃基板的制造方法）
接着，参照图4说明具有上述特征的本发明的玻璃基板的制造方法。
在图4中示出了制造本发明的玻璃基板时使用的制造装置结构图的一个例子。
如图4所示，制造装置400具备准分子激光发生装置410、掩模430和工作台440。在准分子激光发生装置410与掩模430之间配置有多个镜面450~451和均化器460。另外，掩模430与工作台440之间配置有其它镜面452和投影透镜470。
掩模430例如可以用具有贯通开口的金属板等构成。作为金属板的材料，例如可使用铬（Cr）和不锈钢等。在该情况下，入射到掩模430的激光介由贯通开口而辐射。
或者，掩模430例如具有在对激光透明的基材（透明基材）上配置有反射层的图案的结构。因此，在掩模430中，可使透明基材上设置有反射层的部位遮断激光，没有设置反射层的部位透过激光。
在工作台440上配置有成为被加工对象的玻璃基板420。通过将工作台440进行二维或三维移动，可以将玻璃基板420移动至任意的位置。
在这种制造装置400的结构中，由准分子激光发生装置410发生的准分子激光490通过第1镜面450、均化器460和第2镜面451，入射到掩模430上。其中，准分子激光490通过均化器460时，被调整成均一强度的激光。
掩模430例如如上所述在对激光透明的基材上具有反射层的图案。因此，准分子激光490以与反射层的图案（更具体而言，没有设置反射层的部分）对应的图案从掩模430辐射。
此后，透过掩模430的激光490通过第3镜面452进行方向调整，通过投影透镜470缩小投影，入射到工作台440上所指示的玻璃基板420上。通过该激光490，在玻璃基板420上同时形成多个贯通孔。
在玻璃基板420上形成贯通孔之后，可以使玻璃基板420在工作台440上移动，然后再次在玻璃基板420上照射准分子激光490。由此，在玻璃基板420的表面的期望部分上可以形成期望的贯通孔。即，在本方法中，可以应用公知的分步重复法（stepand repeat process）。
其中，投影透镜470优选可对玻璃基板420的表面的整个加工区域照射准分子激光490，并一次性地形成贯通孔。然而，通常，大多难以获得可一次性地形成全部贯通孔的照射密度（irradiation fluence）。因此，实际上，通过用投影透镜470将通过掩模430的准分子激光490缩小投影，从而使玻璃基板420的表面上的准分子激光490的照射密度增加，确保用于形成贯通孔所必需的照射密度。
通过利用投影透镜470的缩小投影，如果将玻璃基板420的表面的准分子激光490的截面积设定为刚通过掩模430之后的准分子激光490的截面积的1/10，则可以将照射密度增加到10倍。使用缩小率为1/10的投影透镜，将准分子激光的截面面积缩小为1/100，从而可以将玻璃基板420的表面的准分子激光的照射密度设定为刚从发生装置410发生之后的准分子激光的100倍。
图5中示意性地示出了本发明的玻璃基板的制造方法的流程图的一个例子。
如图5所示，本发明的玻璃基板的制造方法包括：
（1)准备玻璃基板的步骤（步骤S110），
（2）将前述玻璃基板配置在由准分子激光发生装置发出的准分子激光的光路上的步骤（步骤S120），
（3）在前述准分子激光发生装置与前述玻璃基板之间的前述光路上配置掩模的步骤（步骤S130），
（4）将前述准分子激光从前述准分子激光发生装置沿着前述光路照射到前述玻璃基板上，由此在前述玻璃基板上形成前述贯通孔的步骤（步骤S140），
（5）对所得的具有贯通孔的玻璃基板进行化学强化处理的步骤（步骤S150）。
以下说明各步骤。
（步骤S110）
首先，准备玻璃基板。玻璃基板的优选组成等如前述。优选的是，玻璃基板包含40wt%以上的SiO2，玻璃化转变温度为400℃~700℃的范围。另外，优选的是，50℃~350℃下的平均热膨胀系数为20×10-7/K~100×10-7/K的范围。
（步骤S120）
接着，前述玻璃基板配置在由准分子激光发生装置发出的准分子激光的光路上。如图4所示，玻璃基板420可以配置在工作台440上。
作为由准分子激光发生装置410辐射的准分子激光490，只要振荡波长为250nm以下就可以使用。从输出的观点考虑，KrF准分子激光（波长248nm）、ArF准分子激光（193nm）或F2准分子激光（波长157nm）是优选的。从处理和玻璃的吸收的观点来看，ArF准分子激光是更优选的。
另外，作为准分子激光490，使用脉冲宽度较短的准分子激光时，玻璃基板420的照射部位的热扩散距离变短，可以抑制对玻璃基板的热影响。从该观点出发，准分子激光490的脉冲宽度优选为100nsec以下、更优选为50nsec以下、进一步优选为30nsec以下。
另外，准分子激光490的照射密度优选设为1J/cm2以上，更优选设为2J/cm2以上。准分子激光490的照射密度过低时，不能诱发烧蚀，难以在玻璃基板上形成贯通孔。另一方面，准分子激光490的照射密度超过20J/cm2时，有在玻璃基板上容易出现裂纹或破裂的倾向。准分子激光490的照射密度的优选范围根据所使用的准分子激光490的波长区域、加工的玻璃基板的种类等而不同，在KrF准分子激光（波长248nm）的情况下，优选为2~20J/cm2。另外，在ArF准分子激光（波长193nm）的情况下，优选为1~15J/cm2。
其中，只要没有特别说明，准分子激光490的照射密度值是指所加工的玻璃基板表面的值。另外，这种照射密度是使用能量计在加工面上测定的值。
（步骤S130）
接着，在前述准分子激光发生装置410与前述玻璃基板420之间配置掩模430。
如前述那样，掩模430例如用具有贯通开口的金属板等来构成。作为金属板的材料，例如使用铬（Cr）和不锈钢等。
或者，掩模430可以通过在透明基材上形成反射层的图案来构成。透明基材只要对于激光490而言是透明的即可，对材质没有特别限制。透明基材的材质例如可以是合成石英、熔融石英、Pyrex（注册商标）、钠钙玻璃、无碱玻璃、硼硅酸玻璃等。
另一方面，反射层只要具有有效地遮断激光490的性质即可，对材质没有特别限制。反射层例如可以用铬、银、铝、和/或金等金属构成。
另外，掩模430的大小、掩模430的反射层图案的形状、配置等没有特别限制。
（步骤S140）
接着，介由掩模430，由准分子激光发生装置410对玻璃基板420照射准分子激光490。
对玻璃基板420照射准分子激光490时，通过调节准分子激光的重复频率和照射时间，可以调整照射数（number of shots）（照射数=重复频率×照射时间）。
优选的是，以使照射密度（J/cm2）与照射数（次）与玻璃基板的厚度（mm）的乘积达到1000~30000的方式对玻璃基板420照射准分子激光490。
该范围也取决于玻璃基板420的种类、性状（推定尤其与玻璃化转变温度Tg相关），更优选为大约1000~20000，更优选为2000~15000，进一步优选为3000~10000。这是因为，照射密度与照射数的乘积在这种范围内时，更难以形成裂纹。照射密度优选为1~20J/cm2。
另外，准分子激光的照射密度较大时，有锥角α变小的倾向。相反地，照射密度较小时，锥角α趋向于变大。因此，通过调节照射密度，可以获得具有期望的锥角α的贯通孔的玻璃基板。锥角α可以为0.1°~20°的范围。
需要说明的是，半导体电路制作晶圆尺寸通常为6~8英寸左右。另外，如上所述，通过投影透镜470进行缩小投影时，玻璃基板的表面的加工区域通常为数mm见方左右。因此，为了对玻璃基板420的整个希望加工的区域照射准分子激光，在一个部位的加工结束之后，需要移动准分子激光或移动玻璃基板420。总之，优选使玻璃基板420相对于准分子激光移动。这是因为不需要驱动光学系统。
另外，将准分子激光照射于玻璃基板420上时，有时会产生碎片（飞散物）。另外，该碎片在贯通孔的内部堆积时，有时所加工的玻璃基板的品质、加工速率会劣化。因此，也可以在玻璃基板上的激光照射的同时，通过吸引或吹掉处理去除碎片。
（步骤S150）
接着，对所得具有贯通孔的玻璃基板进行化学强化处理。
化学强化处理的条件没有特别限制。例如，可以通过将玻璃基板浸渍在包含硝酸钾（KNO3）、或以硝酸钾（KNO3）为主成分的硝酸盐等的钾盐的熔融盐中来进行化学强化处理。在该情况下，玻璃基板表面的钠（Na）和/或锂（Li）与钾（K）进行离子交换，可实现玻璃基板表面的化学强化。
另外，对处理温度和处理时间没有特别限制。例如，使用硝酸钾（KNO3）熔融盐时，处理温度可以为350℃~500℃的范围。另外，处理时间可以为1小时~12小时的范围。其中，为了具有1μm~30μm范围的化学强化层并形成500MPa以上的表面压缩层，优选的是，将处理温度设为400℃~450℃的较低温度，将处理时间设为1~4小时的较短时间。
由此，在玻璃基板的表面上形成化学强化层。化学强化层的厚度例如为1μm~30μm的范围。
通过以上的工序，可以制造本发明的半导体器件贯通电极形成用的玻璃基板。
实施例
接着说明本发明的实施例。
（例1）
使用图4所示的制造装置，按照以下的步骤，制造具有多个贯通孔的玻璃基板。
（玻璃基板的制造）
首先，按照以下的步骤制作片状的玻璃。
首先，以使SiO2为72.8wt%、Al2O3为1.9wt%、MgO为3.7wt%、CaO为8.1wt%、Na2O为13.1wt%、K2O为0.3wt%的方式称量、混合1kg原料粉末。进而在该原料粉末中以使按S O3计为0.4wt%的方式添加硫酸钠。接着，将原料粉末投入铂坩埚，在1600℃下保持3小时，使混合粉末熔融。对该熔融物进行脱泡处理，使其均质化，然后将熔融物流入模具内。此后，将模具缓慢冷却，获得玻璃样品。
将所得玻璃样品切割、磨削成长100mm×宽100mm×厚0.3mm。进而对玻璃样品进行镜面加工，得到被加工用玻璃基板。
该玻璃基板的密度为2.49g/cm3，杨氏模量为约73GPa。另外，玻璃基板在50℃~350℃下的平均热膨胀系数为88×10-7/K。另外，玻璃化转变温度为540℃，应变点为528℃。
密度通过阿基米德法测定，杨氏模量通过弯曲共振试验法（Flexural resonance method）测定，玻璃化转变温度和50℃~350℃下的平均热膨胀系数通过差示热膨胀计（TMA）来测定，应变点根据基于JIS-R3103的纤维伸长法来测定。
使用的玻璃基板的组成、密度、杨氏模量、平均膨胀系数、玻璃化转变温度和应变点一并示于表1的“例1”栏中。
[表1]
Figure BDA00002267573100171
接着，如图4所示，配置准分子激光的发生装置410。其中，准分子激光的发生装置410使用LPX Pro 305（Coherent公司制造）。该装置可发生最大脉冲能量：0.6J、重复频率：50Hz、脉冲宽度：25ns、发生时光束尺寸：10mm×24mm、振荡波长：193nm的ArF准分子激光。
接着，如图4所示，将用上述方法制作的玻璃基板420配置在工作台440上。
接着，在准分子激光的发生装置410与玻璃基板420之间配置掩模430。图6示出了所使用的掩模430的示意性结构。
如图6所示，所使用的掩模430是在长30mm×宽30mm、厚度0.5mm的不锈钢基板432的第1表面434的一部分上具有贯通开口的排列部435。贯通开口的排列部435设置在不锈钢基板432的第1表面434的基本上中央的区域。
如图6的右侧所示，贯通开口的排列部435具有直径0.4mm的圆形贯通开口437在纵横向上二维排列的排列图案。贯通开口437在纵横向上均为0.6mm间距，纵向上排列16个，横向上排列40个。
贯通开口437可以透过ArF准分子激光。与此相对地，掩模403的其它区域反射ArF准分子激光。
接着，在掩模430与玻璃基板420之间配置投影透镜470。投影透镜470是焦点距离为100mm的透镜，其配置成与光路上的掩模430的距离为1100mm，与玻璃基板420的加工面（没有与工作台440接触的一侧的表面）的距离为110mm。在该情况下，投影透镜470的缩小率为1/10，缩小为1/10的掩模图案被投影到玻璃基板420上。即，以10mm×24mm的光束尺寸由准分子激光的发生装置410发生的准分子激光490在到达玻璃基板420的加工面上时被缩小成1.0mm×2.4mm的光束尺寸（面积比=1/100）。
其中，在对玻璃基板420实施激光加工之前，用能量计测定玻璃基板420的加工面的准分子激光490的照射密度。其结果，关于照射密度，将光束传送系统的损失等导致的减少部分与因光束缩小导致的增加部分合计，最大为11J/cm2左右。
使用这种制造装置，对玻璃基板420的加工面照射准分子激光490。其中，在照射时，用衰减器调整激光190，使得玻璃基板420的加工面上的照射密度为7J/cm2。通过激光490的照射，在玻璃基板420上同时形成16×40=640个部位的贯通开口。
接着，使工作台移动规定量，每次重复同样的操作。由此，在玻璃基板的中央的长9.6mm×宽9.6mm的区域中形成多个贯通孔。其中，贯通孔的密度为289个/cm2。
需要说明的是，在加工后的玻璃基板上从外观上没有发现裂纹。
接着，使用所得玻璃基板，对第1表面和第2表面二者进行化学强化处理。化学强化处理通过在大气下在400℃的硝酸钾的熔融液中将玻璃基板浸渍480分钟来实施。
由此，获得例1的玻璃基板。
（玻璃基板的评价）
接着，测定所得玻璃基板的化学强化层的厚度。测定使用折原制作所公司制造的表面应力计（FSM-6000）。测定结果，玻璃基板的两个表面上形成的化学强化层的厚度均为约10μm。
另外，测定所得玻璃基板的表面压缩应力。测定使用折原制作所公司制造的表面应力计（FSM-6000）。
测定结果，两个表面的表面压缩应力均为约660MPa。
例1的玻璃基板的化学强化层的厚度和表面压缩应力一并示于表2的“例1”栏中。
[表2]
Figure BDA00002267573100201
这样，在例1的玻璃基板中，形成了厚度约10μm的化学强化层，由此，得到具有500MPa以上的表面压缩应力的玻璃基板。对于这种具有较大表面压缩应力的玻璃基板，认为即使在作为半导体器件贯通电极用的基板材料使用时，也能有意义地抑制破裂、裂纹的产生。
（例2）
用与例1同样的方法，制作具有多个贯通孔的玻璃基板，进一步对该玻璃基板实施化学强化处理。
其中，在例2中，片状的玻璃的组成设为60.9wt%SiO2、9.6wt% Al2O3、7.0wt% MgO、11.7wt% Na2O、5.9wt% K2O和4.8wt% ZrO2。不添加CaO。片状玻璃的其它制造条件与例1的情况相同。
玻璃基板的组成和各种特性一并示于前述表1的“例2”的栏中。所得玻璃基板的密度为2.52g/cm3，杨氏模量为约78GPa。另外，玻璃基板在50℃~350℃下的平均热膨胀系数为91×10-7/K。另外，玻璃化转变温度为620℃，应变点为578℃。
另外，对玻璃基板的激光加工条件和化学强化条件与例1的情况相同。其中，在该例2中，化学强化处理的时间（将玻璃基板在熔融KNO3中浸渍的时间）设为90分钟。
使用例2的玻璃基板，测定化学强化层的厚度和表面压缩应力。结果示于上述表2的“例2”栏中。
化学强化层的厚度在两个表面上均为15μm。另外，所得玻璃基板的表面压缩应力在两个表面上均为约850MPa。
对于这种具有较大表面压缩应力的玻璃基板，认为即使在作为半导体器件贯通电极用的基板材料使用时，也能有意义地抑制破裂、裂纹的产生。
（例3）
用与例1同样的方法，制作具有多个贯通孔的玻璃基板，进一步，对该玻璃基板实施化学强化处理。
其中，在例3中，片状的玻璃的组成为62.2wt%SiO2、17.2wt%Al2O3、3.9wt% MgO、0.6wt% CaO、12.8wt% Na2O和3.5wt% K2O。不添加ZrO2。片状玻璃的其它制造条件与例1的情况相同。
玻璃基板的组成和各种特性一并示于前述表1的“例3”的栏中。所得玻璃基板的密度为2.46g/cm3，杨氏模量为约73GPa。另外，玻璃基板在50℃~350℃下的平均热膨胀系数为93×10-7/K。另外，玻璃化转变温度为595℃，应变点为553℃。
另外，对玻璃基板的激光加工条件和化学强化条件与例1的情况相同。其中，在该例3中，化学强化处理的时间（将玻璃基板在熔融KNO3中浸渍的时间）为120分钟。
使用例3的玻璃基板，测定化学强化层的厚度和表面压缩应力。结果示于前述表2的“例3”栏中。
化学强化层的厚度在两个表面上均为20μm。另外，所得玻璃基板的表面压缩应力在两个表面上均为约750MPa。
对于这种具有较大表面压缩应力的玻璃基板，认为即使在作为半导体器件贯通电极用的基板材料使用时，也能有意义地抑制破裂、裂纹的产生。
以上参照特定的实施方式详细说明了本发明，但本领域技术人员清楚，在不脱离本发明的精神和范围的情况下可以进行各种变更、修改。
本申请是以2010年4月20日申请的日本专利申请2010-097225为基础的，其内容作为参照并入到此处。
产业上的可利用性
本发明可在如下的用途中适宜使用的玻璃基板中利用：半导体用器件部件用，更具体而言，多层电路基板的绝缘层、晶圆级封装、电极导出用的贯通孔、中介层等用途。
附图标记说明
1    现有玻璃基板
1a    第1表面
1b    第2表面
5    贯通孔
100    本发明的玻璃基板
110a   第1表面
110b   第2表面
115a、115b    化学强化层
150    贯通孔
180a    第1开口
180b    第2开口
200    另一玻璃基板
210a    第1表面
210b    第2表面
250    贯通孔
270    贯通孔的壁面
280a    第1开口
280b    第2开口
α    锥角
L1  贯通孔的第1开口的直径
L2  贯通孔的第2开口的直径
400  制造装置
410  准分子激光的发生装置
420  玻璃基板
430  掩模
432  不锈钢基板
434  第1表面
435  贯通开口的排列部
437  贯通开口
440  工作台
450~452  镜面
460  均化器
470  投影透镜
490  准分子激光

Claims (7)

1.一种半导体器件贯通电极用的玻璃基板，其特征在于，其具有第1表面和第2表面，且具有从所述第1表面延伸到所述第2表面的贯通孔，
其中，所述第1表面和第2表面的至少一个进行了化学强化。
2.根据权利要求1所述的玻璃基板，其特征在于，其厚度在0.01mm~5mm的范围。
3.根据权利要求1或2所述的玻璃基板，其特征在于，所述进行了化学强化的表面中的化学强化层的厚度为1μm~30μm的范围。
4.根据权利要求1~3的任一项所述的玻璃基板，其特征在于，表面压缩应力为500MPa以上。
5.根据权利要求1~4的任一项所述的玻璃基板，其特征在于，以55wt%~75wt%的范围含有SiO2。
6.根据权利要求1~5的任一项所述的玻璃基板，其特征在于，所述贯通孔在所述第1表面中的孔密度为0.1个/mm2~10000个/mm2的范围。
7.根据权利要求1~6的任一项所述的玻璃基板，其特征在于，所述贯通孔具有锥形形状，所述锥形形状具有0.1°~20°的锥角。
CN2011800195606A 2010-04-20 2011-04-14 半导体器件贯通电极用的玻璃基板 Pending CN102844857A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-097225 2010-04-20
JP2010097225 2010-04-20
PCT/JP2011/059317 WO2011132600A1 (ja) 2010-04-20 2011-04-14 半導体デバイス貫通電極用のガラス基板

Publications (1)

Publication Number Publication Date
CN102844857A true CN102844857A (zh) 2012-12-26

Family

ID=44834121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800195606A Pending CN102844857A (zh) 2010-04-20 2011-04-14 半导体器件贯通电极用的玻璃基板

Country Status (7)

Country Link
US (1) US20130034688A1 (zh)
EP (1) EP2562805A1 (zh)
JP (1) JPWO2011132600A1 (zh)
KR (1) KR20130059325A (zh)
CN (1) CN102844857A (zh)
TW (1) TW201201334A (zh)
WO (1) WO2011132600A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104045243A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 晶圆、面板、半导体器件以及玻璃处理方法
CN113383413A (zh) * 2019-03-29 2021-09-10 Skc株式会社 半导体用封装玻璃基板、半导体用封装基板及半导体装置
CN114206795A (zh) * 2019-06-20 2022-03-18 康宁股份有限公司 用于制造玻璃带的方法和设备
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8539794B2 (en) * 2011-02-01 2013-09-24 Corning Incorporated Strengthened glass substrate sheets and methods for fabricating glass panels from glass substrate sheets
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
WO2014079478A1 (en) 2012-11-20 2014-05-30 Light In Light Srl High speed laser processing of transparent materials
EP2754524B1 (de) 2013-01-15 2015-11-25 Corning Laser Technologies GmbH Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie
EP2781296B1 (de) 2013-03-21 2020-10-21 Corning Laser Technologies GmbH Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser
JP6288499B2 (ja) * 2013-10-03 2018-03-07 日本電気硝子株式会社 強化ガラス板及びこれを用いた携帯端末
US9815730B2 (en) 2013-12-17 2017-11-14 Corning Incorporated Processing 3D shaped transparent brittle substrate
US11556039B2 (en) 2013-12-17 2023-01-17 Corning Incorporated Electrochromic coated glass articles and methods for laser processing the same
US9701563B2 (en) 2013-12-17 2017-07-11 Corning Incorporated Laser cut composite glass article and method of cutting
US10442719B2 (en) 2013-12-17 2019-10-15 Corning Incorporated Edge chamfering methods
US9850160B2 (en) 2013-12-17 2017-12-26 Corning Incorporated Laser cutting of display glass compositions
US20150165560A1 (en) 2013-12-17 2015-06-18 Corning Incorporated Laser processing of slots and holes
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
US9676167B2 (en) 2013-12-17 2017-06-13 Corning Incorporated Laser processing of sapphire substrate and related applications
JP2015156427A (ja) 2014-02-20 2015-08-27 アイシン精機株式会社 ガラス加工部品及びその製造方法並びに電子装置及びその製造方法
US9815144B2 (en) 2014-07-08 2017-11-14 Corning Incorporated Methods and apparatuses for laser processing materials
CN107073642B (zh) * 2014-07-14 2020-07-28 康宁股份有限公司 使用长度和直径可调的激光束焦线来加工透明材料的系统和方法
US10335902B2 (en) 2014-07-14 2019-07-02 Corning Incorporated Method and system for arresting crack propagation
CN208586209U (zh) 2014-07-14 2019-03-08 康宁股份有限公司 一种用于在工件中形成限定轮廓的多个缺陷的系统
US10526234B2 (en) 2014-07-14 2020-01-07 Corning Incorporated Interface block; system for and method of cutting a substrate being transparent within a range of wavelengths using such interface block
US10047001B2 (en) 2014-12-04 2018-08-14 Corning Incorporated Glass cutting systems and methods using non-diffracting laser beams
WO2016115017A1 (en) 2015-01-12 2016-07-21 Corning Incorporated Laser cutting of thermally tempered substrates using the multi photon absorption method
JP7292006B2 (ja) 2015-03-24 2023-06-16 コーニング インコーポレイテッド ディスプレイガラス組成物のレーザ切断及び加工
JP2018516215A (ja) 2015-03-27 2018-06-21 コーニング インコーポレイテッド 気体透過性窓、および、その製造方法
US9691634B2 (en) 2015-04-02 2017-06-27 Abexl Inc. Method for creating through-connected vias and conductors on a substrate
US10593562B2 (en) 2015-04-02 2020-03-17 Samtec, Inc. Method for creating through-connected vias and conductors on a substrate
US11186060B2 (en) 2015-07-10 2021-11-30 Corning Incorporated Methods of continuous fabrication of holes in flexible substrate sheets and products relating to the same
US20170103249A1 (en) 2015-10-09 2017-04-13 Corning Incorporated Glass-based substrate with vias and process of forming the same
EP3957611A1 (en) 2016-05-06 2022-02-23 Corning Incorporated Transparent substrates with improved edge surfaces
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
EP3490945B1 (en) 2016-07-29 2020-10-14 Corning Incorporated Methods for laser processing
US10522963B2 (en) 2016-08-30 2019-12-31 Corning Incorporated Laser cutting of materials with intensity mapping optical system
US10730783B2 (en) 2016-09-30 2020-08-04 Corning Incorporated Apparatuses and methods for laser processing transparent workpieces using non-axisymmetric beam spots
EP3529214B1 (en) 2016-10-24 2020-12-23 Corning Incorporated Substrate processing station for laser-based machining of sheet-like glass substrates
US10752534B2 (en) 2016-11-01 2020-08-25 Corning Incorporated Apparatuses and methods for laser processing laminate workpiece stacks
US10688599B2 (en) 2017-02-09 2020-06-23 Corning Incorporated Apparatus and methods for laser processing transparent workpieces using phase shifted focal lines
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10626040B2 (en) 2017-06-15 2020-04-21 Corning Incorporated Articles capable of individual singulation
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US10470300B1 (en) * 2018-07-24 2019-11-05 AGC Inc. Glass panel for wiring board and method of manufacturing wiring board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003020257A (ja) * 2001-07-04 2003-01-24 Hitachi Ltd 配線基板および半導体装置及びそれらの製造方法
US20040246692A1 (en) * 2001-07-12 2004-12-09 Toshiya Satoh Electronic circuit component

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3479890B2 (ja) 2001-08-24 2003-12-15 住友重機械工業株式会社 レーザ穴あけ加工装置
JP3898489B2 (ja) * 2001-11-19 2007-03-28 京セラ株式会社 多層配線基板の製造方法
JP2003238249A (ja) * 2002-02-19 2003-08-27 Kyocera Corp ガラスセラミックス並びに配線基板
US7226654B2 (en) * 2003-07-29 2007-06-05 Kyocera Corporation Laminated wiring board and its mounting structure
JP2005088045A (ja) 2003-09-17 2005-04-07 Sumitomo Heavy Ind Ltd レーザ穴あけ方法及び装置
WO2009044853A1 (ja) 2007-10-04 2009-04-09 Menicon Co., Ltd. 眼用レンズ用着色剤、眼用レンズ用材料、眼用レンズの製造方法および眼用レンズ
JP2009158522A (ja) * 2007-12-25 2009-07-16 Kyocera Corp 配線基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003020257A (ja) * 2001-07-04 2003-01-24 Hitachi Ltd 配線基板および半導体装置及びそれらの製造方法
US20040246692A1 (en) * 2001-07-12 2004-12-09 Toshiya Satoh Electronic circuit component

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104045243A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 晶圆、面板、半导体器件以及玻璃处理方法
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
CN113383413A (zh) * 2019-03-29 2021-09-10 Skc株式会社 半导体用封装玻璃基板、半导体用封装基板及半导体装置
CN113383413B (zh) * 2019-03-29 2022-04-08 爱玻索立克公司 半导体用封装玻璃基板、半导体用封装基板及半导体装置
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
CN114206795A (zh) * 2019-06-20 2022-03-18 康宁股份有限公司 用于制造玻璃带的方法和设备
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11728259B2 (en) 2019-08-23 2023-08-15 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same

Also Published As

Publication number Publication date
EP2562805A1 (en) 2013-02-27
WO2011132600A1 (ja) 2011-10-27
US20130034688A1 (en) 2013-02-07
TW201201334A (en) 2012-01-01
KR20130059325A (ko) 2013-06-05
JPWO2011132600A1 (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
CN102844857A (zh) 半导体器件贯通电极用的玻璃基板
US11276584B2 (en) Substrate with glass sheet, resin layer and through-glass via
CN106167355B (zh) 敏化的光敏玻璃及其生产方法
KR102391793B1 (ko) 관통 전극이 달린 유리 기판의 제조 방법 및 유리 기판
JP6643263B2 (ja) レーザ加工用ガラス及びそれを用いた孔付きガラスの製造方法
EP3535085B1 (en) Method of laser processing laminate workpiece stacks with forming a contour line in a first tranparent workpiece and then separating a resin layer from the first transparent workpiece
US20030045420A1 (en) Mother glass for laser processing and glass for laser processing
TW201930216A (zh) 玻璃基板
JPH01134988A (ja) ガラス又はガラスーセラミック基体及び銅一滲出性ガラスへの熱的書込み
CN112823145B (zh) 增强的离子交换方法
JP6403715B2 (ja) 感光性ガラス体の連続的製造
CN111065611A (zh) 具有改进的应力分布的玻璃基制品
CN102844858A (zh) 用于形成半导体器件贯通电极的玻璃基板
WO2004033382A1 (en) Lens array, method for fabricating the lens array and photosensitive glass plate
WO2020241805A1 (ja) 微細構造付ガラス基板、導電層付ガラス基板、及び微細構造付ガラス基板を製造する方法
WO2020129553A1 (ja) 微細構造付ガラス基板及び微細構造付ガラス基板の製造方法
JP2011228495A (ja) 半導体デバイス貫通電極形成用のガラス基板の製造方法および半導体デバイス貫通電極形成用のガラス基板
US20050233889A1 (en) Glass capable of being machined by laser
JP4405761B2 (ja) レーザ加工用ガラス
JP6751222B1 (ja) 微細構造付ガラス基板を製造する方法及びガラス基板
CN106746743A (zh) 一种通过飞秒激光诱导玻璃表面选择性析晶的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121226