JP2009295862A - 高周波樹脂パッケージ - Google Patents

高周波樹脂パッケージ Download PDF

Info

Publication number
JP2009295862A
JP2009295862A JP2008149410A JP2008149410A JP2009295862A JP 2009295862 A JP2009295862 A JP 2009295862A JP 2008149410 A JP2008149410 A JP 2008149410A JP 2008149410 A JP2008149410 A JP 2008149410A JP 2009295862 A JP2009295862 A JP 2009295862A
Authority
JP
Japan
Prior art keywords
resin
mounting surface
substrate
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008149410A
Other languages
English (en)
Inventor
Tomohiro Mizutani
知大 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008149410A priority Critical patent/JP2009295862A/ja
Publication of JP2009295862A publication Critical patent/JP2009295862A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】パッケージ内に搭載される部品の実装性や親回路基板等の他の基板への実装性がよく、放熱性に優れる高周波樹脂パッケージを得ること。
【解決手段】本発明の高周波樹脂パッケージ8は、半導体チップ3と、平板形状を呈し、略平坦な面とされて半導体チップが搭載されたチップ搭載面1aと、チップ搭載面の他方面側であって略平坦な面とされて入出力端子が形成された端子面1bと、を備える樹脂基板1と、チップ搭載面側で樹脂基板を覆うとともに、半導体チップを収容するキャビティ部4aが形成された樹脂多層キャップ4と、を有する。
【選択図】 図1

Description

この発明は、電子部品を搭載し、マイクロ波帯やミリ波帯の高周波回路が搭載される高周波樹脂パッケージに関するもので、特に、小型化、高密度化に寄与するとともに実装性に優れた高周波樹脂パッケージに関するものである。
近年、通信用の送受信装置やレーダ装置の多機能化、高性能化のために、フェーズドアレイアンテナ方式の適用が進んでいる。フェーズドアレイアンテナは、複数のアンテナ素子で送受信される高周波信号の位相を制御することでアンテナの指向方向を変えるもので、構成上、各アンテナ素子に対応する送受信用増幅器や移相器をパッケージングした多数の送受信モジュールが必要となる。一方、これらの装置には、高機能化、高性能化に加え、低価格化、小型化の要求が同様に高まっており、とりわけ、限られたスペースに多数使用する送受信モジュール用の高周波樹脂パッケージでは、小型化、高密度化、高放熱性および製造性の良さが求められている。
特許文献1においては、金属カバーで覆われた回路基板上に回路部品を搭載するとともに、回路基板の底面にキャビティ部としての凹部を形成し、該凹部に回路部品を実装し、回路基板の凹部が形成された側の底面を親回路基板に対向させて実装されるハイブリッドモジュールにおいて、凹部の底面にはグランド電極を形成し、凹部の壁面にはグランド電極と接続する金属膜を形成し、凹部の底面にはグランド電極と接続する金属壁を立設しており、回路部品に発生する熱を金属膜及び金属壁を介して効率的に親回路基板に放熱するようにしている。
特開2000−183488号公報
このような回路基板の基材としてセラミックを用いた多層基板が用いられる。セラミックを用いた多層基板は、絶縁材であるセラミックシートと導電材である導電性ペーストを重ね合わせ、同時に焼成を行って製造される。セラミックシートと導電性ペーストとの両者の焼成時の収縮率の差異から、焼成時に内部応力が発生する。この内部応力は基板内の絶縁材や導体の分布が不均一であったり、構造的に弱い部分があったりする場合に、基板の反りや凹凸等の変形の原因となる。
特許文献1に記載の回路基板は回路部品を実装する凹部(キャビティ部)が形成されているため、基板内の絶縁材や導電材の分布が不均一である。また、キャビティ部の側壁部分は構造的に脆弱である。したがって、回路基板の焼成時に生じる内部応力により、回路基板に反りや凹凸等の変形が生じやすい。
回路基板の反りや凹凸は、キャビティ部に半導体チップを実装する際や、回路基板を親回路基板に実装する際に接続不良を招くとういう課題がある。また、回路基板の反りや凹凸により、半導体チップと回路基板との密着性や、回路基板と親回路基板との密着性が不足して放熱効率の低下を招くという課題がある。
本発明は、上記に鑑みてなされたものであって、パッケージ内に搭載される部品の実装性や親回路基板等の他の基板への実装性がよく、放熱性に優れる高周波樹脂パッケージを得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明の高周波樹脂パッケージは、半導体チップと、平板形状を呈し、略平坦な面とされて半導体チップが搭載されたチップ搭載面と、チップ搭載面の他方面側であって略平坦な面とされて入出力端子が形成された端子面と、を備える樹脂基板と、チップ搭載面側で樹脂基板を覆うとともに、半導体チップを収容するキャビティ部が形成された樹脂多層キャップと、を有する。
この発明によれば、回路基板としての樹脂基板のチップ搭載面と端子面が略平坦な面であるため、構造的な脆弱性を抑えて樹脂基板の変形を抑えることができる。また、チップ搭載面と端子面が略平坦な面であり変形も少ないので、樹脂基板と半導体チップ及び回路基板と親回路基板等の他の基板との密着性がよく、実装性及び放熱性に優れた高周波樹脂パッケージが得られる。
以下に、本発明にかかる高周波樹脂パッケージの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、この発明の実施の形態1に係る高周波樹脂パッケージの断面構造を示す図である。高周波樹脂パッケージ8は、樹脂基板1、半導体チップ3、樹脂多層キャップ4を有して構成されている。
樹脂基板1は、平板形状を呈する板状の部材であり、図1において、親回路基板9上に実装されている。樹脂基板1は、略平坦な面とされて半導体チップ3が実装されるチップ搭載面1aを備える。チップ搭載面1aの他方面側は、略平坦な面とされて金属バンプ(突起電極)10aが形成された端子面1bを備える。金属バンプ10aは、高周波樹脂パッケージ8が親回路基板9へ実装される際の入出力端子として機能する。樹脂基板1のチップ搭載面1aと端子面1bとが略平坦な面とされているので、構造的な脆弱部がなく、樹脂基板1の製造工程において焼成した際に反りや凹凸等の変形が生じにくく、焼成後もチップ搭載面1a及び端子面1bの平面度を高く保つことができる。
樹脂基板1には、チップ搭載面1a側と端子面1b側を電気的に接続可能とする複数のビアホール6aが形成されている。複数のビアホール6aのうち、半導体チップ3が搭載される位置に形成されたビアホール6aは、半導体チップ3の搭載位置から端子面1b側に向けて貫通している。端子面1b側におけるビアホール6aの末端位置は、金属バンプ10aが形成される位置に対応しており、ビアホール6aと金属バンプ10aは電気的に接続される。樹脂基板1の内部には導体配線7aが敷設されている。導体配線7aは、樹脂基板1の内部でビアホール6a同士を接続する。樹脂基板1の端子面1bが親回路基板9に対して加熱圧着されて高周波樹脂パッケージ8が親回路基板9に実装される。
なお、樹脂基板1の基板素材としてBTレジンやEL230等の低価格材料を用いれば、高周波樹脂パッケージ8の製造コストを抑制することができる。
半導体チップ3は、樹脂基板1のチップ搭載面1aに実装される。半導体チップ3の樹脂基板と対向する面は略平坦な面となっており、金属バンプ10bが形成されている。この金属バンプ10bは、半導体チップ3がチップ搭載面1aに配置された際に、樹脂基板1に形成されたビアホール6aの末端位置に対応するように形成されている。
半導体チップ3は、樹脂基板1のチップ搭載面1a上に配置した状態で加熱圧着することで実装される。加熱圧着により、半導体チップ3に形成された金属バンプ10bとビアホール6bの末端とが電気的に接続される。金属バンプ10bと接続されるビアホール6bは、半導体チップ3の搭載位置から樹脂基板1の端子面1bに向けて貫通しているので、半導体チップ3で発生した熱を効率よく親回路基板9側に放熱させることができる。
樹脂多層キャップ4は、樹脂基板1のチップ搭載面1aを覆うとともに、半導体チップ3を収容するキャビティ部(凹部)4aが形成されている。キャビティ部4aの周囲は、チップ搭載面1aと対向して略平坦な面とされた周縁部4bとなっている。
樹脂多層キャップ4には、周縁部4bから内部に向けてビアホール6が形成されている。また、樹脂多層キャップ4の内部には導体配線7bが敷設されている。導体配線7bは、ビアホール6b同士を接続する。また、周縁部4bには、ビアホール6の末端に対応する位置に接続部としての金属バンプ10cが形成されている。金属バンプ10cは、樹脂多層キャップ4を樹脂基板1のチップ搭載面1a上に配置した際に、樹脂基板1に形成されたビアホール6bの末端に対応する位置に形成されている。樹脂多層キャップ4は、半導体チップ3が実装された樹脂基板1に対して加熱圧着等により取り付けられる。
上記説明のように構成された本実施の形態1に係る高周波樹脂パッケージ8では、親回路基板9と半導体チップ3がビアホール6a,6b及び導体配線7a,7bを介して接続され、親回路基板9からの入出力信号及び半導体チップ3の入出力信号をビアホール6a,6b及び導体配線7a,7bを介して伝送する。
樹脂基板1のチップ搭載面1aは略平坦な面とされているので、半導体チップ3を加熱圧着した際に、半導体チップ3に形成された複数の金属バンプ10bに対して均等に圧着力が加わるため、バンプ実装の実装性や信頼性に優れる。また、金属バンプ10bを介して半導体チップ3を実装することで、半導体チップ3の周辺にボンディングワイヤ用のスペースを必要とせず、高周波樹脂パッケージ8の小型化や高密度化が可能となる。
また、樹脂基板1のチップ搭載面1aが略平坦な面であり、かつ樹脂多層キャップ4の周縁部4bが略平坦な面であるため、周縁部4bに形成された複数の金属バンプ10cに均等に圧着力が加わるためバンプ実装性や信頼性に優れる。したがって、樹脂多層キャップ4の周縁部4bに多数の金属バンプ10cを形成しても、その金属バンプ10cと樹脂基板1に形成されたビアホール6aとを確実に接続することができる。
また、周縁部4bに多数の金属バンプ10cを形成し、その金属バンプ10cに合わせて導体配線7bを敷設すれば、樹脂多層キャップ4の内部に何重にも導体配線7bを敷設することができる。これにより、樹脂基板1側の導体配線7aを減らすことができ、樹脂基板1の厚さを薄くすることができる。樹脂基板1の導体配線7aを減らすことで、樹脂基板1における樹脂及び導体配線の分布の偏在を抑えることができる。したがって、樹脂基板1を焼成した際に、より一層変形しにくくすることができ、チップ搭載面1a及び端子面1bの平面度を高く保つことができる。
また、樹脂基板1の端子面1bが略平坦な面とされているので、端子面1bに形成された複数の金属バンプ10aに均等に圧着力が加わるためパンプ実装性や信頼性に優れる。また、端子面1bと親回路基板9との密着性もよく、放熱性にも優れる。樹脂基板1の端子面1b全体に金属バンプ10aを形成することができるため、高周波樹脂パッケージ8と親回路基板9との接続数の増加に容易に対応可能となり、高周波樹脂パッケージ8の小型化や高密度化にも寄与することができる。
実施の形態2.
図2は、この発明の実施の形態2に係る高周波樹脂パッケージの断面構造を示す図である。図1と同一又は相当する構成については、同一の符号を付して重複する説明を省略する。本実施の形態2では、樹脂多層キャップ4のキャビティ部4aに抵抗やコンデンサ等のチップ部品11が実装されている。キャビティ部4aにチップ部品11を実装することで、高周波樹脂パッケージ8のより一層の小型化や高密度化が可能となる。
実施の形態3.
図3は、この発明の実施の形態3に係る高周波樹脂パッケージの断面構造を示す図である。図2と同一または相当する構成については、同一の符号を付して重複する説明を省略する。本実施の形態3では、樹脂基板1の内部に平行平板コンデンサ(受動回路)12が内蔵され、樹脂多層キャップ4の内部にスパイラルインダクタ(受動回路)13が内蔵されている。
樹脂基板1及び樹脂多層キャップ4の内部に平行平板コンデンサ12やスパイラルインダクタ13を内蔵したので、チップ部品11の数を削減でき、高周波樹脂パッケージ8のより一層の小型化や高密度化が可能となる。樹脂基板1は、反りや凹凸等の変形が少ないため、内蔵する平行平板コンデンサ12やスパイラルインダクタ13を形成する導体パターンや基板厚の寸法精度が良く、平行平板コンデンサ12の容量値やスパイラルインダクタ13のインダクタ値の高精度化を図ることができる。なお、本実施の形態3では、平行平板コンデンサ12とスパイラルインダクタ13を樹脂基板1と樹脂多層キャップ4とに分けて内蔵しているが、樹脂基板1又は樹脂多層キャップ4のいずれか一方に内蔵させてもよい。
実施の形態4.
図4は、この発明の実施の形態4に係る高周波樹脂パッケージの断面構造を示す図である。図3と同一または相当する構成については、同一の符号を付して重複する説明を省略する。本実施の形態4では、樹脂基板1のチップ搭載面1aを樹脂多層キャップ4で覆った後に、キャビティ部4aとチップ搭載面1aとで形成される空間に樹脂14を充填している。チップ搭載面1aと樹脂多層キャップ4の間を樹脂14により充填することにより、キャビティ部4a内の半導体チップ3やチップ部品11の気密、保護ができるとともに、半導体チップ3の発生する熱が樹脂14を介して樹脂基板1へ伝熱されるため、放熱性が良くなる。
以上のように、本発明にかかる高周波樹脂パッケージは、マイクロ波帯やミリ波帯の高周波回路が搭載される高周波樹脂パッケージに関するもので、特に、高周波樹脂パッケージの小型化、高密度化及び実装性の向上に適している。
実施の形態1に係る高周波樹脂パッケージの断面構造を示す図である。 実施の形態2に係る高周波樹脂パッケージの断面構造を示す図である。 実施の形態3に係る高周波樹脂パッケージの断面構造を示す図である。 実施の形態4に係る高周波樹脂パッケージの断面構造を示す図である。
符号の説明
1 樹脂基板
1a チップ搭載面
1b 端子面
3 半導体チップ
4 樹脂多層キャップ
4a キャビティ部(凹部)
4b 周縁部
6a,6b ビアホール
7a,7b 導体配線
8 高周波樹脂パッケージ
9 親回路基板
10a,10b,10c 金属バンプ(突起電極)
11 チップ部品
12 平行平板コンデンサ(受動回路)
13 スパイラルインダクタ(受動回路)
14 樹脂

Claims (8)

  1. 半導体チップが搭載される平坦なチップ搭載面と、該チップ搭載面の他方面側であって入出力端子が形成された平坦な端子面とを有する平板形状の樹脂基板と、
    前記チップ搭載面側で前記樹脂基板を覆うとともに、前記半導体チップを収容する凹部が形成された樹脂多層キャップと、を備え、
    前記樹脂多層キャップは、前記凹部の周縁部に前記樹脂多層キャップと前記樹脂基板とを電気的に接続する接続部を有することを特徴とする高周波樹脂パッケージ。
  2. 前記接続部が、金属バンプであることを特徴とする請求項1に記載の高周波樹脂パッケージ。
  3. 前記半導体チップは前記チップ搭載面と対向する面に金属バンプを備え、その金属バンプを介して前記チップ搭載面に搭載されていることを特徴とする請求項1又は請求項2に記載の高周波樹脂パッケージ。
  4. 前記樹脂基板の入出力端子が金属バンプであることを特徴とする請求項1から請求項3のうちいずれか1項に記載の高周波樹脂パッケージ。
  5. 前記樹脂基板には、前記チップ搭載面における前記半導体チップの下部から前記端子面に貫通するビアホールが形成されていることを特徴とする請求項1から請求項4のうちいずれか1項に記載の高周波樹脂パッケージ。
  6. 前記凹部にチップ部品を搭載したことを特徴とする請求項1から請求項5のうちいずれか1項に記載の高周波樹脂パッケージ。
  7. 前記樹脂基板又は前記樹脂多層キャップ内部のうち少なくともいずれか一方に受動回路を内蔵したことを特徴とする請求項1から請求項6のうちいずれか1項に記載の高周波樹脂パッケージ。
  8. 前記凹部に樹脂が充填されていることを特徴とする請求項1から請求項7のうちいずれか1項に記載の高周波樹脂パッケージ。
JP2008149410A 2008-06-06 2008-06-06 高周波樹脂パッケージ Pending JP2009295862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008149410A JP2009295862A (ja) 2008-06-06 2008-06-06 高周波樹脂パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008149410A JP2009295862A (ja) 2008-06-06 2008-06-06 高周波樹脂パッケージ

Publications (1)

Publication Number Publication Date
JP2009295862A true JP2009295862A (ja) 2009-12-17

Family

ID=41543769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008149410A Pending JP2009295862A (ja) 2008-06-06 2008-06-06 高周波樹脂パッケージ

Country Status (1)

Country Link
JP (1) JP2009295862A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033266A (ja) * 2012-09-17 2019-02-28 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065726A (ja) * 1992-06-23 1994-01-14 Sony Corp 樹脂製中空パッケージを用いた半導体装置
JP2003163304A (ja) * 2001-11-29 2003-06-06 Mitsubishi Electric Corp 高周波パッケージ
JP2004071950A (ja) * 2002-08-08 2004-03-04 Matsushita Electric Ind Co Ltd 半導体パッケージおよびその製造方法
JP2005019649A (ja) * 2003-06-25 2005-01-20 Kyocera Corp アンテナ一体型高周波素子収納用パッケージおよびアンテナ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065726A (ja) * 1992-06-23 1994-01-14 Sony Corp 樹脂製中空パッケージを用いた半導体装置
JP2003163304A (ja) * 2001-11-29 2003-06-06 Mitsubishi Electric Corp 高周波パッケージ
JP2004071950A (ja) * 2002-08-08 2004-03-04 Matsushita Electric Ind Co Ltd 半導体パッケージおよびその製造方法
JP2005019649A (ja) * 2003-06-25 2005-01-20 Kyocera Corp アンテナ一体型高周波素子収納用パッケージおよびアンテナ装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033266A (ja) * 2012-09-17 2019-02-28 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11728259B2 (en) 2019-08-23 2023-08-15 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same

Similar Documents

Publication Publication Date Title
US10115712B2 (en) Electronic module
KR101814546B1 (ko) 전자 소자 실장용 기판 및 전자 장치
CN103367269B (zh) 用于射频应用的隔离混合基板
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
US10512153B2 (en) High frequency circuit
KR100887558B1 (ko) 반도체 패키지
US20120104570A1 (en) Semiconductor package module
US20170181287A1 (en) Electronic package
JP2009295862A (ja) 高周波樹脂パッケージ
TWI722913B (zh) 半導體封裝
US9538644B2 (en) Multilayer wiring substrate and module including same
US20090189271A1 (en) Printed circuit board, semiconductor package, card apparatus, and system
US11283166B2 (en) Module unit having integrated antennas
JP2010050150A (ja) 半導体装置及び半導体モジュール
JPWO2020100849A1 (ja) 実装型電子部品、および、電子回路モジュール
CN108269790B (zh) 具有集成天线的封装的装置
KR101555403B1 (ko) 배선기판
WO2016117075A1 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP4858985B2 (ja) 弾性表面波フィルタパッケージ
CN112397462A (zh) 半导体封装结构及其制造方法
US20150187676A1 (en) Electronic component module
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
TW202019246A (zh) 中介板與具有其的封裝結構
JP5544280B2 (ja) 配線基板
JP2003163304A (ja) 高周波パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108