JP2019033266A - 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法 - Google Patents

溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法 Download PDF

Info

Publication number
JP2019033266A
JP2019033266A JP2018178670A JP2018178670A JP2019033266A JP 2019033266 A JP2019033266 A JP 2019033266A JP 2018178670 A JP2018178670 A JP 2018178670A JP 2018178670 A JP2018178670 A JP 2018178670A JP 2019033266 A JP2019033266 A JP 2019033266A
Authority
JP
Japan
Prior art keywords
cap
electrical connection
electrical
groove
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018178670A
Other languages
English (en)
Other versions
JP6639600B2 (ja
Inventor
ヴィカール，ドミニク
Vicard Dominique
ブラン，ジャン
Brun Jean
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2019033266A publication Critical patent/JP2019033266A/ja
Application granted granted Critical
Publication of JP6639600B2 publication Critical patent/JP6639600B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/69—Structure, shape, material or disposition of the connectors after the connecting process of an individual connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/63—Connectors not provided for in any of the groups H01L2224/10 - H01L2224/50 and subgroups; Manufacturing methods related thereto
    • H01L2224/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L2224/66—Structure, shape, material or disposition of the connectors prior to the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/63—Connectors not provided for in any of the groups H01L2224/10 - H01L2224/50 and subgroups; Manufacturing methods related thereto
    • H01L2224/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L2224/69—Structure, shape, material or disposition of the connectors after the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/66—Structure, shape, material or disposition of the connectors prior to the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Connector Housings Or Holding Contact Members (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法を提供する。【解決手段】キャップ１は、少なくとも一つのチップ付き要素２と組み立てられることが意図され、キャップは、配線要素を収容する第１の溝４の一部を形成する少なくとも一つの肩部３の境界を定める複数の電気絶縁層１ａの積層部を備える。キャップは、積層部の組立て表面に配置され、チップ付き要素２の面の上に取り付けられることが意図された少なくとも一つの電気的バンプ接点と、肩部３の壁に配置された少なくとも一つの電気的接続端子５と、電気的接続端子５を電気的バンプ接点に電気的に接続する電気的接続要素とをさらに備える。【選択図】図１

Description

本発明は、超小型電子技術の分野に関する。
より詳細には、本発明の主題は、少なくとも一つのチップ付き要素と組み立てられることが意図されたキャップである。
電子チップの分野では、特に配線要素と一体化するために、チップ付き要素を装備し、その上にキャップが取り付けられて、配線要素を埋め込むための溝の境界を定めるデバイスがある。チップ付き要素は接続端子を備え、接続端子は、チップ付き要素の、やはり溝の一部の境界を定める部分上に配置される。この端子により、溝の中に埋め込まれた配線要素をチップ付き要素のチップに電気的に接続することが可能になる。
配線要素を正しく埋め込み、配線要素と接続端子との間に良好な電気的接触を確保するには、溝の寸法を精密にし、且つデバイスごとに容易に再現可能とすることが好ましい。
そのようなキャップは、本出願人の仏国特許第2960339号に記載されているように、射出ステップを実装してキャップを成形することを可能にすることによって作製することができる。これには、材料の硬化を通じてチップ付き要素上にキャップを直接製造することを伴う。
本発明の目的は、従来技術のものに対する代替の解決策を提案することであり、特にキャップの独立した製造を提案することである。
この目的は、キャップが少なくとも一つのチップ付き要素と組み立てられることが意図されるという点、及び前記キャップが、配線要素を収容する第1の溝の一部を形成する少なくとも一つの肩部の境界を定める複数の電気絶縁層の積層部を備えるという点で実現される。さらに、キャップは、積層部の組立て表面に配置され、チップ付き要素の面の上に取り付けられることが意図された少なくとも一つの電気的バンプ接点と、肩部の壁に配置された少なくとも一つの電気的接続端子と、前記電気的接続端子を電気的バンプ接点に電気的に接続する電気的接続要素とを備える。
電気的接続端子に関連する肩部の壁は、組立て表面を含む平面に対してずれた平面内に含むことができる。
電気的接続要素の一実装形態によれば、電気的接続要素は、積層部の二つの電気絶縁層間に挿入された少なくとも一つの第1の導電要素を備えることができる。さらに、電気的接続要素は、積層部の電気絶縁層の少なくとも一つによって第1の導電要素から分離された少なくとも一つの第2の導電要素を備えることができる。さらに、第1の導電要素と第2の導電要素を分離する前記少なくとも一つの電気絶縁層は穴を備えることができ、この穴は、電気的接続要素の第3の導電要素を通し、前記第3の導電要素は、第1の導電要素を第2の導電要素に電気的に接続する。
一実施形態によれば、積層部は印刷回路を備え、印刷回路の少なくとも一つの印刷トラックは、特に二つの重ね合わせた電気絶縁層間に、電気的接続要素の少なくとも一部を形成する。
特定の例によれば、肩部は前記キャップの別の肩部と協働して第1の溝の境界を定める。
キャップは、第1の溝の肩部から分離された少なくとも一つの第2の溝を備えることができ、第2の溝の壁は、キャップの面によって全体又は一部が形成される。
一実施形態によれば、キャップは、第2の溝の壁の一つに形成された少なくとも一つの追加の電気的接続端子を備える。さらに、電気的接続要素は、追加の電気的接続端子を前記電気的バンプ接点に電気的に接続することができ、及び/又は追加の電気的接続端子は、チップ付き要素の面の上に取り付けられることが意図された表面に配置された追加の電気的バンプ接点に、追加の電気的接続要素によって電気的に接続することができる。
本発明はまた、少なくとも一つの電子チップを備えるチップ付き要素と、チップ付き要素と組み立てられた上記のキャップと、配線要素を受け入れることが意図され、キャップの肩部によって少なくとも一部が境界を定められた少なくとも一つの溝と、溝の中に配置され、チップ付き要素の前記チップに電気的に接続された少なくとも一つの電気的接続端子とを備えるデバイスに関する。
有利には、チップ付き要素は、キャップの関連する電気的バンプ接点に電気的に接続されたチップの少なくとも一つの電気的接続部材を備え、チップをキャップの肩部に配置された電気的接続端子に電気的に接続する。
一実装形態によれば、溝は、向かい合う二つの反対側の側壁を備え、側壁の一方は、チップ付き要素の一部によって形成され、他方の側壁は、キャップの肩部の一部によって形成され、電気的接続端子は、キャップに関連する側壁に配置される。
本発明はまた、上記のデバイスと、溝の中に取り付けられた少なくとも部分的に導電性の配線要素とを備えるアセンブリに関し、前記配線要素は、電気的接続端子に電気的に接触している。
本発明はまた、上記のような少なくとも一つのキャップを作製するステップを含む製造方法に関する。
この方法の一実装形態によれば、キャップを作製するステップは、
電気絶縁層の積層部の第1の部分を形成するステップと、
積層部の第1の部分とともに、少なくとも一部が第1の溝の境界を定めることが意図された肩部の境界を定めるように構成された電気絶縁層の積層部の第2の部分を形成するステップとを含む。
さらに、キャップを作製するステップは、肩部に電気的接続端子を作製し、前記積層部の第2の部分にバンプ接点を作製し、電気絶縁層の積層部の第2の層スタック部分又は第1の電気絶縁層スタック部分及び第2の電気絶縁層スタック部分を通る電気的リンク要素を作製するステップを含むことができる。
この方法の別の実装形態によれば、この作製ステップが、複数のキャップを作製することを可能にし、
重ね合わせた電気絶縁層の第1の層集合体を形成するステップと、
互いに実質上平行にそれぞれ第1の層集合体の同じ面から延びる、電気絶縁層の複数の第2の層集合体を形成するステップとを含み、隣接する第2の層集合体は、第2の層を支承する第1の層集合体の面の分離部分によって分離される。
この方法は、キャップを個別化するステップを含むことができる。キャップを個別化するこのステップは、
第1の対応する切断線に沿って各分離部分で第1の層集合体を切断する第1のステップと、
第1の切断線に交差する少なくとも一つの第2の切断線に沿って第1の層集合体及び第2の層集合体を切断する第2のステップとを含むことができる。
好ましくは、キャップを個別化するステップの前に、この方法は、複数のチップ付き要素を備える基板を取り付けて、これらのチップ付き要素を未成のキャップに関連させるステップを含む。
第1の切断ステップ及び第2の切断ステップは、基板を取り付けるステップの後に、さらに異なるチップ付き要素を互いに分離するように構成することができる。
有利には、複数のキャップを形成するステップは、未成の各キャップに対して、
第1の層集合体又は対応する第2の層集合体に少なくとも一つの電気的接続端子を作製するステップと、
第1の層集合体又は対応する第2の層集合体に少なくとも一つの電気的バンプ接点を作製するステップと、
第1の層集合体及び/又は対応する第2の層集合体を通る少なくとも一つの電気的接続要素を作製し、前記電気的接続端子と前記電気的バンプ接点を電気的に接続するステップとを含む。
他の利点及び特徴は、非限定的な例として記載して添付の図面に表す本発明の特定の実施形態の以下の説明からより明白になるであろう。
チップ付き要素と組み立てられた一実施形態によるキャップの側面図である。 図1のチップ付き要素と組み立てられたキャップの変形例を表す図である。 チップ付き要素と組み立てられたキャップの別の変形例を表す図である。 キャップの特定の実施形態をより詳細に示す図である。 図4の異なる横断面図である。 図4の異なる横断面図である。 図4の異なる横断面図である。 図3に関連させることができるキャップの別の特定の実施形態をより詳細に示す図である。 キャップ及びチップ付き要素を備え、配線要素と組み立てられたデバイスを示す図である。 キャップを製造する方法を示す図である。 複数のキャップを製造するステップを示す図である。 複数のキャップを製造する別のステップを示す図である。 別の角度から見た図12を示す図である。 複数のキャップがチップ付き要素に関連する別の製造ステップを示す図である。 異なる溝の中で複数の配線要素を接続することを可能にする複数の段を有するデバイスの斜視図である。 そのようなデバイスの寸法を例示することを可能にするキャップを備えるデバイスの分解図である。 二つのチップ付き要素と組み立てられたキャップの変形例を表す図である。
下記のキャップは、特に電気絶縁層の積み重ねに基づいて製造されるという点で、従来技術とは異なる。層の積み重ねは、十分に習得された技術であり、とりわけ、溝の再現可能な製造、したがって溝の壁の間の再現可能で精密な分離を確保することを可能にする。
図1及び図2に示すように、キャップ1は、少なくとも一つのチップ付き要素2と組み立てられることが意図され(図1及び図2では、対応するチップ付き要素2と組み立てられたキャップ1を示す)、配線要素(図示せず)を収容する第1の溝4の一部を形成する少なくとも一つの肩部3の境界を定める複数の電気絶縁層1a(好ましくは、少なくとも三つの電気絶縁層)の積層部を備える。
好ましくは、キャップは、チップ付き要素に対する少なくとも部分的な保護を形成することができる。さらに、好ましくは、キャップは、必要な場合は簡単な電気的経路を除いて、いかなる電子的機能も含まない。
積層部の電気絶縁層は、一つの同じ材料内に作製することができ、有利には同じ厚さを有することができる。
積層部は、好ましくは、チップ付き要素と組み立てられた後、積み重ねた層がチップ付き要素から立ち上がってチップ付き要素から少しずつ離れるように作製される。
図1では、肩部3は、チップ付き要素2と協働して溝4の境界を定める。有利には、キャップ1は、関連するキャップ1が対応するチップ付き要素2と組み立てられたときに二つの反対側の溝を形成することが意図された二つの反対側の肩部の境界を定める「T」字状の断面を有する。
図2では、肩部3は、前記キャップ1の別の肩部3'と協働して第1の溝4の境界を定める。これらの二つの肩部3、3'は、積層部及びチップ付き要素2の接触又は組立て表面に対して平行な軸A1に対して互いに反対側に配置され、向かい合う。有利には、図示のキャップ1は、二つの反対側の溝の境界を定める「H」字状の断面を有する。
図3に示す変形例によれば、特に図1及び図2の二つの実施形態に適用できる場合、キャップ1は、第1の溝4の肩部3から分離された少なくとも一つの第2の溝4'を備え、第2の溝4'の壁は、前記キャップ1の面によって全体又は一部が形成される。好ましくは、第2の溝4'の壁は、キャップ1(図3)のみによって形成され、又はそうでなければ、図3と共通の参照記号をすべて使用する図17に示すように、キャップ1及び別のチップ付き要素2'の表面によって一部が形成される。図17では、キャップは、二つのチップ付き要素間に挟まれている。言い換えれば、積層部及びチップ付き要素2の接触又は組立て表面に対して直角をなすように表されているこの例では、軸A2に沿って、配線要素を収容するための複数の溝を適した間隔で設けることが可能である。この軸A2は、チップ付き要素2を含む平面に対して実質上直角をなす。有利には、キャップは、複数の平面を備えることができ、各平面は、二つの溝と関連し、軸A2に沿って互いからずれており、前記平面は、この軸A2に対して実質上直角をなし、したがってチップ付き要素2から一つずつ離れている。
電気絶縁層の積み重ねは、PCB(プリント回路基板)技術から導出される技法を使用することによって作製することができる。
図1では、チップ付き要素は、配線要素をチップ付き要素2のチップに接続することが意図された接続端子5を溝4内に備える。
そのようなキャップを再現可能に作製する特定の利点に加えて、電気絶縁層を使用することで、有利には、キャップ1において、溝の中で通常はチップ付き要素2に取り付けられる配線要素から電気的接続端子5を分離することが可能になる。
言い換えれば、図4に示すように、キャップ1は、積層部の組立て表面7に配置され、チップ付き要素2の面の上に取り付けられることが意図された少なくとも一つの電気的バンプ接点6、6'と、キャップ1の肩部3の壁3a、3bに配置された少なくとも一つの電気的接続端子5、5'とを備えることができる。明らかに、キャップ1はまた、前記電気的接続端子5、5'を電気的バンプ接点6、6'に接続する電気的接続要素8、8'を備える。有利には、キャップ内に電気接続を作製することで、特に電気接続のより良好な保護が可能になる。
概して、本説明に記載の肩部は、図4によって示すように、キャップの他の部分に対して適切に配置された二つの壁3a、3bを備えることができ、それによって配線要素を受け入れるための好ましくは細長いハウジングを形成することが可能になる。このハウジングは、溝の境界を定めるようにチップ付き要素2にキャップ1を取り付けることによって完成され、溝の底部及び底部から延びる側壁は、前記肩部によって形成され、次いで溝の他の側壁は、前記チップ付き要素2の一部によって形成される。言い換えれば、二つの壁3a、3bは交差し、互いに対する接続部分を有し、前記壁3a、3bはこの接続部分から延びて張り出した構成を形成する。
図4、並びに本明細書に後述する図8は、単一の線によって表される接続要素8を示すことに留意されたい。見やすくする理由で、積層部の層は表されていない。したがって、接続要素8は埋設されているのではなく、積層部の少なくとも一つの層を通って横方向に進む部分及び/又は積層部の二つの層の間に挟まれている部分を含むことができる金属要素であることを理解されたい。
「組立て表面」は、たとえばこれらの二つの要素(キャップ/チップ付き要素)を一体に組み立てることを可能にする接合又は任意の他の適した手段によって、チップ付き要素2上に取り付けられることが意図されたキャップ1の表面7を意味することを理解されたい。
特定の実装形態によれば、電気的接続端子5に関連する肩部3の壁3aは、組立て表面7を含む平面P2に対してずれている平面P1内に含まれる。図4では、P1及びP2は、実質上平行な平面であり、図4の平面に対して直角をなし、軸A2に沿ってずれている。
別の特定の実装形態によれば、電気的接続端子5'に関連する肩部の壁3bは、組立て表面7を含む平面P2に対して実質上直角をなす平面P3内に含まれる。
上記の二つの実装形態は、一つの同じキャップのたとえば異なる溝で互いに組み合わせることができ、又はさらに一つの同じ溝で互いに組み合わせることができる。
キャップ内のそのような接続の分離は、チップ付き要素のチップに関連するチップ付き要素の接続部材によって接続されることが意図された電気的接続端子5と電気的バンプ接点6との間に適した経路を確保するために、電気絶縁層間に作製される金属化を使用して実装することができる。言い換えれば、積層部は印刷回路を備えることができ、特に二つの重ね合わせた電気絶縁層間の印刷回路の少なくとも一つの印刷トラックは、電気的接続要素の少なくとも一部を形成する。
図5、図6、及び図7は、図4の平面P2、P4、及びP1で作製される横断面をそれぞれ示す。図5は、電気的バンプ接点6が形成される組立て表面7を示す。図6は、溝の壁に対応する領域Z1で電気的接続端子5を(図7)から分離するように積層部を通る接続要素8を示す。
特定の実施形態によれば、電気的接続要素8は、キャップの積層部の二つの電気絶縁層間に挿入された少なくとも一つの第1の導電要素8aを備えることができる。さらに、電気的接続要素8は、積層部の電気絶縁層の少なくとも一つによって第1の導電要素8aから分離された少なくとも一つの第2の導電要素8bを備えることができる。最後に、第1の導電要素8aと第2の導電要素8bを分離する前記少なくとも一つの電気絶縁層は穴を備えることができ、この穴を電気的接続要素8の第3の導電要素8cが通過し、前記第3の導電要素8cは、第1の導電要素8aを第2の導電要素8bに電気的に接続する。この穴は、PCB技術で一般に使用されるような金属化されたビアとすることができる。
前述したように、キャップ1は、特に第1の溝4の肩部3から分離された第2の溝4'を備えることができ、第2の溝4'の壁は、キャップの面によって全体又は一部が形成される。したがって、図8に示すように、キャップ1は、第2の溝4'の壁の一つに形成された追加の電気的接続端子9を備えることができる。有利には、電気的接続要素8は、追加の電気的接続端子9を前記電気的バンプ接点6に電気的に接続し、及び/又は追加の電気的接続端子9は、チップ付き要素の面の上に取り付けられることが意図された表面7に配置された追加の電気的バンプ接点10に、追加の電気的接続要素11によって電気的に接続される。したがって、溝4及び4'の接続端子5、9は、一つの同じ接続要素8によってチップ付き要素の一つの同じ接続部材にともに電気的に接続することができ、又は完全に分離することができる。
上記の内容から、キャップ1は、チップ付き要素2と組み立てられてデバイスを形成することが意図されることが理解されるであろう。図9に示すように、そのようなデバイスは、少なくとも一つの電子チップ2aを備えるチップ付き要素2と、前述のように定義され、チップ付き要素2と組み立てられたキャップ1と、配線要素12を受け入れることが意図され、キャップ1の肩部3によって少なくとも一部が境界を定められた少なくとも一つの溝4と、溝4の中に配置され、チップ付き要素2の前記チップ2aに電気的に接続された少なくとも一つの電気的接続端子5とを備える。
接続端子5は、チップ付き要素2に配置することができ、又は図9のように肩部3に配置することができる。本明細書では、チップ付き要素2に位置するとは、接続端子5がチップ付き要素から延びることを意味することを理解されたい。また本明細書では、肩部に位置するとは、接続端子5が前記肩部3の境界を定める壁から延びることを意味すると理解されたい。
上記のようなキャップの変形例はすべて、デバイスに適用することができる。
したがって、たとえば、図9に示すように、チップ付き要素2は、キャップ1に関連する電気的バンプ接点6に電気的に接続されたチップ2aの少なくとも一つの電気的接続部材13を備え、これによりチップ2aをキャップ1の肩部3に配置された電気的接続端子5に電気的に接続する。電気的接続端子5と電気的バンプ接点6との間のこの電気的接続は、特に、接続要素8によって行うことができる。
図9に示す実施形態によれば、溝4は、向かい合う二つの反対側の側壁4a、4bを備え、側壁の一方4bは、チップ付き要素2の一部によって形成され、他方の側壁4aは、キャップ1の肩部3の一部によって形成され、電気的接続端子5は、キャップ1に関連する側壁4aに配置される。たとえば、電気的接続端子5は、キャップ1に関連する壁4aからチップ付き要素2に関連する壁4bの方へ延びることができる。この例では、側壁4a及び4bは、溝の底部4の境界を定める壁4cによってともに接続される。この壁4cはまた、壁4aの代わりに接続端子を支持することもできる。
アセンブリは、前述のようなデバイスと、溝4の中に取り付けられた少なくとも部分的に導電性の配線要素12とを備えることができる。配線要素12は、電気的接続端子5に電気的に接触している。したがって、導電性の配線要素は、チップ付き要素2のチップ2aに電気的に接続することができる。
概して、デバイスの溝は二つの側壁を備え、これらの側壁は、向かい合っており、たとえば溝の底部によって接続される。溝は、有利には、関連する配線要素を長手方向に埋め込むことを可能にするように、二つの反対側の端部で開いている。配線要素12は、溝4の側壁の一方によって支承される電気的接続端子5と溝4の他方の側壁との間に挟持されることによって、優先的に保持することができる。また、こうして挟持することで、配線要素と電気的接続端子5との間に電気的接続を確保することが可能になる。
溝4は、一つの同じ配線要素によって接続された複数の接続端子を備えることができる。
配線要素は、データバス、チップ付き要素用の電源、又はチップ用のアンテナとしての機能を果たすことができる。
したがって、チップ付き要素2のチップ2aは、データ処理チップ、RFIDチップ、発光ダイオードなどとすることができることが理解されるであろう。
発光ダイオードとの関連では、キャップ及び/又はチップ付き要素は、ダイオードによって放出される光に対して透過性を有することができ、たとえば、ダイオードに関連するレンズとして作用するように構成することができる。
製造方法は、異なる実施形態で上述したような少なくとも一つのキャップを作製するステップを含む。
より具体的には、キャップを作製するステップは、電気絶縁層の積層部の第1の部分14(図10)を形成するステップと、積層部の第1の部分14とともに、少なくとも一部が第1の溝4の境界を定めることが意図された肩部3の境界を定めるように構成された電気絶縁層の積層部の第2の部分15を形成するステップとを含むことができる。これらの二つの形成ステップは、第1の部分及び第2の部分の境界を定めるように積層部の一部をフライス加工する一つ以上のステップで実行することができる。たとえば、フライス加工を停止するために、積層部の二つの層の間に作製された金属化にフライスカッタが接触したことを検出すると停止することが可能である。
さらに、適当な場合、キャップ1を作製するステップは、肩部3に少なくとも一つの電気的接続端子5を作製し、積層部の第2の部分15(特に、関連するチップ付き要素とキャップを組み立てることが意図された表面7)に少なくとも一つの電気的バンプ接点6を作製し、積層部の第2の部分15又は電気絶縁層積層部の第1の部分14及び第2の部分15を通る電気的接続要素(図示せず)を作製するステップを含む。特定の箇所で、接続要素は積層部の一つ以上の層を通過することができ、又は積層部の二つの層の間に挟むことができるため、この作製ステップは、積層部の第1の部分14及び第2の部分15を形成するステップ中に実施することができることが理解されよう。
キャップをどのように作製するかについて上述した。しかし、大規模工業化との関連では、複数のキャップを作製することを可能にする特定の方法を開発することが可能である。
したがって、形成ステップが複数のキャップを作製することを可能にする場合、このステップは、図11から13に示すように、重ね合わされた電気絶縁層の第1の層集合体16を形成するステップを含む。この第1の層集合体16は、積層部の複数の第1の部分14を形成することが意図される。これら積層部の異なる第1の部分14は、図11及び図12に点線によって示す仮の分離を有する。さらに、複数のキャップを作製するステップは、互いに実質上平行にそれぞれ第1の層集合体16の同じ面18から延びる、重ねあわされた電気絶縁層の複数の第2の層集合体17を形成するステップを含み、第2の層集合体17は、これらの層を支承する第1の層集合体16の面18の分離部分19によって分離される。したがって、図12によれば、第1の層集合体16及び第2の層集合体17のアセンブリは、小鈍鋸歯状の断面を有する。
そのような小鈍鋸歯状の断面は、層の間に空洞を作製することを可能にする最新のPCB技術を使用して得ることが可能である。これにより、完全な層の代わりに一連の帯を得ることが可能になる。明らかに、優先的ではないが、層の単一の重ね合わせを作製し、次いで得られた構造を部分的に切断して溝を形成し、図12及び図13に表す構造を得ることも可能であり(たとえば、上記のフライス加工をここで適用することができる)、又はさらには、特定の箇所に止まり穴を作製して、未成の各キャップの少なくとも一つの肩部を形成することも可能である。
次いで、この方法は、キャップ1を個別化するステップを含むことができる。キャップを個別化するこのステップは、第1の対応する切断線C1に沿って各分離部分19で第1の層集合体16を切断する第1のステップと、第1の切断線C1に交差する少なくとも一つの第2の切断線C2(好ましくは、第1の切断線に交差する複数の平行な第2の切断線)に沿って第1の層集合体16及び第2の層集合体17を切断する第2のステップとを含むことができる。第1の切断ステップは、第2の切断ステップの前又は後に実行することができる。
関連するキャップをチップ付き要素に組み付けるステップを限定するために、キャップを個別化するステップの前に、この方法は、複数のチップ付き要素2を備える基板20を取り付けて、これらのチップ付き要素を未成のキャップ1に関連させるステップを含むことができる(図14)。
好ましくは、第1の切断ステップ及び第2の切断ステップは、基板20を取り付けるステップの後に、さらに個別のチップ付き要素を互いに分離するように構成される。
したがって、第1の切断ステップ及び第2の切断ステップの後、キャップは、そのキャップに対応するチップ付き要素に関連付けられる。
明らかに、複数のキャップを作製するステップはまた、未成の各キャップに対して、第1の層集合体16又は第2の対応する層集合体17に少なくとも一つの電気的接続端子を作製するステップと、第1の層集合体16又は対応する第2の層集合体17(特に、チップ付き要素に取り付けることが意図された表面)に少なくとも一つの電気的バンプ接点を作製するステップと、第1の層集合体16及び/又は対応する第2の層集合体17を通る少なくとも一つの電気的接続要素を作製し、前記電気的接続端子と前記電気的バンプ接点を電気的に接続するステップとを含むことができる。
図15に示すように、キャップ1は積層部を備えることができ、この積層部は、積層部の第1の部分100と、第1の部分100とともに少なくとも一つの第1の肩部の境界を定める積層部の第2の部分101と、第1の肩部とともに溝の境界を定めるように構成された、積層部の第1の部分100と実質上等しい寸法の積層部の第3の部分102と、積層部の第3の部分102とともに少なくとも一つの第2の肩部の境界を定める積層部の第4の部分103とによって形成されることに留意されたい。好ましくは第1の部分100及び第3の部分102と同じ寸法のチップ付き要素2は、第2の肩部とともに別の溝の境界を定める。異なる配線要素12を、適切に形成された異なる溝に関連させることができる。
異なる溝の接続端子は、チップ付き要素2上に取り付けられた第4の部分103の表面7へ経路付けられ、これらの接続端子をチップ付き要素2の接続部材に接続することができる。
有利には、接続端子は、金属化された電気的に絶縁性の突起又はガルバニック成長によって形成することができる。
製造方法に関連して上述したすべての内容から、少なくとも一つのキャップを作製するステップは、各キャップに対して、積層部の組立て表面7に配置され、チップ付き要素2の面の上に取り付けられることが意図された少なくとも一つの電気的バンプ接点6を形成するステップと、肩部3の壁に配置された少なくとも一つの電気的接続端子5、5'を形成するステップと、前記電気的接続端子5を電気的バンプ接点6に電気的に接続する電気的接続要素8を形成するステップとを含むことができるようなステップであることが理解されるであろう。
明らかに、この方法は、概して、各キャップに対して、配線要素12を収容する第1の溝4の一部を形成する少なくとも一つの肩部3の境界を定める複数の電気絶縁層1aの積層部を形成するステップを含むことができることも理解される。積層部を形成するこのステップは、上記のような第1の部分14及び第2の部分15を形成するステップを含むことができ、又はキャップの個別化後、上記のように第1の層集合体16及び複数の第2の層集合体17を形成するステップの結果とすることができる。
図16は、分解図に表すデバイスの好ましいが非限定的な寸法を与えることを可能にする。したがって、寸法d1は100μm〜700μmとすることができ、寸法d2は200μm〜700μmとすることができ、寸法d3は80μm〜150μmとすることができ、寸法d4は80μm〜150μmとすることができ、寸法d5は400μm〜2000μmとすることができ、寸法d6は400μm〜1000μmとすることができる。
接続要素8は、銅から作ることができる。
電気絶縁層は、セラミック、電気的に絶縁性のポリマー、又はFR-4(Flame-Resistant 4)に基づいて作製することができる。FR-4は、ガラス繊維強化材が含浸されたエポキシポリマーマトリックスを含むことができる。
本発明により、たとえば前述のデバイスを布の中に組み込むことによって、スマートファブリックス(smart fabrics)を作製することが可能になる。
表面7に配置された電気的バンプ接点と接続端子5との間の電気的な経路付けとの関連では、接続端子5は、キャップ上の任意の場所に配置することができる。たとえば、図8では、第2の溝4'の側壁で、接続端子5を支承する第1の溝4の側壁の近くに、追加の接続端子9を配置することができ、これにより、例えばこれらの端子をより容易に相互に接続することが可能になる。

Claims (24)

  1. 少なくとも一つのチップ付き要素(2)と組み立てられることが意図されたキャップ(1)であって、
    配線要素(12)を収容する第1の溝(4)の一部を形成する少なくとも一つの肩部(3)の境界を定める複数の電気絶縁層(1a)の積層部と、
    前記積層部の組立て表面(7)に配置され、前記チップ付き要素(2)の面の上に取り付けられることが意図された少なくとも一つの電気的バンプ接点(6)と、
    前記肩部(3)の壁に配置された少なくとも一つの電気的接続端子(5、5')と、
    前記電気的接続端子(5)を前記電気的バンプ接点(6)に電気的に接続する電気的接続要素(8)と、を備えるキャップ。
  2. 前記電気的接続端子(5)に関連する前記肩部(3)の前記壁は、前記組立て表面(7)を含む平面に対してずれた平面内に含まれることを特徴とする請求項1に記載のキャップ。
  3. 前記電気的接続要素(8)は、前記積層部の二つの電気絶縁層間に挿入された少なくとも一つの第1の導電要素(8a)を備えることを特徴とする請求項1又は2に記載のキャップ。
  4. 前記電気的接続要素(8)は、前記積層部の前記電気絶縁層の少なくとも一つによって前記第1の導電要素(8a)から分離された少なくとも一つの第2の導電要素(8b)を備えることを特徴とする請求項3に記載のキャップ。
  5. 前記第1の導電要素(8a)と前記第2の導電要素(8b)を分離する前記少なくとも一つの電気絶縁層は穴を備え、該穴は、前記電気的接続要素(8)の第3の導電要素(8c)を通し、前記第3の導電要素(8c)は、前記第1の導電要素(8a)を前記第2の導電要素(8b)に電気的に接続することを特徴とする請求項4に記載のキャップ。
  6. 前記積層部(1)は印刷回路を備え、前記印刷回路の少なくとも一つの印刷トラックは、特に二つの重ね合わせた電気絶縁層間に、前記電気的接続要素(8)の少なくとも一部を形成することを特徴とする請求項1から5のいずれか一項に記載のキャップ。
  7. 前記肩部(3)が、前記キャップの別の肩部(3')と協働して前記第1の溝(4)の境界を定めることを特徴とする請求項1から6のいずれか一項に記載のキャップ。
  8. 前記第1の溝(4)の前記肩部(3)から分離された少なくとも一つの第2の溝(4')を備え、前記第2の溝(4')の壁は、前記キャップの面によって全体又は一部が形成されることを特徴とする請求項1から7のいずれか一項に記載のキャップ。
  9. 前記キャップ(1)は、前記第2の溝(4')の前記壁の一つに形成された少なくとも一つの追加の電気的接続端子(9)を備えることを特徴とする請求項8に記載のキャップ。
  10. 前記電気的接続要素(8)は、前記追加の電気的接続端子(9)を前記電気的バンプ接点(6)に電気的に接続し、及び/又は前記追加の電気的接続端子(9)は、前記チップ付き要素(2)の前記面の上に取り付けられることが意図された前記表面(7)に配置された追加の電気的バンプ接点(10)に、追加の電気的接続要素(11)によって電気的に接続されることを特徴とする請求項9に記載のキャップ。
  11. 少なくとも一つの電子チップ(2a)を備えるチップ付き要素(2)と、
    前記チップ付き要素と組み立てられた、請求項1から10のいずれか一項に記載のキャップ(1)と、
    配線要素(12)を受け入れることが意図され、前記キャップ(1)の前記肩部(3)によって少なくとも一部が境界を定められた少なくとも一つの溝(4)と、
    前記溝(4)の中に配置され、前記チップ付き要素(2)の前記チップ(2a)に電気的に接続された少なくとも一つの電気的接続端子(5)と
    を備えるデバイス。
  12. 前記チップ付き要素(2)は、前記キャップ(1)の関連する電気的バンプ接点(6)に電気的に接続された前記チップ(2a)の少なくとも一つの電気的接続部材(13)を備え、前記チップ(2a)を前記キャップ(1)の前記肩部(3)に配置された前記電気的接続端子(5)に電気的に接続することを特徴とする請求項11に記載のデバイス。
  13. 前記溝(4)は、向かい合う二つの反対側の側壁(4a、4b)を備え、前記側壁の一方(4b)は、前記チップ付き要素(2)の一部によって形成され、前記他方の側壁(4a)は、前記キャップ(1)の前記肩部(3)の一部によって形成され、前記電気的接続端子(5)は、前記キャップ(1)に関連する前記側壁(4a)に配置されることを特徴とする請求項11又は12に記載のデバイス。
  14. 請求項11から13の一項に記載のデバイスと、前記溝(4)の中に取り付けられた少なくとも部分的に導電性の配線要素(12)とを備え、前記配線要素(12)は、前記電気的接続端子(5)に電気的に接触している、アセンブリ。
  15. 請求項1から10の一項に記載の少なくとも一つのキャップを作製するステップを含むことを特徴とする製造方法。
  16. 前記キャップ(1)を作製する前記ステップは、
    電気絶縁層の積層部の第1の部分(14)を形成するステップと、
    前記積層部の前記第1の部分(14)とともに、少なくとも一部が前記第1の溝(4)の境界を定めることが意図された前記肩部(3)の境界を定めるように構成された前記電気絶縁層の前記積層部の第2の部分(15)を形成するステップとを含むことを特徴とする請求項15に記載の方法。
  17. 前記キャップを作製する前記ステップは、前記肩部(3)に電気的接続端子(5)を作製し、前記積層部の前記第2の部分(15)に少なくとも一つの電気的バンプ接点(6)を作製し、前記積層部の前記第2の部分(15)又は前記電気絶縁層の前記積層部の前記第1の部分(14)及び前記第2の部分(15)を通る電気的接続要素(8)を作製するステップを含むことを特徴とする請求項16に記載の方法。
  18. 前記作製ステップは、複数の前記キャップを作製することを可能にし、
    重ね合わせた電気絶縁層の第1の層集合体(16)を形成するステップと、
    互いに実質上平行にそれぞれ前記第1の層集合体(16)の同じ面(18)から延びる、重ね合わせた前記電気絶縁層の複数の第2の層集合体(17)を形成するステップとを含み、隣接する前記第2の層集合体(17)が、前記第2の層集合体(17)を支承する前記第1の層集合体(16)の前記面(18)の分離部分(19)によって分離されることを特徴とする請求項15に記載の方法。
  19. 前記キャップを個別化するステップを含むことを特徴とする請求項15から18の一項に記載の方法。
  20. 前記キャップを個別化する前記ステップは、
    第1の対応する切断線(C1)に沿って各分離部分(19)で前記第1の層集合体(16)を切断する第1のステップと、
    前記第1の切断線(C1)に交差する少なくとも一つの第2の切断線(C2)に沿って前記第1の層集合体(16)及び前記第2の層集合体(17)を切断する第2のステップとを含むことを特徴とする請求項19に記載の方法。
  21. 前記キャップを個別化する前記ステップの前に、複数のチップ付き要素(2)を備える基板(20)を取り付けて、前記チップ付き要素(2)を未成の前記キャップに関連させるステップを含むことを特徴とする請求項19又は20の一項に記載の方法。
  22. 前記第1の切断ステップ及び前記第2の切断ステップが、前記基板(20)を取り付ける前記ステップの後に、さらに異なるチップ付き要素(2)を互いに分離するように構成されることを特徴とする請求項21に記載の方法。
  23. 前記複数のキャップを形成する前記ステップは、未成の各前記キャップに対して、
    前記第1の層集合体(16)又は対応する前記第2の層集合体(17)に少なくとも一つの電気的接続端子(5)を作製するステップと、
    前記第1の層集合体(16)又は対応する前記第2の層集合体(17)に少なくとも一つの電気的バンプ接点(6)を作製するステップと、
    前記第1の層集合体(16)及び/又は前記対応する第2の層集合体(17)を通る少なくとも一つの電気的接続要素(8)を作製し、前記電気的接続端子(5)と前記電気的バンプ接点(6)を電気的に接続するステップとを含むことを特徴とする請求項18から22の一項に記載の方法。
  24. 少なくとも一つのキャップを作製する前記ステップが、各キャップに対して、前記積層部の組立て表面(7)に配置され、前記チップ付き要素(2)の面の上に取り付けられることが意図された少なくとも一つの電気的バンプ接点(6)を形成するステップと、前記肩部(3)の壁に配置された少なくとも一つの電気的接続端子(5、5')を形成するステップと、前記電気的接続端子(5)を前記電気的バンプ接点(6)に電気的に接続する電気的接続要素(8)を形成するステップとを含むことを特徴とする請求項15、16、18、19、20、21、又は22の一項に記載の方法。
JP2018178670A 2012-09-17 2018-09-25 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法 Active JP6639600B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1258687 2012-09-17
FR1258687A FR2995721B1 (fr) 2012-09-17 2012-09-17 Capot pour dispositif a rainure et a puce, dispositif equipe du capot, assemblage du dispositif avec un element filaire et procede de fabrication

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015531563A Division JP2015531545A (ja) 2012-09-17 2013-09-13 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019033266A true JP2019033266A (ja) 2019-02-28
JP6639600B2 JP6639600B2 (ja) 2020-02-05

Family

ID=47505045

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015531563A Pending JP2015531545A (ja) 2012-09-17 2013-09-13 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法
JP2018178670A Active JP6639600B2 (ja) 2012-09-17 2018-09-25 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015531563A Pending JP2015531545A (ja) 2012-09-17 2013-09-13 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法

Country Status (6)

Country Link
US (1) US9888573B2 (ja)
EP (1) EP2896067B1 (ja)
JP (2) JP2015531545A (ja)
CN (1) CN104781927B (ja)
FR (1) FR2995721B1 (ja)
WO (1) WO2014041107A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3058579B1 (fr) * 2016-11-07 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'emission reception radiofrequence
FR3062515B1 (fr) * 2017-01-30 2019-11-01 Primo1D Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d’un tel procede.
FR3065579B1 (fr) 2017-04-19 2019-05-03 Primo1D Dispositif d'emission reception radiofrequence
FR3065578B1 (fr) * 2017-04-19 2019-05-03 Primo1D Procede d'assemblage d'une puce microelectronique sur un element filaire
FR3069962B1 (fr) 2017-08-01 2020-09-25 Primo1D Antenne a plaque pour coupler un terminal d’emission-reception a un dispositif rfid
FR3078980B1 (fr) 2018-03-14 2021-06-11 Primo1D Fil guipe compose d’une ame principale et d’au moins un fils de couverture et comprenant au moins un element filaire conducteur relie electriquement a au moins une puce electronique
FR3103630B1 (fr) 2019-11-22 2022-06-03 Primo1D Puce fonctionnelle adaptee pour etre assemblee a des elements filaires, et procede de fabrication d’une telle puce

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6361150U (ja) * 1986-10-13 1988-04-22
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
JP2003229669A (ja) * 2002-02-01 2003-08-15 Tdk Corp 多層セラミック基板、その製造方法および製造装置
JP2005167286A (ja) * 2005-03-10 2005-06-23 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007043213A (ja) * 2006-11-17 2007-02-15 Denso Corp 回路基板の接続構造
JP2007157949A (ja) * 2005-12-02 2007-06-21 Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan 低温焼成多層セラミック基板
CN101527269A (zh) * 2008-03-06 2009-09-09 原子能委员会 制造至少两个微电子芯片的组件的方法及设备
JP2009295862A (ja) * 2008-06-06 2009-12-17 Mitsubishi Electric Corp 高周波樹脂パッケージ
JP2011023224A (ja) * 2009-07-16 2011-02-03 Japan Aviation Electronics Industry Ltd ソケット、基板組立体及びそれを備える装置
JP2011114192A (ja) * 2009-11-27 2011-06-09 Shinko Electric Ind Co Ltd 半導体装置
US20110149540A1 (en) * 2009-12-23 2011-06-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for assembling at least one chip with a wire element, electronic chip with a deformable link element, fabrication method of a plurality of chips, and assembly of at least one chip with a wire element
US20110198735A1 (en) * 2008-10-21 2011-08-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assembly of a microelectronic chip having a groove with a wire element in the form of a strand, and method for assembly
JP2011240481A (ja) * 2010-05-18 2011-12-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives ワイヤ挿入溝を有するチップ要素の製造方法
JP2012015527A (ja) * 2010-07-05 2012-01-19 Lg Innotek Co Ltd 発光素子モジュール
EP2429006A2 (fr) * 2010-09-09 2012-03-14 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé de réalisation d'éléments à puce munis de rainures d'insertion de fils
US20120153771A1 (en) * 2009-12-23 2012-06-21 Stmicroelectronics (Malta) Ltd. Microelectromechanical transducer and corresponding assembly process

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4182140B2 (ja) * 2005-12-14 2008-11-19 新光電気工業株式会社 チップ内蔵基板

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6361150U (ja) * 1986-10-13 1988-04-22
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
JP2003229669A (ja) * 2002-02-01 2003-08-15 Tdk Corp 多層セラミック基板、その製造方法および製造装置
JP2005167286A (ja) * 2005-03-10 2005-06-23 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007157949A (ja) * 2005-12-02 2007-06-21 Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan 低温焼成多層セラミック基板
JP2007043213A (ja) * 2006-11-17 2007-02-15 Denso Corp 回路基板の接続構造
CN101527269A (zh) * 2008-03-06 2009-09-09 原子能委员会 制造至少两个微电子芯片的组件的方法及设备
JP2009218590A (ja) * 2008-03-06 2009-09-24 Commissariat A L'energie Atomique 少なくとも２つの超小型電子チップのアセンブリを作製する方法および装置
JP2011513980A (ja) * 2008-03-06 2011-04-28 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ ワイヤ素子とワイヤ素子を固定する少なくとも１つのバンプを備えた溝を有するマイクロエレクトロニックチップのアセンブリ
JP2009295862A (ja) * 2008-06-06 2009-12-17 Mitsubishi Electric Corp 高周波樹脂パッケージ
US20110198735A1 (en) * 2008-10-21 2011-08-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assembly of a microelectronic chip having a groove with a wire element in the form of a strand, and method for assembly
JP2012506631A (ja) * 2008-10-21 2012-03-15 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 溝を有する超小型電子チップとストランドの形をしたワイヤ要素との組立体及び組立方法
CN102197481A (zh) * 2008-10-21 2011-09-21 原子能和代替能源委员会 具有凹槽的微电子芯片与绳式配线元件的组件及装配方法
JP2011023224A (ja) * 2009-07-16 2011-02-03 Japan Aviation Electronics Industry Ltd ソケット、基板組立体及びそれを備える装置
JP2011114192A (ja) * 2009-11-27 2011-06-09 Shinko Electric Ind Co Ltd 半導体装置
US20110149540A1 (en) * 2009-12-23 2011-06-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for assembling at least one chip with a wire element, electronic chip with a deformable link element, fabrication method of a plurality of chips, and assembly of at least one chip with a wire element
JP2011135083A (ja) * 2009-12-23 2011-07-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives 少なくとも１つのチップとワイヤ要素をアセンブルする方法、変形する接続要素を有する電子チップ、複数のチップを製造する方法、及び、少なくとも１つのチップとワイヤ要素のアセンブリ
CN102110677A (zh) * 2009-12-23 2011-06-29 原子能和代替能源委员会 配线元件与电子芯片的装配方法
US20120153771A1 (en) * 2009-12-23 2012-06-21 Stmicroelectronics (Malta) Ltd. Microelectromechanical transducer and corresponding assembly process
JP2011240481A (ja) * 2010-05-18 2011-12-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives ワイヤ挿入溝を有するチップ要素の製造方法
JP2012015527A (ja) * 2010-07-05 2012-01-19 Lg Innotek Co Ltd 発光素子モジュール
EP2429006A2 (fr) * 2010-09-09 2012-03-14 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé de réalisation d'éléments à puce munis de rainures d'insertion de fils
JP2012060129A (ja) * 2010-09-09 2012-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives ワイヤ挿入溝を備えるチップ素子
CN102403276A (zh) * 2010-09-09 2012-04-04 原子能和代替能源委员会 装配有配线插入槽的芯片元件的制造方法

Also Published As

Publication number Publication date
CN104781927A (zh) 2015-07-15
US20150230336A1 (en) 2015-08-13
EP2896067A1 (fr) 2015-07-22
EP2896067B1 (fr) 2017-02-01
FR2995721B1 (fr) 2014-11-21
CN104781927B (zh) 2018-09-04
JP2015531545A (ja) 2015-11-02
FR2995721A1 (fr) 2014-03-21
WO2014041107A1 (fr) 2014-03-20
JP6639600B2 (ja) 2020-02-05
US9888573B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
JP6639600B2 (ja) 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法
US8819918B2 (en) Manufacturing method for a dual interface card
US20060267546A1 (en) Secondary battery, and secondary battery matrix and multi-lamination secondary battery matrix having the same
US7453079B2 (en) Surface mount type photo-interrupter and method for manufacturing the same
US8089140B2 (en) Lead frame assembly, lead frame and insulating housing combination, and led module having the same
US20130074331A1 (en) Method for assembling a chip in a flexible substrate
TW200729367A (en) Method of fabricating integrated circuit device with three-dimensional stacked structure
KR20130073875A (ko) 광발전 모듈의 연결 하우징에의 접촉-연결 방법, 및 광발전 모듈 및 연결 하우징으로 구성되는 시스템
CN102135244A (zh) 多发光二极管光源灯件
JP2000196000A (ja) チップ電子部品及びその製造方法
KR20110026427A (ko) 복수의 부품을 구비한 칩 카드
US20190058174A1 (en) Battery pack and method for producing a battery pack
CN102449783A (zh) 具有平面电池连接器的光伏组件
EP1615287A1 (en) Secondary battery, and secondary battery matrix and multi-lamination secondary battery matrix having the same
US9236370B2 (en) Light-emitting module and method of manufacturing a single light-emitting structure thereof
US11239022B2 (en) Inductor component manufacturing method and inductor component
US8690613B2 (en) Connector easily enabling a reduction in thickness and being structurally stable
CN105874600A (zh) 光电组件和用于生产光电组件的方法
US8403510B2 (en) Low height display using multilayer printed circuit board with a laminated panel as housing
CN105655258A (zh) 嵌入式元件封装结构的制作方法
JP5985341B2 (ja) 導電フレームおよび光源基板の製造方法
JP6322828B2 (ja) 発光モジュールおよび発光装置
JP5582904B2 (ja) メタルコア基板とその製造方法
JP2014072330A (ja) 個別実装基板の製造方法および集合金属ベース回路基板
KR101374700B1 (ko) 실리콘 시트를 이용한 ｌｅｄ 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181025

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191224

R150 Certificate of patent or registration of utility model

Ref document number: 6639600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250