CN104781927B - 用于带沟槽和带芯片器件的盖帽、配有盖帽的器件、器件与有线元件的组装件和它们的制造方法 - Google Patents

用于带沟槽和带芯片器件的盖帽、配有盖帽的器件、器件与有线元件的组装件和它们的制造方法 Download PDF

Info

Publication number
CN104781927B
CN104781927B CN201380058912.8A CN201380058912A CN104781927B CN 104781927 B CN104781927 B CN 104781927B CN 201380058912 A CN201380058912 A CN 201380058912A CN 104781927 B CN104781927 B CN 104781927B
Authority
CN
China
Prior art keywords
block
electric
groove
lamination
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380058912.8A
Other languages
English (en)
Other versions
CN104781927A (zh
Inventor
D·维卡德
J·布鲁恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN104781927A publication Critical patent/CN104781927A/zh
Application granted granted Critical
Publication of CN104781927B publication Critical patent/CN104781927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/69—Structure, shape, material or disposition of the connectors after the connecting process of an individual connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/63—Connectors not provided for in any of the groups H01L2224/10 - H01L2224/50 and subgroups; Manufacturing methods related thereto
    • H01L2224/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L2224/66—Structure, shape, material or disposition of the connectors prior to the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/63—Connectors not provided for in any of the groups H01L2224/10 - H01L2224/50 and subgroups; Manufacturing methods related thereto
    • H01L2224/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L2224/69—Structure, shape, material or disposition of the connectors after the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/66—Structure, shape, material or disposition of the connectors prior to the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Connector Housings Or Holding Contact Members (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及要与至少一个带芯片元件(2)组装的盖帽(1)，该盖帽包括界定形成用于容纳有线元件(12)的第一沟槽(4)的一部分的至少一个肩部(3)的多个电绝缘层的叠层(1a)。盖帽还包括：布置在要安装于带芯片元件(2)的表面上的叠层的组装表面(7)上的至少一个电接触片(6)；布置在肩部(3)的壁处的至少一个电连接端子(5、5′)；电连接所述电连接端子(5)与电接触片(6)的电连接元件(8)。

Description

用于带沟槽和带芯片器件的盖帽、配有盖帽的器件、器件与有 线元件的组装件和它们的制造方法
技术领域
本发明涉及微电子的领域。
更特别地，本发明的主题是要与至少一个带芯片元件组装的盖帽。
背景技术
在特别是要与有线元件集成的电子芯片的领域中，存在配有带芯片元件的器件，在该带芯片元件上，安装盖帽，以界定用于嵌入有线元件的沟槽。带芯片元件包括布置在带芯片元件的一部分上的连接端子，该部分还界定沟槽的一部分。该端子使得能够电连接嵌入沟槽中的有线元件与带芯片元件的芯片。
为了产生有线元件的正确嵌入并且确保有线元件与连接端子之间的良好的电接触，优选沟槽的尺寸十分精确并且很容易在器件之间再现。
如在申请人的文件FR2960339中描述的那样，可通过实现使得能够使盖帽成形的注入步骤，制造这种盖帽。这需要通过材料的硬化直接在带芯片元件上制造盖帽。
发明内容
本发明的目的是，提出现有技术方案的替代方案，特别是提出盖帽的独立制造。
该目的的实现在于，盖帽要与至少一个带芯片元件组装，并且在于，盖帽包括多个电绝缘层的叠层，用于界定形成用于容纳有线元件的第一沟槽的一部分的至少一个肩部。此外盖帽包括至少一个电接触片，布置在要被安装到带芯片元件的面上的叠层的组装表面上；布置在肩部的壁处的至少一个电连接端子；电连接所述电连接端子到电接触片的电连接元件。
与电连接端子相关的肩部的壁可包括在相对于包括组装表面的平面偏移的平面中。
根据电连接元件的一个实现，该电连接元件可包括插入叠层的两个电绝缘层之间的至少一个第一导电元件。并且，电连接元件可包括通过叠层的电绝缘层中的至少一个与第一导电元件分开的至少一个第二导电元件。并且，分开第一和第二导电元件的所述至少一个电绝缘层可包括电连接元件的第三导电元件贯穿的孔，所述第三导电元件电连接第一导电元件与第二导电元件。
根据一个实施例，叠层包括印刷电路，该印刷电路的至少一个印刷迹线，特别是在两个重叠的电绝缘层之间，形成电连接元件的至少一部分。
根据特定的例子，肩部与所述盖帽的另一肩部协作以界定第一沟槽。
盖帽可包括与第一沟槽的肩部分离的至少一个第二沟槽，该第二沟槽的壁完全或部分地由盖帽的面形成。
根据一个实施例，盖帽包括在第二沟槽的壁处形成的至少一个附加电连接端子。并且，电连接元件可电连接附加电连接端子与所述电接触片，并且/或者，附加电连接端子通过附加电连接元件与位于要安装于带芯片元件的面上的表面上的附加电接触片电连接。
本发明还涉及一种器件，该器件包括：具有至少一个电子芯片的带芯片元件；与带芯片元件组装的上述的盖帽；要接收有线元件并且至少部分地通过盖帽的肩部划界的至少一个沟槽；和位于沟槽中并且与带芯片元件的所述芯片电连接的至少一个电连接端子。
有利地，带芯片元件包括芯片的至少一个电连接部件，该至少一个电连接部件与盖帽的相关电接触片电连接以电连接芯片与位于盖帽的肩部处的电连接端子。
根据一个实现，沟槽包括相互面对的两个相对的侧壁，侧壁中的一个由带芯片元件的一部分形成，并且，另一侧壁由盖帽的肩部的一部分形成，电连接端子位于与盖帽相关的侧壁处。
本发明还涉及一种组装件，该组装件包括根据上述的器件和安装于沟槽中的至少部分导电有线元件，所述有线元件与电连接端子电接触。
本发明还涉及一种包括制造至少一个上述的盖帽的步骤的制造方法。
根据本发明的一个实现，制造盖帽的步骤包括：
－形成电绝缘层的叠层的第一部分的步骤；
－形成电绝缘层的叠层的第二部分的步骤，该第二部分被配置为与叠层的第一部分一起界定要至少部分地界定第一沟槽的肩部。
并且，制造盖帽的步骤可包括制造肩部处的电连接端子、叠层的第二部分处的至少一个电接触片和行进在叠层的第二部分或者行进在电绝缘层的叠层的第一部分和第二部分的电连接元件。
根据方法的另一实现，制造步骤使得能够制造多个盖帽，该方法包括：
－形成第一组的重叠的电绝缘层的步骤；
－形成基本上相互平行并且分别从第一组层的同一表面延伸的多个第二组的重叠的电绝缘层的步骤，第二组的相邻层通过承载它们的第一组层的表面的分离部分分离。
该方法可包括盖帽的个体化的步骤。盖帽的个体化的步骤可包括：
－沿第一相应切割线在各分离部分上切割第一组层的第一步骤；
－沿与第一切割线相交的至少一个第二切割线切割第一组层和第二组层的第二步骤。
优选地，在盖帽的个体化的步骤之前，方法包括安装包括多个带芯片元件的衬底以关联带芯片元件与将来的盖帽的步骤。
第一和第二切割步骤可被配置为还在安装衬底的步骤之后使不同的带芯片元件相互分离。
有利地，形成多个盖帽的步骤对于各将来的盖帽包括以下的步骤：
－在第一组层或相应的第二组层处制造至少一个电连接端子；
－在第一组层或相应的第二组层处制造至少一个电接触片；
－制造行进在第一组层和/或相应的第二组层中并且电连接所述电连接端子和所述电接触片的至少一个电连接元件。
附图说明
从作为非限制性例子给出并且在附图中表现的本发明的特定实施例的以下描述，其它的优点和特征将变得更加明显，其中，
图1是根据一个实施例的与带芯片元件组装的盖帽的侧视图，
图2是表示与图1的带芯片元件组装的盖帽的变更实施例的示图，
图3是表示与带芯片元件组装的盖帽的另一变更实施例的示图，
图4更详细地示出盖帽的特定实施例，
图5、图6和图7示出图4的不同的断面图，
图8更详细地示出可与图3相关的盖帽的另一特定实施例，
图9示出具有盖帽和带芯片元件的器件，所述器件与有线元件组装，
图10示出用于制造盖帽的方法，
图11示出制造多个盖帽的步骤，
图12示出制造多个盖帽的另一步骤，
图13示出从另一角度观看的图12，
图14示出多个盖帽与带芯片元件相关的另一制造步骤，
图15表示具有多个阶段使得能够在不同沟槽中连接多个有线元件的器件的透视图，
图16示出具有盖帽的器件的分解图，该盖帽使得能够例示这种器件的尺寸，
图17是表示与两个带芯片元件组装的盖帽的变更实施例的示图。
具体实施方式
以下描述的盖帽与现有技术的不同尤其在于，它是基于电绝缘层的层叠制造。层叠层是成熟的技术，这些技术使得能够确保可再现的制造并因此确保沟槽的壁之间的可再现且精确的分离。
如图1和图2所示，要与至少一个带芯片元件2组装的盖帽1(在图1和图2中，盖帽1被示为与相应的带芯片元件2组装)包括界定至少一个肩部3的多个电绝缘层1a(优选为至少三个电绝缘层)的叠层，该肩部3形成用于容纳有线元件(未示出)的第一沟槽4的一部分。
优选地，盖帽可形成用于带芯片元件的至少部分保护。并且，优选地，除了必要时的简单的电路由以外，盖帽不包括任何电子功能。
叠层的电绝缘层可由同一种材料制成并且有利地具有相同的厚度。
叠层优选以一旦与带芯片元件组装层叠层就从带芯片元件上升从而逐渐远离带芯片元件的方式被制造。
在图1中，肩部3与带芯片元件2协作将界定沟槽4。有利地，盖帽1具有界定两个相对的肩部的“T”断面，这两个相对的肩部在相关的盖帽1与相应的带芯片元件2组装时形成两个相对的沟槽。
在图2中，肩部3与所述盖帽1的另一肩部3′协作以界定第一沟槽4。这两个肩部3、3′在位置上关于轴A1相对、与接触的表面或叠层的组装件的表面和带芯片元件2的表面平行并且相互面对。有利地，示出的盖帽1具有界定两个相对沟槽的“H”断面。
根据尤其适用于图1和图2的两个实施例的图3所示的变更例，盖帽1包括与第一沟槽4的肩部3分离的至少一个第二沟槽4′，该第二沟槽4′的壁完全或部分地由所述盖帽1的面形成。优选地，第二沟槽4′的壁仅由盖帽1(图3)形成，或者，如使用完全与图3相同的附图标记的图17所示，部分地由盖帽1且由另一带芯片元件2′的表面形成。在图17中，盖帽被夹在两个带芯片元件之间。换句话说，沿轴A2，在关于接触的表面或叠层的组装件的表面和带芯片元件2的表面垂直的例子中，能够以适当的间隔展现用于容纳有线元件的多个沟槽。该轴A2相对于包括带芯片元件2的平面基本上垂直。有利地，盖帽可包括分别与两个沟槽相关并且沿轴A2相互偏移的多个表面，所述平面相对于该轴A2基本上呈直角以从带芯片元件2逐个远离。
可通过使用源自PCB(印刷电路板)技术的技术制造电绝缘层的叠层。
在图1中，带芯片元件在沟槽4中包括要连接有线元件与带芯片元件的芯片的连接端子5。
除了可再现制造这种盖帽的特别的优点以外，使用电绝缘层有利地使得能够在盖帽1处分离电连接端子5与通常在带芯片元件2处安装在沟槽中的有线元件。
换句话说，如图4所示，盖帽1可包括布置在要安装于带芯片元件2的表面上的叠层的组装件7的表面上的至少一个电接触片6、6′和布置在盖帽1的肩部3的壁3a、3b上的至少一个电连接端子5、5′。很显然，盖帽1还包括连接所述电连接端子5、5′与电接触片6、6′的电连接元件8、8′。有利地，在盖帽中制造电连接尤其允许其得到更好的保护。
一般地，如图4所示，在本说明书中描述的肩部可包括与盖帽的剩余部分适当地配置的两个壁3a、3b，使得能够形成用于接收有线元件的优选细长的凹槽。通过安装具有盖帽1的带芯片元件2以界定沟槽完成该凹槽，通过所述肩部形成该沟槽的底部和从底部延伸的侧壁，然后通过所述带芯片元件2的一部分形成沟槽的另一侧壁。换句话说，两个壁3a、3b是交叉的并且相互具有连接界面，所述壁3a、3b从该连接界面延伸，从而形成向外展开的配置。
应当注意，图4以及后面描述的图8表示通过单根线代表的连接元件8。出于阐明的原因，没有代表叠层的多个层。因此，应当理解，连接元件8没有被埋入，而是可包括通过叠层的至少一个层从一侧穿过到另一侧的部分和/或夹在叠层的两个层之间的部分的金属元件。
“组装件的表面”应被理解为意味着要安装在带芯片元件2上的盖帽1的表面7，所述安装例如通过接合或任何其它适当的手段，使得能够将这两元件(盖帽/带芯片元件)组装在一起。
根据特定的实现，与电连接端子5相关的肩部3的壁3a包括于相对于包括组装件7的表面的平面P2偏移的平面P1中。在图4中，P1和P2是基本上平行、相对于图4的平面呈直角并且沿轴A2偏移的平面。
根据另一特定的实现，与连接端子5′相关的肩部的壁3b包括于相对于包括组装件7的表面的平面P2基本上呈直角的平面P3中。
可在同一个盖帽上、例如在不同的沟槽处或者甚至在同一个沟槽处相互组合上述的两个实现。
为了确保电连接端子5和电接触片6之间的适当的路由，其中该电接触片6要与和带芯片元件的芯片相关的带芯片元件的连接部件连接，通过在电绝缘层之间实现的金属化，实现盖帽中的这种连接的分离(déport)。换句话说，叠层可包括印刷电路，该印刷电路的至少一个印刷迹线，尤其在两个重叠的电绝缘层之间，形成电连接元件的至少一部分。
图5、图6和图7分别示出在图4的平面P2、P4和P1上产生的断面图。图5表示上面形成电接触片6的组装件7的表面。图6表示行进在叠层中以分离连接端子5和在与沟槽壁对应的区域Z1的连接元件8(图7)。
根据特定的实施例，电连接元件8可包括插入盖帽的叠层的两个电绝缘层之间的至少一个第一导电元件8a。并且，电连接元件8可包括通过叠层的电绝缘层中的至少一个与第一导电元件8a分开的至少一个第二导电元件8b。最后，分开第一和第二导电元件8a、8b的所述至少一个电绝缘层可包括电连接元件8的第三导电元件8c穿过的孔，所述第三导电元件8c电连接第一导电元件8a与第二导电元件8b。该孔可通过诸如通常在PCB技术中使用的方法被金属化。
上面已规定盖帽1可包括第二沟槽4′，该第二沟槽4′尤其与第一沟槽4的肩部3分离并且其壁完全或部分地由盖帽的面形成。因此，如图8所示，盖帽1可包括在第二沟槽4′的壁上形成的附加电连接端子9。有利地，电连接元件8电连接附加电连接端子9与所述电接触片6，并且/或者，附加电连接端子9通过附加的电连接元件11与位于要安装于带芯片元件的面上的表面7处的附加电接触片10电连接。因此，沟槽4和4′的连接端子5、9可通过同一个连接元件8一起与带芯片元件的同一个连接部件电连接，或者全部分离。
从上述内容应当理解，盖帽1要与带芯片元件2组装以形成器件。如图9所示，这种器件包括具有至少一个电子芯片2a的带芯片元件2、上面限定的与带芯片元件2组装的盖帽1、要接收有线元件12并且至少部分地通过盖帽1的肩部3划界的至少一个沟槽4和位于沟槽4中并且与带芯片元件2的所述芯片2a电连接的至少一个电连接端子5。
连接端子5可位于带芯片元件2处，或者，如图9所示，位于肩部3处。在带芯片元件2处应在这里被理解为意味着连接端子5从带芯片元件延伸，并且，在肩部处应在这里被理解为意味着连接端子5从界定所述肩部3的壁延伸。
上述的盖帽的所有变更例可被应用于器件。
因此，例如，如图9所示，带芯片元件2包括芯片2a的至少一个电连接部件13，该电连接部件13和与盖帽1相关的电接触片6电连接，以电连接芯片2a与位于盖帽1的肩部3处的电连接端子5。尤其可通过连接元件8实现电连接端子5与电接触片6之间的该电连接。
根据图9所示的实现，沟槽4包括相互面对的两个相对的侧壁4a、4b，侧壁中的一个4b由带芯片元件2的一部分形成，并且，另一侧壁4a由盖帽1的肩部3的一部分形成，电连接端子5位于与盖帽1相关的侧壁4a处。例如，电连接端子5可从与盖帽1相关的壁4a向与带芯片元件2相关的壁4b延伸。在例子中，侧壁4a和4b通过划界沟槽底部4的壁4c被连接在一起。该壁4c也可支持连接端子而不是壁4a。
组装件可包括所述的器件和安装于沟槽4中的至少一个部分导电有线元件12。有线元件12与电连接端子5电接触。因此，导电有线元件可与带芯片元件2的芯片2a电连接。
一般地，器件的沟槽包括相互面对并且例如通过沟槽的底部连接的两个侧壁。沟槽有利地在其两个相对的端部上开放，以允许相关有线元件的纵向嵌入。有线元件12可优选通过夹持在由沟槽4的侧壁中的一个承载的电连接端子5与沟槽4的另一侧壁之间被保持。该夹持也使得能够确保有线元件与电连接端子5之间的电连接。
沟槽4可包括与同一个有线元件连接的多个连接端子。
有线元件可用作数据总线、带芯片元件的供电或芯片的天线。
可以理解，带芯片元件2的芯片2a可由此为数据处理芯片、RFID芯片、电致发光二极管等。
在电致发光二极管的情况下，盖帽和/或带芯片元件可对二极管发射的光透明，并且，例如，以用作与二极管相关的透镜的方式被成形。
制造方法包括制造至少一个在其以上的不同实施例中描述的盖帽的步骤。
具体而言，制造盖帽的步骤可包括形成电绝缘层的叠层的第一部分14的步骤(图10)和被配置为与层的叠层的第一部分14一起界定要至少部分地界定第一沟槽4的肩部3的电绝缘层的叠层的第二部分15的步骤。为了界定第一和第二部分，可在研磨(fraisage)叠层的一部分的一个或更多个步骤中执行在这两个形成步骤。例如，为了停止研磨，能够在通过在叠层的两个层之间产生的金属化检测研磨切割机的接触时停止。
并且，在适当的情况下，制造盖帽1的步骤包括在肩部3处制造至少一个电连接端子5、在层的叠层的第二部分15处(特别是在用于盖帽与相关的带芯片元件的组装的表面7处)制造至少一个电接触片6和制造行进在层的叠层的第二部分15或者行进在电绝缘层的叠层的第一部分14和第二部分15的步骤。应当理解，可在形成层的叠层的第一部分14和第二部分15的步骤中实施该制造步骤，原因是，在某些点上，连接元件可穿过叠层的一个或更多个层或者被夹在叠层的两个层之间。
以上描述了如何制造盖帽。但是，在大规模工业化的情况下，已能够开发使得能够制造多个盖帽的特定方法。
因此，在形成步骤使得能够制造多个盖帽的情况下，如图11～13所示，形成步骤包括形成第一组16的重叠电绝缘层的步骤。该第一组的层16要形成层的叠层的多个第一部分14。这些层的叠层的不同的第一部分14具有由图11和图12中的点线表示的虚拟分离。并且，制造多个盖帽的步骤包括形成基本上相互平行并且分别从第一组16的层的相同的面18延伸的多个第二组17的重叠的电绝缘层的步骤，第二组的相邻的层17通过承载它们的第一组16的层的表面18的分离部分19分离。因此，根据图12，第一组16的层与第二组17的层的组装件具有雉堞断面。
能够通过使用使得能够制造层之间的空腔的最近的PCB技术获得这种雉堞断面。这使得能够获得相继的带以替代完整的层。很显然，还能够非优选地制造层的唯一重叠以部分地锯断获得的结构以形成沟槽以获得图12和图13所示的结构(例如，这里可应用上述的研磨)或者甚至为了形成各将来的盖帽的至少一个肩部在某些位置制造盲孔。
然后，方法可包括盖帽1的个体化的步骤。盖帽的该个体化的步骤可包括沿第一相应切割线C1在各分离部分19处切割第一组16的层的第一步骤和沿与第一切割线C1相交的至少一个第二切割线C2切割第一组16的层和第二组17的层的第二步骤(优选多个第二切割线平行并与第一切割线交叉)。可在第二切割步骤之前或之后执行第一切割步骤。
为了限制带芯片元件与其相关盖帽的组装的步骤，在盖帽的个体化的步骤之前，方法可包括(图14)安装包括多个带芯片元件2的衬底20以关联带芯片元件与将来的盖帽1的步骤。
优选地，第一和第二切割步骤以在安装衬底20的步骤之后还使不同的带芯片元件相互分离的方式被配置。
因此，在第一和第二切割步骤之后，盖帽和与其对应的带芯片元件关联。
很显然，制造多个盖帽的步骤还可对于各将来的盖帽包括以下的步骤：在第一组16的层或相应的第二组17的层处制造至少一个电连接端子；在第一组16的层或相应的第二组17的层处(尤其是在要安装带芯片元件的表面处)制造至少一个电接触片；和制造至少一个电连接元件，行进在第一组16的层和/或相应的第二组17的层中并且电连接所述电连接端子与所述电接触片。
应当理解，如图15所示，盖帽1可包括通过以下部分形成的叠层：层的叠层的第一部分100；与第一部分100一起界定至少一个第一肩部的层的叠层的第二部分101；尺寸基本上与层的叠层的第一部分100相同并且被配置为与第一肩部一起界定沟槽的层的叠层的第三部分102；与层的叠层的第三部分102一起界定至少一个第二肩部的层的叠层的第四部分103。优选具有与第一部分100和第三部分103相同的尺寸的带芯片元件2与第二肩部一起界定另一沟槽。不同的有线元件12可与这样形成的不同的沟槽关联。
不同的沟槽的连接端子可被路由到安装于带芯片元件2上的第四部分103的表面7，以连接它们与带芯片元件2的连接部件。
有利地，可通过金属化的电绝缘突起或者通过电生长形成连接端子。
从以上关于制造方法陈述的每个事项可以理解，制造至少一个盖帽的步骤在于，对于每个盖帽，它可包括：形成布置在要安装于带芯片元件2的面上的叠层的组装件7的表面处的至少一个电接触片6的步骤；形成布置在肩部3的壁处的至少一个电连接端子5、5′的步骤；形成电连接所述电连接端子5与电接触片6的电连接元件8的步骤。
很显然，还应理解，方法对于各盖帽可一般包括：形成界定形成用于容纳有线元件12的第一沟槽4的一部分的至少一个肩部3的多个电绝缘层的叠层1a的步骤。形成叠层的该步骤可包括上述的形成第一和第二部分14、15的步骤，或者，是在盖帽的个体化的步骤之后形成上述的第一组层16和多个第二组17的层的步骤的结果。
图16使得能够给出在分解图中代表的器件的优选但非限制性的尺寸。因此，尺寸d1可以为100μm～700μm，尺寸d2可以为200μm～700μm，尺寸d3可以为80μm～150μm，尺寸d4可以为80μm～150μm，尺寸d5可以为400μm～2000μm，尺寸d6可以为400μm～1000μm。
连接元件8可由铜制成。
可基于陶瓷、电绝缘聚合物或FR-4(Flame-Resistant 4)制造电绝缘层。FR-4可包括浸渍玻璃纤维增强材料的环氧聚合物基质。
本发明使得能够通过例如在织物中加入上述的器件来制造智能织物。
在位于表面7处的电接触片与连接端子5之间的电路由的情况下，连接端子5可位于盖帽上的任何位置上。例如，在图8中，附加连接端子9可位于承载连接端子5的第一沟槽沟4的侧壁附近的第二沟槽4′的侧壁处，使得能够例如更容易地将这些端子相连接。

Claims (16)

1.一种用于与至少一个带芯片元件组装的盖帽，所述盖帽包括：
-多个电绝缘层的叠层，用于界定形成用于容纳有线元件的第一沟槽的一部分的至少一个肩部；
-至少一个电接触片，布置在要被安装到带芯片元件的面上的叠层的组装表面上；
-布置在肩部的壁上的至少一个电连接端子；
-电连接所述电连接端子到电接触片的电连接元件。
2.根据权利要求1所述的用于与至少一个带芯片元件组装的盖帽，其特征在于，与电连接端子相关联的肩部的壁被包括于相对于包括组装表面的平面偏移的平面中。
3.根据权利要求1或2所述的用于与至少一个带芯片元件组装的盖帽，其特征在于，电连接元件包括插入在叠层的两个电绝缘层之间的至少一个第一导电元件。
4.根据权利要求3所述的用于与至少一个带芯片元件组装的盖帽，其特征在于，电连接元件包括通过叠层的电绝缘层中的至少一个电绝缘层与第一导电元件分开的至少一个第二导电元件；将第一和第二导电元件分开的所述至少一个电绝缘层包括被电连接元件的第三导电元件穿过的孔，所述第三导电元件将第一导电元件与第二导电元件电连接。
5.根据权利要求1或2所述的用于与至少一个带芯片元件组装的盖帽，其特征在于，叠层包括印刷电路，该印刷电路的至少一个印刷迹线，特别是在两个重叠的电绝缘层之间，形成电连接元件的至少一部分。
6.根据权利要求1或2所述的用于与至少一个带芯片元件组装的盖帽，其特征在于，肩部与所述盖帽的另一肩部协作以界定第一沟槽。
7.根据权利要求1或2所述的用于与至少一个带芯片元件组装的盖帽，其特征在于，该盖帽包括与第一沟槽的肩部分开的至少一个第二沟槽，该第二沟槽的壁完全或部分地由盖帽的面形成；所述盖帽包括在第二沟槽的壁上形成的至少一个附加电连接端子；电连接元件将附加电连接端子与所述电接触片电连接，和/或，附加电连接端子通过附加电连接元件与位于要安装到带芯片元件的面上的表面上的附加电接触片电连接。
8.一种装有带芯片元件的器件，包括：
-具有至少一个电子芯片的带芯片元件；
-与带芯片元件组装的根据前面的权利要求中的任一项的盖帽；
-用于接收有线元件并且至少部分地由盖帽的肩部界定的至少一个沟槽；和
-位于沟槽中并且与带芯片元件的所述芯片电连接的至少一个电连接端子。
9.根据权利要求8所述的装有带芯片元件的器件，其特征在于，带芯片元件包括芯片的至少一个电连接部件，该至少一个电连接部件与盖帽的相关联电接触片电连接，以便将芯片电连接到位于盖帽的肩部的电连接端子。
10.一种带芯片元件和盖帽的组装件，包括根据权利要求8～9中的任一项的器件和安装于沟槽中的至少部分导电的有线元件，所述有线元件与电连接端子电接触。
11.一种制造用于与至少一个带芯片元件组装的盖帽的方法，其特征在于，该方法包括制造至少一个根据权利要求1～7中的一项的盖帽的步骤。
12.根据权利要求11所述的方法，其特征在于，制造盖帽的步骤包括：
-形成电绝缘层的叠层的第一部分的步骤；
-形成电绝缘层的叠层的第二部分的步骤，该第二部分被配置为与叠层的第一部分一起界定用于至少部分地界定第一沟槽的肩部。
13.根据权利要求12所述的方法，其特征在于，制造盖帽的步骤包括制造肩部处的电连接端子、叠层的第二部分处的至少一个电接触片和在叠层的第二部分中行进或者在电绝缘层的叠层的第一部分和第二部分中行进的电连接元件。
14.根据权利要求11所述的方法，其特征在于，制造步骤使得能够制造多个盖帽，该方法包括：
-形成第一组重叠的电绝缘层的步骤；
-形成相互平行并且分别从第一组重叠的电绝缘层的同一个面延伸的多个第二组重叠的电绝缘层的步骤，相邻的第二组重叠的电绝缘层通过承载它们的第一组重叠的电绝缘层的面的分离部分分离。
15.根据权利要求14所述的方法，其特征在于，该方法包括将盖帽个体化的步骤。
16.根据权利要求14或15所述的方法，其特征在于，形成多个盖帽的步骤对于各将来的盖帽包括以下的步骤：
-在第一组层或相应的第二组层处制造至少一个电连接端子；
-在第一组层或相应的第二组层处制造至少一个电接触片；
-制造在第一组层和/或相应的第二组层中行进并且电连接所述电连接端子和所述电接触片的至少一个电连接元件。
CN201380058912.8A 2012-09-17 2013-09-13 用于带沟槽和带芯片器件的盖帽、配有盖帽的器件、器件与有线元件的组装件和它们的制造方法 Active CN104781927B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1258687 2012-09-17
FR1258687A FR2995721B1 (fr) 2012-09-17 2012-09-17 Capot pour dispositif a rainure et a puce, dispositif equipe du capot, assemblage du dispositif avec un element filaire et procede de fabrication
PCT/EP2013/068972 WO2014041107A1 (fr) 2012-09-17 2013-09-13 Capot pour dispositif a rainure et a puce, dispositif equipe du capot, assemblage du dispositif avec un element filaire et procede de fabrication

Publications (2)

Publication Number Publication Date
CN104781927A CN104781927A (zh) 2015-07-15
CN104781927B true CN104781927B (zh) 2018-09-04

Family

ID=47505045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380058912.8A Active CN104781927B (zh) 2012-09-17 2013-09-13 用于带沟槽和带芯片器件的盖帽、配有盖帽的器件、器件与有线元件的组装件和它们的制造方法

Country Status (6)

Country Link
US (1) US9888573B2 (zh)
EP (1) EP2896067B1 (zh)
JP (2) JP2015531545A (zh)
CN (1) CN104781927B (zh)
FR (1) FR2995721B1 (zh)
WO (1) WO2014041107A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3058579B1 (fr) * 2016-11-07 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'emission reception radiofrequence
FR3062515B1 (fr) * 2017-01-30 2019-11-01 Primo1D Procede d'insertion d'un fil dans une rainure d'une puce de semi-conducteur, et equipement pour la mise en œuvre d’un tel procede.
FR3065579B1 (fr) 2017-04-19 2019-05-03 Primo1D Dispositif d'emission reception radiofrequence
FR3065578B1 (fr) * 2017-04-19 2019-05-03 Primo1D Procede d'assemblage d'une puce microelectronique sur un element filaire
FR3069962B1 (fr) 2017-08-01 2020-09-25 Primo1D Antenne a plaque pour coupler un terminal d’emission-reception a un dispositif rfid
FR3078980B1 (fr) 2018-03-14 2021-06-11 Primo1D Fil guipe compose d’une ame principale et d’au moins un fils de couverture et comprenant au moins un element filaire conducteur relie electriquement a au moins une puce electronique
FR3103630B1 (fr) 2019-11-22 2022-06-03 Primo1D Puce fonctionnelle adaptee pour etre assemblee a des elements filaires, et procede de fabrication d’une telle puce

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625806A (zh) * 2002-02-01 2005-06-08 Tdk株式会社 多层陶瓷基板、其制造方法和制造装置
FR2937464A1 (fr) * 2008-10-21 2010-04-23 Commissariat Energie Atomique Assemblage d'une puce microelectronique a rainure avec un element filaire sous forme de toron et procede d'assemblage
CN102110677A (zh) * 2009-12-23 2011-06-29 原子能和代替能源委员会 配线元件与电子芯片的装配方法
FR2960339A1 (fr) * 2010-05-18 2011-11-25 Commissariat Energie Atomique Procede de realisation d'elements a puce munis de rainures d'insertion de fils
FR2964786A1 (fr) * 2010-09-09 2012-03-16 Commissariat Energie Atomique Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6361150U (zh) * 1986-10-13 1988-04-22
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
JP2005167286A (ja) * 2005-03-10 2005-06-23 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007157949A (ja) 2005-12-02 2007-06-21 Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan 低温焼成多層セラミック基板
JP4182140B2 (ja) * 2005-12-14 2008-11-19 新光電気工業株式会社 チップ内蔵基板
JP2007043213A (ja) 2006-11-17 2007-02-15 Denso Corp 回路基板の接続構造
FR2928491A1 (fr) 2008-03-06 2009-09-11 Commissariat Energie Atomique Procede et dispositif de fabrication d'un assemblage d'au moins deux puces microelectroniques
JP2009295862A (ja) * 2008-06-06 2009-12-17 Mitsubishi Electric Corp 高周波樹脂パッケージ
JP5366688B2 (ja) * 2009-07-16 2013-12-11 日本航空電子工業株式会社 ソケット、基板組立体及びそれを備える装置
JP5231382B2 (ja) * 2009-11-27 2013-07-10 新光電気工業株式会社 半導体装置
IT1397976B1 (it) * 2009-12-23 2013-02-04 St Microelectronics Rousset Trasduttore di tipo microelettromeccanico e relativo procedimento di assemblaggio.
KR101690509B1 (ko) * 2010-07-05 2016-12-28 엘지이노텍 주식회사 발광소자 모듈 및 발광소자 모듈을 이용한 발광소자 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625806A (zh) * 2002-02-01 2005-06-08 Tdk株式会社 多层陶瓷基板、其制造方法和制造装置
FR2937464A1 (fr) * 2008-10-21 2010-04-23 Commissariat Energie Atomique Assemblage d'une puce microelectronique a rainure avec un element filaire sous forme de toron et procede d'assemblage
CN102110677A (zh) * 2009-12-23 2011-06-29 原子能和代替能源委员会 配线元件与电子芯片的装配方法
FR2960339A1 (fr) * 2010-05-18 2011-11-25 Commissariat Energie Atomique Procede de realisation d'elements a puce munis de rainures d'insertion de fils
FR2964786A1 (fr) * 2010-09-09 2012-03-16 Commissariat Energie Atomique Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils

Also Published As

Publication number Publication date
JP2019033266A (ja) 2019-02-28
CN104781927A (zh) 2015-07-15
US20150230336A1 (en) 2015-08-13
EP2896067A1 (fr) 2015-07-22
EP2896067B1 (fr) 2017-02-01
FR2995721B1 (fr) 2014-11-21
JP2015531545A (ja) 2015-11-02
FR2995721A1 (fr) 2014-03-21
WO2014041107A1 (fr) 2014-03-20
JP6639600B2 (ja) 2020-02-05
US9888573B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
CN104781927B (zh) 用于带沟槽和带芯片器件的盖帽、配有盖帽的器件、器件与有线元件的组装件和它们的制造方法
US7920385B2 (en) Terminal box for solar cell module
CN103875131B (zh) 具有插头壳体的用于机动车的控制器
US9218562B2 (en) Method for producing a contactless microcircuit
CN105745763B (zh) 具有双接触面的非直通型导电元件的用于光伏面板的背板及组装方法
CN101944676B (zh) 双面连接器模块
CN102110677A (zh) 配线元件与电子芯片的装配方法
EP3393223B1 (en) Noise filter and noise reduction unit
US9198327B2 (en) Voltage regulator for an alternator
CN104241880A (zh) 多极型连接器
WO2010028009A8 (en) Electrically conductive module
CN109215958A (zh) 噪声滤波器和降噪单元
EP2571047A2 (en) Insulating ring for packaging, insulating ring assembly and package
CN102244978B (zh) 电子仪器、电力转换装置以及电子仪器的制造方法
CN102449783B (zh) 具有平面电池连接器的光伏组件
US8403685B2 (en) Electrical signal connector
CN201869356U (zh) 发声器弹片的安装结构
CN104685623B (zh) 导体框复合件、壳体复合件、组件复合件和用于确定电子组件的测量变量的至少一个测量值的方法
CN104798255B (zh) 用于无线通信的模块和用于制造用于无线通信的模块的方法
KR101045405B1 (ko) 시트형 전선
JP2015060813A (ja) 分岐コネクタ
CN206059536U (zh) 具备pcba器件的电池组
CN102208788B (zh) 电连接盒
EP2482398A1 (en) Bus bar system
CN104282419B (zh) 变压器和变压器制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant