JP2003163304A - 高周波パッケージ - Google Patents
高周波パッケージInfo
- Publication number
- JP2003163304A JP2003163304A JP2001364420A JP2001364420A JP2003163304A JP 2003163304 A JP2003163304 A JP 2003163304A JP 2001364420 A JP2001364420 A JP 2001364420A JP 2001364420 A JP2001364420 A JP 2001364420A JP 2003163304 A JP2003163304 A JP 2003163304A
- Authority
- JP
- Japan
- Prior art keywords
- flat plate
- ceramic
- frequency package
- high frequency
- ceramic flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 パッケージ内に搭載される部品の実装性や他
の基板への実装性が良く、しかも高密度実装が可能で放
熱性に優れる高周波パッケージを得る。 【解決手段】 一方の面に入出力端子２を設け、他方の
面に半導体チップ３を搭載したセラミック平板１と、前
記他方の面に対向した一方の面に少なくとも１つのキャ
ビティ部５を設けたセラミック多層キャップ４とで構成
されるとともに、前記セラミック多層キャップ４のキャ
ビティ部５の周縁部と、この周縁部に対向する前記セラ
ミック平板１の他方の面とを電気的に接続する接続端子
６を設けることで、キャビティ部５を設けた多層セラミ
ックキャップ４をセラミック平板１に被装した。
の基板への実装性が良く、しかも高密度実装が可能で放
熱性に優れる高周波パッケージを得る。 【解決手段】 一方の面に入出力端子２を設け、他方の
面に半導体チップ３を搭載したセラミック平板１と、前
記他方の面に対向した一方の面に少なくとも１つのキャ
ビティ部５を設けたセラミック多層キャップ４とで構成
されるとともに、前記セラミック多層キャップ４のキャ
ビティ部５の周縁部と、この周縁部に対向する前記セラ
ミック平板１の他方の面とを電気的に接続する接続端子
６を設けることで、キャビティ部５を設けた多層セラミ
ックキャップ４をセラミック平板１に被装した。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロ波帯や
ミリ波帯の高周波回路が搭載される高周波パッケージに
関するもので、特に、高密度化と放熱性に優れ、実装が
容易な高周波パッケージに関するものである。
ミリ波帯の高周波回路が搭載される高周波パッケージに
関するもので、特に、高密度化と放熱性に優れ、実装が
容易な高周波パッケージに関するものである。
【０００２】
【従来の技術】近年、通信用の送受信装置やレーダ装置
の多機能化、高性能化のために、フェーズドアレイアン
テナ方式の適用が進んでいる。フェーズドアレイアンテ
ナは、複数のアンテナ素子で送受信される高周波信号の
位相を制御することでアンテナの指向方向を変えるもの
で、構成上、各アンテナ素子に対応する送受信用増幅器
や移相器をパッケージングした多数の送受信モジュール
が必要となる。
の多機能化、高性能化のために、フェーズドアレイアン
テナ方式の適用が進んでいる。フェーズドアレイアンテ
ナは、複数のアンテナ素子で送受信される高周波信号の
位相を制御することでアンテナの指向方向を変えるもの
で、構成上、各アンテナ素子に対応する送受信用増幅器
や移相器をパッケージングした多数の送受信モジュール
が必要となる。
【０００３】一方、これらの装置には、高機能化、高性
能化に加え、低価格化、小型化の要求が同様に高まって
おり、とりわけ、限られたスペースに多数使用する送受
信モジュール用の高周波パッケージでは、小型化、高密
度化、高放熱性および製造性の良さが求められている。
能化に加え、低価格化、小型化の要求が同様に高まって
おり、とりわけ、限られたスペースに多数使用する送受
信モジュール用の高周波パッケージでは、小型化、高密
度化、高放熱性および製造性の良さが求められている。
【０００４】図１０は、例えば特開２０００−１８３４
８８号公報に示された従来の高周波パッケージである。
図１０において、１０１はセラミックを基材とした多層
基板、１０２は多層基板１０１に設けられたキャビティ
部、１０３はキャビティ部１０２の中央部に形成された
導体壁、１０４はキャビティ部１０２の側面に形成され
た導体膜、１０５は多層基板１０１の上面に被装された
金属カバー、１０６はキャビティ部１０２の底面に形成
された接地導体パターン、１０７は多層基板１０１の内
層導体、１０８は多層基板１０１上に搭載されたチップ
部品、１０９はキャビティ部１０２の底面に搭載された
半導体チップ、１１０は多層基板１０１を搭載する親回
路基板、１１１は親回路基板１１０上に形成され多層基
板１０１を接続する接続端子、１１２は親回路基板１１
０上に形成され導体膜１０４および導体壁１０５と接触
する導体パターンである。
８８号公報に示された従来の高周波パッケージである。
図１０において、１０１はセラミックを基材とした多層
基板、１０２は多層基板１０１に設けられたキャビティ
部、１０３はキャビティ部１０２の中央部に形成された
導体壁、１０４はキャビティ部１０２の側面に形成され
た導体膜、１０５は多層基板１０１の上面に被装された
金属カバー、１０６はキャビティ部１０２の底面に形成
された接地導体パターン、１０７は多層基板１０１の内
層導体、１０８は多層基板１０１上に搭載されたチップ
部品、１０９はキャビティ部１０２の底面に搭載された
半導体チップ、１１０は多層基板１０１を搭載する親回
路基板、１１１は親回路基板１１０上に形成され多層基
板１０１を接続する接続端子、１１２は親回路基板１１
０上に形成され導体膜１０４および導体壁１０５と接触
する導体パターンである。
【０００５】次に動作について説明する。図１０におい
て、多層基板１０１のキャビティ部１０２に発熱を伴う
半導体チップ１０９等を実装し、多層基板１０１の上面
にはチップ部品１０８を実装して、各チップ間の電気的
接続は内層導体１０７により行われる。また、多層基板
１０１は親回路基板１１０の接続端子上に実装されてい
る。更に、多層基板１０１上面は、保護と電気的シール
ドのため金属カバー１０５で覆われている。ここで、半
導体チップ１０９から発生した熱は、接地導体パターン
１０６、導体壁１０３、導体膜１０４を伝わり、導体パ
ターン１１２を介して親回路基板１１０側へ放熱する。
て、多層基板１０１のキャビティ部１０２に発熱を伴う
半導体チップ１０９等を実装し、多層基板１０１の上面
にはチップ部品１０８を実装して、各チップ間の電気的
接続は内層導体１０７により行われる。また、多層基板
１０１は親回路基板１１０の接続端子上に実装されてい
る。更に、多層基板１０１上面は、保護と電気的シール
ドのため金属カバー１０５で覆われている。ここで、半
導体チップ１０９から発生した熱は、接地導体パターン
１０６、導体壁１０３、導体膜１０４を伝わり、導体パ
ターン１１２を介して親回路基板１１０側へ放熱する。
【０００６】
【発明が解決しようとする課題】ところで、上記のよう
な基材としてセラミックを用いた多層基板の製造は、絶
縁材であるセラミックシートと導電材である導電性ペー
ストを重ね合わせ、同時に焼成を行うため、両者の焼成
時の収縮率の差異から、焼成時に内部応力が発生する。
この応力は基板内の絶縁材や導体の分布が不均一であっ
たり、構造的に弱い部分がある場合に、基板の反りや凹
凸等の変形の原因となる。
な基材としてセラミックを用いた多層基板の製造は、絶
縁材であるセラミックシートと導電材である導電性ペー
ストを重ね合わせ、同時に焼成を行うため、両者の焼成
時の収縮率の差異から、焼成時に内部応力が発生する。
この応力は基板内の絶縁材や導体の分布が不均一であっ
たり、構造的に弱い部分がある場合に、基板の反りや凹
凸等の変形の原因となる。
【０００７】ここで、従来の技術による高周波パッケー
ジにおいては、多層基板１０１にキャビティ部１０２が
設けられており、このキャビティ部１０２は、焼成前の
段階でセラミックシートを加工して形成されているた
め、前述のように、基板内の絶縁材や導体の分布に不均
一を生じさせ、また、キャビティ部１０２を形成する側
壁部分は構造的に脆弱となるため、焼成時に多層基板１
０１に反りや凹凸等の変形を生じ易い。このような反り
や凹凸等の変形による平面度の劣化は、多層基板１０１
を親回路基板１１０に実装する際や、半導体チップ１０
９をキャビティ部１０２の底面に実装する際に、接続不
良の原因となり、製造の容易性を損なうという課題があ
った。また、凹凸による密着性の不足は放熱効率の低下
を招くという課題があった。
ジにおいては、多層基板１０１にキャビティ部１０２が
設けられており、このキャビティ部１０２は、焼成前の
段階でセラミックシートを加工して形成されているた
め、前述のように、基板内の絶縁材や導体の分布に不均
一を生じさせ、また、キャビティ部１０２を形成する側
壁部分は構造的に脆弱となるため、焼成時に多層基板１
０１に反りや凹凸等の変形を生じ易い。このような反り
や凹凸等の変形による平面度の劣化は、多層基板１０１
を親回路基板１１０に実装する際や、半導体チップ１０
９をキャビティ部１０２の底面に実装する際に、接続不
良の原因となり、製造の容易性を損なうという課題があ
った。また、凹凸による密着性の不足は放熱効率の低下
を招くという課題があった。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、パッケージ内に搭載される部品の
実装性や他の基板への実装性が良く、しかも高密度実装
が可能で放熱性に優れる高周波パッケージを得ることを
目的とする。
めになされたもので、パッケージ内に搭載される部品の
実装性や他の基板への実装性が良く、しかも高密度実装
が可能で放熱性に優れる高周波パッケージを得ることを
目的とする。
【０００９】
【課題を解決するための手段】この発明に係る高周波パ
ッケージは、一方の面に入出力端子を設け、他方の面に
半導体チップを搭載した、単層あるいは多層のセラミッ
ク平板と、前記他方の面に対向した一方の面に少なくと
も１つのキャビティ部を設けたセラミック多層キャップ
とで構成されるとともに、前記セラミック多層キャップ
のキャビティ部の周縁部と、この周縁部に対向する前記
セラミック平板の他方の面とを電気的に接続する接続手
段を設けるようにしたものである。
ッケージは、一方の面に入出力端子を設け、他方の面に
半導体チップを搭載した、単層あるいは多層のセラミッ
ク平板と、前記他方の面に対向した一方の面に少なくと
も１つのキャビティ部を設けたセラミック多層キャップ
とで構成されるとともに、前記セラミック多層キャップ
のキャビティ部の周縁部と、この周縁部に対向する前記
セラミック平板の他方の面とを電気的に接続する接続手
段を設けるようにしたものである。
【００１０】また、半導体チップを、半導体チップ上の
接続用電極に設けられた金属バンプによって、セラミッ
ク平板に搭載するようにしたものである。
接続用電極に設けられた金属バンプによって、セラミッ
ク平板に搭載するようにしたものである。
【００１１】また、接続手段を、金属バンプとしたもの
である。
である。
【００１２】また、接続手段は、セラミック平板の他方
の面側あるいはセラミック多層キャップの一方の面いず
れかに配設された接続ピンと、残る面に前記接続ピンに
勘合するよう配設されたピン孔とでなされるものであ
る。
の面側あるいはセラミック多層キャップの一方の面いず
れかに配設された接続ピンと、残る面に前記接続ピンに
勘合するよう配設されたピン孔とでなされるものであ
る。
【００１３】また、セラミック多層キャップのキャビテ
ィ部にチップ部品を搭載するようにしたものである。
ィ部にチップ部品を搭載するようにしたものである。
【００１４】また、セラミック平板およびセラミック多
層キャップの少なくとも一方に、セラミック内にコンデ
ンサあるいはインダクタを含む受動回路を内蔵するよう
にしたものである。
層キャップの少なくとも一方に、セラミック内にコンデ
ンサあるいはインダクタを含む受動回路を内蔵するよう
にしたものである。
【００１５】また、セラミック平板の一方の面の入出力
端子を、金属バンプにより形成するようにしたものであ
る。
端子を、金属バンプにより形成するようにしたものであ
る。
【００１６】また、セラミック平板の半導体チップ下部
に一方の面から他方の面に貫通する複数のビアホールを
設けるとともに、一方の面のビアホール端に金属バンプ
を形成するようにしたものである。
に一方の面から他方の面に貫通する複数のビアホールを
設けるとともに、一方の面のビアホール端に金属バンプ
を形成するようにしたものである。
【００１７】また、セラミック平板の他方の面と、この
他方の面に対向したセラミック多層キャップの一方の面
との間に樹脂を充填するようにしたものである。
他方の面に対向したセラミック多層キャップの一方の面
との間に樹脂を充填するようにしたものである。
【００１８】さらに、セラミック平板の基板材料を高熱
伝導性基板としたものである。
伝導性基板としたものである。
【００１９】
【発明の実施の形態】以下、この発明の各実施の形態に
ついて説明する。 実施の形態１．図１は、この発明の実施の形態１による
高周波パッケージの断面構造を示す図である。図１にお
いて、１はセラミック平板、２はセラミック平板１に設
けられた入出力端子、３はセラミック平板１に搭載され
た半導体チップ、４はセラミック多層キャップ、５はセ
ラミック多層キャップ４に設けられたキャビティ部、６
はセラミック平板１とセラミック多層キャップ４とを接
続する接続端子、７（７ａ、７ｂを総称する）はセラミ
ック平板１あるいはセラミック多層キャップ４の導体層
間を接続するビアホール、８（８ａ、８ｂを総称する）
は導体配線、９は半導体チップ３とセラミック平板１と
を接続するボンディングワイヤ、１０は高周波パッケー
ジ、１１は高周波パッケージ１０が搭載される親回路基
板である。
ついて説明する。 実施の形態１．図１は、この発明の実施の形態１による
高周波パッケージの断面構造を示す図である。図１にお
いて、１はセラミック平板、２はセラミック平板１に設
けられた入出力端子、３はセラミック平板１に搭載され
た半導体チップ、４はセラミック多層キャップ、５はセ
ラミック多層キャップ４に設けられたキャビティ部、６
はセラミック平板１とセラミック多層キャップ４とを接
続する接続端子、７（７ａ、７ｂを総称する）はセラミ
ック平板１あるいはセラミック多層キャップ４の導体層
間を接続するビアホール、８（８ａ、８ｂを総称する）
は導体配線、９は半導体チップ３とセラミック平板１と
を接続するボンディングワイヤ、１０は高周波パッケー
ジ、１１は高周波パッケージ１０が搭載される親回路基
板である。
【００２０】次に動作について説明する。図１におい
て、セラミック平板１とセラミック多層キャップ４は接
続端子６で接続されており、半導体チップ３は、セラミ
ック多層キャップ４のキャビティ部５に対向するセラミ
ック平板１上に実装されている。親回路基板１１から入
出力端子２を介して入出力される信号および半導体チッ
プ３の入出力信号は、セラミック平板１およびセラミッ
ク多層キャップ４内のビアホール７、導体配線８を介し
て接続、伝送さする。その際、信号伝送のための配線
を、主にセラミック多層キャップ４内の導体層を用いて
行うことにより、セラミック平板１内の導体配線８ｂを
少なくすることができるため、セラミック平板１の導体
層数を少なくし、セラミック平板１の厚さを薄くするこ
とができる。
て、セラミック平板１とセラミック多層キャップ４は接
続端子６で接続されており、半導体チップ３は、セラミ
ック多層キャップ４のキャビティ部５に対向するセラミ
ック平板１上に実装されている。親回路基板１１から入
出力端子２を介して入出力される信号および半導体チッ
プ３の入出力信号は、セラミック平板１およびセラミッ
ク多層キャップ４内のビアホール７、導体配線８を介し
て接続、伝送さする。その際、信号伝送のための配線
を、主にセラミック多層キャップ４内の導体層を用いて
行うことにより、セラミック平板１内の導体配線８ｂを
少なくすることができるため、セラミック平板１の導体
層数を少なくし、セラミック平板１の厚さを薄くするこ
とができる。
【００２１】ここで、半導体チップ３から発生する発熱
は、セラミック平板１を伝導し、更に、セラミック平板
１に密着している親回路基板１１に放熱される。その
際、セラミック平板１と親回路基板１１との間には密着
性をより良くするために、熱伝導性の良いペースト剤等
を充填しても良い。
は、セラミック平板１を伝導し、更に、セラミック平板
１に密着している親回路基板１１に放熱される。その
際、セラミック平板１と親回路基板１１との間には密着
性をより良くするために、熱伝導性の良いペースト剤等
を充填しても良い。
【００２２】以上のように、この実施の形態１によれ
ば、半導体チップ３が実装されるセラミック平板１を、
キャビティの無い平板で構成し、また、セラミック平板
１内の導体層の導体配線８ｂを少なくできるので、絶縁
材であるセラミックや導体の分布の偏在や、構造的な脆
弱部をなくすことができ、焼成時のセラミック平板１の
反りや凹凸等の変形の発生を低減でき、半導体チップ３
の実装性や高周波パッケージ１０の親回路基板１１への
実装性に優れる。また、平面度が良いことで半導体チッ
プ３および親回路基板１１への密着性が良く、また、導
体層数が少なく、セラミック平板１の厚さを薄くするこ
とができるので、放熱性が良くなる。
ば、半導体チップ３が実装されるセラミック平板１を、
キャビティの無い平板で構成し、また、セラミック平板
１内の導体層の導体配線８ｂを少なくできるので、絶縁
材であるセラミックや導体の分布の偏在や、構造的な脆
弱部をなくすことができ、焼成時のセラミック平板１の
反りや凹凸等の変形の発生を低減でき、半導体チップ３
の実装性や高周波パッケージ１０の親回路基板１１への
実装性に優れる。また、平面度が良いことで半導体チッ
プ３および親回路基板１１への密着性が良く、また、導
体層数が少なく、セラミック平板１の厚さを薄くするこ
とができるので、放熱性が良くなる。
【００２３】実施の形態２.図２は、この発明の実施の
形態２による高周波パッケージの断面構造を示す図であ
る。図２において、図１と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、１２は金属バンプであり、半導体チ
ップ３上の接続用電極に設けられ、かつセラミック平板
１に搭載されている。
形態２による高周波パッケージの断面構造を示す図であ
る。図２において、図１と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、１２は金属バンプであり、半導体チ
ップ３上の接続用電極に設けられ、かつセラミック平板
１に搭載されている。
【００２４】図２に示す実施の形態２では、半導体チッ
プ３を金属バンプ１２を用いてセラミック平板１に実装
するようにしたものである。ここで、金属バンプ１２を
用いたバンプ実装では、半導体チップ３側に予め金属バ
ンプ１２を配設した後、セラミック平板１側へ加熱圧着
等で実装する。ここで、セラミック平板１は、反やり凹
凸等の変形が少ないので、金属バンプ１２とセラミック
平板１の加熱圧着力が全ての金属バンプ１２に均等に加
わるため、バンプ実装の実装性、信頼性に優れる。ま
た、セラミック平板１上の半導体チップ３の周辺部にボ
ンディングワイヤ用のスペースを必要とせず、小型化や
高密度化が可能となる。
プ３を金属バンプ１２を用いてセラミック平板１に実装
するようにしたものである。ここで、金属バンプ１２を
用いたバンプ実装では、半導体チップ３側に予め金属バ
ンプ１２を配設した後、セラミック平板１側へ加熱圧着
等で実装する。ここで、セラミック平板１は、反やり凹
凸等の変形が少ないので、金属バンプ１２とセラミック
平板１の加熱圧着力が全ての金属バンプ１２に均等に加
わるため、バンプ実装の実装性、信頼性に優れる。ま
た、セラミック平板１上の半導体チップ３の周辺部にボ
ンディングワイヤ用のスペースを必要とせず、小型化や
高密度化が可能となる。
【００２５】実施の形態３.図３は、この発明の実施の
形態３による高周波パッケージの断面構造を示す図であ
る。図３において、図２と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、１２ａは図２に示す実施の形態２と
同様な金属バンプであるのに対し、１２ｂはセラミック
平板１とセラミック多層キャップ４とを接続する金属バ
ンプである。
形態３による高周波パッケージの断面構造を示す図であ
る。図３において、図２と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、１２ａは図２に示す実施の形態２と
同様な金属バンプであるのに対し、１２ｂはセラミック
平板１とセラミック多層キャップ４とを接続する金属バ
ンプである。
【００２６】図３に示す実施の形態３では、セラミック
平板１とセラミック多層キャップ４とをバンプ接続する
ものである。ここで、セラミック平板１の平面度が良い
ので、金属バンプ１２ｂとセラミック平板１の加熱圧着
力が全ての金属バンプ１２ｂに均等に加わるため、バン
プ実装性に優れ、また、セラミック平板１の周縁部に何
重にも金属バンプ１２ｂを配設可能なため、セラミック
平板１とセラミック多層キャップ４間の接続数の増加に
容易に対応可能となるため、更に、小型化や高密度化が
可能となる。
平板１とセラミック多層キャップ４とをバンプ接続する
ものである。ここで、セラミック平板１の平面度が良い
ので、金属バンプ１２ｂとセラミック平板１の加熱圧着
力が全ての金属バンプ１２ｂに均等に加わるため、バン
プ実装性に優れ、また、セラミック平板１の周縁部に何
重にも金属バンプ１２ｂを配設可能なため、セラミック
平板１とセラミック多層キャップ４間の接続数の増加に
容易に対応可能となるため、更に、小型化や高密度化が
可能となる。
【００２７】実施の形態４.図４は、この発明の実施の
形態４による高周波パッケージの断面構造を示す図であ
る。図４において、図２と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、１３はセラミック平板１の面側に配
設された接続ピン、１４はセラミック多層キャップ４の
面側に配設され接続ピン１３に勘合するピン孔である。
形態４による高周波パッケージの断面構造を示す図であ
る。図４において、図２と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、１３はセラミック平板１の面側に配
設された接続ピン、１４はセラミック多層キャップ４の
面側に配設され接続ピン１３に勘合するピン孔である。
【００２８】図４に示す実施の形態４では、セラミック
平板１とセラミック多層キャップ４とを、接続ピン１３
とこの接続ピン１３に勘合するピン孔１４を用いて接続
するものである。ここで、セラミック平板１の平面度が
良いので接続ピン１３とピン孔１４との勘合性に優れ、
また、セラミック平板１の周縁部に何重にも接続ピン１
３を配設可能なため、セラミック平板１とセラミック多
層キャップ４間の接続数の増加に容易に対応可能となる
ため、更に、小型化や高密度化が可能となる。なお、接
続ピン１３はセラミック平板１の面側に配設され、ピン
孔１４はセラミック多層キャップ４の面側に配設されて
いるが、配設場所は逆であってもよい。
平板１とセラミック多層キャップ４とを、接続ピン１３
とこの接続ピン１３に勘合するピン孔１４を用いて接続
するものである。ここで、セラミック平板１の平面度が
良いので接続ピン１３とピン孔１４との勘合性に優れ、
また、セラミック平板１の周縁部に何重にも接続ピン１
３を配設可能なため、セラミック平板１とセラミック多
層キャップ４間の接続数の増加に容易に対応可能となる
ため、更に、小型化や高密度化が可能となる。なお、接
続ピン１３はセラミック平板１の面側に配設され、ピン
孔１４はセラミック多層キャップ４の面側に配設されて
いるが、配設場所は逆であってもよい。
【００２９】実施の形態５.図５は、この発明の実施の
形態５による高周波パッケージの断面構造を示す図であ
る。図５において、図３と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、１５は抵抗やコンデンサ等のチップ
部品である。
形態５による高周波パッケージの断面構造を示す図であ
る。図５において、図３と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、１５は抵抗やコンデンサ等のチップ
部品である。
【００３０】図５に示す実施の形態５では、セラミック
多層キャップ４のキャビティ部５底面にチップ部品１５
を実装するようにしたものである。キャビティ部５底面
にチップ部品１５を実装することで、更に、小型化や高
密度化が可能となる。
多層キャップ４のキャビティ部５底面にチップ部品１５
を実装するようにしたものである。キャビティ部５底面
にチップ部品１５を実装することで、更に、小型化や高
密度化が可能となる。
【００３１】実施の形態６.図６は、この発明の実施の
形態５による高周波パッケージの断面構造を示す図であ
る。図６において、図５と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、１６は多層セラミック基板内に設け
られた平行平板コンデンサ、１７は多層セラミック基板
内に設けられたスパイラルインダクタである。
形態５による高周波パッケージの断面構造を示す図であ
る。図６において、図５と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、１６は多層セラミック基板内に設け
られた平行平板コンデンサ、１７は多層セラミック基板
内に設けられたスパイラルインダクタである。
【００３２】図６に示す実施の形態６では、セラミック
平板１やセラミック多層キャップ４内に平行平板コンデ
ンサ１６やスパイラルインダクタ１７の受動回路を内蔵
したので、チップ部品１５数を削減でき、更に、小型化
や高密度化が可能となる。特に、セラミック平板１内に
内蔵した場合は、反りや凹凸等の変形が少ないため、内
蔵する平行平板コンデンサ１６やスパイラルインダクタ
１７を形成する導体パターンや基板厚の寸法精度が良
く、平行平板コンデンサ１６の容量値やスパイラルイン
ダクタ１７のインダクタ値の高精度化も図れる。
平板１やセラミック多層キャップ４内に平行平板コンデ
ンサ１６やスパイラルインダクタ１７の受動回路を内蔵
したので、チップ部品１５数を削減でき、更に、小型化
や高密度化が可能となる。特に、セラミック平板１内に
内蔵した場合は、反りや凹凸等の変形が少ないため、内
蔵する平行平板コンデンサ１６やスパイラルインダクタ
１７を形成する導体パターンや基板厚の寸法精度が良
く、平行平板コンデンサ１６の容量値やスパイラルイン
ダクタ１７のインダクタ値の高精度化も図れる。
【００３３】実施の形態７.図７は、この発明の実施の
形態７による高周波パッケージの断面構造を示す図であ
る。図７において、図１、図６と同一または相当する構
成については、同一の符号を付して重複する説明を省略
する。新たな符号として、１２ｃは、高周波パッケージ
１０と親回路基板１１とを接続する金属バンプである。
形態７による高周波パッケージの断面構造を示す図であ
る。図７において、図１、図６と同一または相当する構
成については、同一の符号を付して重複する説明を省略
する。新たな符号として、１２ｃは、高周波パッケージ
１０と親回路基板１１とを接続する金属バンプである。
【００３４】図７に示す実施の形態７では、高周波パッ
ケージ１０と親回路基板１１とをバンプ接続するよう
に、セラミック平板１下面に金属バンプ１２ｃを設けた
ものである。ここで、セラミック平板１の平面度が良い
のでバンプ実装性に優れ、また、親回路基板１１との接
続を行う金属バンプ１２ｃを、セラミック平板１の下面
全面に配設可能なため、高周波パッケージ１０と親回路
基板１１の接続数の増加に容易に対応可能となるため、
更に、小型化や高密度化が可能となる。
ケージ１０と親回路基板１１とをバンプ接続するよう
に、セラミック平板１下面に金属バンプ１２ｃを設けた
ものである。ここで、セラミック平板１の平面度が良い
のでバンプ実装性に優れ、また、親回路基板１１との接
続を行う金属バンプ１２ｃを、セラミック平板１の下面
全面に配設可能なため、高周波パッケージ１０と親回路
基板１１の接続数の増加に容易に対応可能となるため、
更に、小型化や高密度化が可能となる。
【００３５】実施の形態８.図８は、この発明の実施の
形態８による高周波パッケージの断面構造を示す図であ
る。図８において、図７と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、７ｃは、セラミック平板１内に、半
導体チップ３下部から下面に貫通するように設けたビア
ホールである。１２ｄはビアホール７ｃの下面端に設け
られた金属バンプである。
形態８による高周波パッケージの断面構造を示す図であ
る。図８において、図７と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、７ｃは、セラミック平板１内に、半
導体チップ３下部から下面に貫通するように設けたビア
ホールである。１２ｄはビアホール７ｃの下面端に設け
られた金属バンプである。
【００３６】図８に示す実施の形態８では、半導体チッ
プ３の発生する発熱はビアホール７ｃおよび金属バンプ
１２ｄを介して親回路基板１１側へ放熱されるため、更
に、放熱性が良くなる。
プ３の発生する発熱はビアホール７ｃおよび金属バンプ
１２ｄを介して親回路基板１１側へ放熱されるため、更
に、放熱性が良くなる。
【００３７】実施の形態９.図９は、この発明の実施の
形態９による高周波パッケージの断面構造を示す図であ
る。図９において、図８と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、１８は、樹脂である。
形態９による高周波パッケージの断面構造を示す図であ
る。図９において、図８と同一または相当する構成につ
いては、同一の符号を付して重複する説明を省略する。
新たな符号として、１８は、樹脂である。
【００３８】図９に示す実施の形態８では、セラミック
平板１とセラミック多層キャップ４の間を樹脂１８によ
り充填するようにしたものである。セラミック平板１と
セラミック多層キャップ４の間を樹脂１８により充填す
ることにより、キャビティ部５内の半導体チップ３やチ
ップ部品１５の気密、保護ができるとともに、半導体チ
ップ３の発生する発熱が樹脂１８を介してセラミック平
板１へ伝熱されるため、更に、放熱性が良くなる。
平板１とセラミック多層キャップ４の間を樹脂１８によ
り充填するようにしたものである。セラミック平板１と
セラミック多層キャップ４の間を樹脂１８により充填す
ることにより、キャビティ部５内の半導体チップ３やチ
ップ部品１５の気密、保護ができるとともに、半導体チ
ップ３の発生する発熱が樹脂１８を介してセラミック平
板１へ伝熱されるため、更に、放熱性が良くなる。
【００３９】実施の形態１０.この実施の形態１０で
は、セラミック平板１の基板素材を高熱伝導性基板とし
たものである。一般的に、窒化アルミニウム等の高熱伝
導性基材は、広く用いられている基材である酸化アルミ
ニウム等に比べ高価となるが、本発明では、導体層数を
少なくし、厚さを薄くすることができるセラミック平板
１にのみ高熱伝導性基材を適用することで、半導体チッ
プ３の発熱を効果的に親回路基板１１側へ放熱でき、且
つ高価な高熱伝導性基板の使用量を低減してコスト上昇
を抑えることが可能となり、放熱性に優れ、且つ低価格
化が実現できる。
は、セラミック平板１の基板素材を高熱伝導性基板とし
たものである。一般的に、窒化アルミニウム等の高熱伝
導性基材は、広く用いられている基材である酸化アルミ
ニウム等に比べ高価となるが、本発明では、導体層数を
少なくし、厚さを薄くすることができるセラミック平板
１にのみ高熱伝導性基材を適用することで、半導体チッ
プ３の発熱を効果的に親回路基板１１側へ放熱でき、且
つ高価な高熱伝導性基板の使用量を低減してコスト上昇
を抑えることが可能となり、放熱性に優れ、且つ低価格
化が実現できる。
【００４０】
【発明の効果】以上のように、この発明によれば、セラ
ミック平板の反りや凹凸等の変形を発生を低減できるの
で、半導体チップ実装や高周波パッケージの親回路基板
への実装性に優れる。また、平面度が良いことで半導体
チップおよび親回路基板への密着性が良く、また、導体
層数が少なく、セラミック平板の厚さを薄くすることが
できるので、放熱性が良くなるという効果が得られる。
ミック平板の反りや凹凸等の変形を発生を低減できるの
で、半導体チップ実装や高周波パッケージの親回路基板
への実装性に優れる。また、平面度が良いことで半導体
チップおよび親回路基板への密着性が良く、また、導体
層数が少なく、セラミック平板の厚さを薄くすることが
できるので、放熱性が良くなるという効果が得られる。
【００４１】また、半導体チップを実装するセラミック
平板の、反やり凹凸等の変形の発生を低減できるので、
金属バンプのセラミック平板への加熱圧着が全ての金属
バンプに均等に行われるため、バンプ実装の実装性、信
頼性に優れるという効果が得られる。また、バンプ実装
により、セラミック平板上の半導体チップの周辺部にボ
ンディングワイヤ用のスペースを必要とせず、小型化や
高密度化が可能になるという効果が得られる。
平板の、反やり凹凸等の変形の発生を低減できるので、
金属バンプのセラミック平板への加熱圧着が全ての金属
バンプに均等に行われるため、バンプ実装の実装性、信
頼性に優れるという効果が得られる。また、バンプ実装
により、セラミック平板上の半導体チップの周辺部にボ
ンディングワイヤ用のスペースを必要とせず、小型化や
高密度化が可能になるという効果が得られる。
【００４２】また、セラミック平板の平面度が良いので
バンプ実装性に優れ、また、バンプ実装により、セラミ
ック平板の周縁部に何重にも接続端子を配設可能なた
め、セラミック平板とセラミック多層キャップ間の接続
数の増加に容易に対応可能となるため、更に、小型化や
高密度化が可能となるという効果が得られる。
バンプ実装性に優れ、また、バンプ実装により、セラミ
ック平板の周縁部に何重にも接続端子を配設可能なた
め、セラミック平板とセラミック多層キャップ間の接続
数の増加に容易に対応可能となるため、更に、小型化や
高密度化が可能となるという効果が得られる。
【００４３】また、セラミック平板の平面度が良いので
接続ピンとピン孔との勘合性に優れ、また、勘合による
実装により、セラミック平板の周縁部に何重にも接続端
子を配設可能なため、セラミック平板とセラミック多層
キャップ間の接続数の増加に容易に対応可能となるた
め、更に、小型化や高密度化が可能となるという効果が
得られる。
接続ピンとピン孔との勘合性に優れ、また、勘合による
実装により、セラミック平板の周縁部に何重にも接続端
子を配設可能なため、セラミック平板とセラミック多層
キャップ間の接続数の増加に容易に対応可能となるた
め、更に、小型化や高密度化が可能となるという効果が
得られる。
【００４４】また、キャビティ部にチップ部品を実装す
ることで、更に、小型化や高密度化が可能となるという
効果が得られる。
ることで、更に、小型化や高密度化が可能となるという
効果が得られる。
【００４５】また、セラミック平板やセラミック多層キ
ャップ内に平行平板コンデンサやスパイラルインダクタ
を内蔵したので、更に、小型化や高密度化が可能となる
という効果が得られる。
ャップ内に平行平板コンデンサやスパイラルインダクタ
を内蔵したので、更に、小型化や高密度化が可能となる
という効果が得られる。
【００４６】また、平面度が良いセラミック平板下面に
金属バンプを設けたので、バンプ実装性に優れ、また、
バンプ実装により、セラミック平板の下面全面を利用し
て親回路基板との接続端子を配設可能なため、更に、小
型化や高密度化が可能となるという効果が得られる。
金属バンプを設けたので、バンプ実装性に優れ、また、
バンプ実装により、セラミック平板の下面全面を利用し
て親回路基板との接続端子を配設可能なため、更に、小
型化や高密度化が可能となるという効果が得られる。
【００４７】また、セラミック平板内に、半導体チップ
下部から下面に貫通するようにビアホールを設け、その
下面端に金属バンプを設けたので、放熱性が良く、小型
化や高密度化が可能となるという効果が得られる。
下部から下面に貫通するようにビアホールを設け、その
下面端に金属バンプを設けたので、放熱性が良く、小型
化や高密度化が可能となるという効果が得られる。
【００４８】また、セラミック平板とセラミック多層キ
ャップの間を樹脂により充填することにより、キャビテ
ィ部内の半導体チップやチップ部品の気密、保護ができ
ると共に、半導体チップの発生する発熱が樹脂を介して
セラミック平板へ伝熱されるため、更に、放熱性が良く
なるという効果が得られる。
ャップの間を樹脂により充填することにより、キャビテ
ィ部内の半導体チップやチップ部品の気密、保護ができ
ると共に、半導体チップの発生する発熱が樹脂を介して
セラミック平板へ伝熱されるため、更に、放熱性が良く
なるという効果が得られる。
【００４９】さらに、導体層数を少なくし、厚さを薄く
することができるセラミック平板にのみ高熱伝導性基材
を適用することで、高価な高熱伝導性基板を使用するこ
とによるコスト上昇を抑えることが可能となり、放熱性
に優れ、且つ低価格化が実現できるいう効果が得られ
る。
することができるセラミック平板にのみ高熱伝導性基材
を適用することで、高価な高熱伝導性基板を使用するこ
とによるコスト上昇を抑えることが可能となり、放熱性
に優れ、且つ低価格化が実現できるいう効果が得られ
る。
【図１】 この発明の実施の形態１による高周波パッケ
ージの断面構造をを示す図である。
ージの断面構造をを示す図である。
【図２】 この発明の実施の形態２による高周波パッケ
ージの断面構造をを示す図である。
ージの断面構造をを示す図である。
【図３】 この発明の実施の形態３による高周波パッケ
ージの断面構造をを示す図である。
ージの断面構造をを示す図である。
【図４】 この発明の実施の形態４による高周波パッケ
ージの断面構造をを示す図である。
ージの断面構造をを示す図である。
【図５】 この発明の実施の形態５による高周波パッケ
ージの断面構造をを示す図である。
ージの断面構造をを示す図である。
【図６】 この発明の実施の形態６による高周波パッケ
ージの断面構造をを示す図である。
ージの断面構造をを示す図である。
【図７】 この発明の実施の形態７による高周波パッケ
ージの断面構造をを示す図である。
ージの断面構造をを示す図である。
【図８】 この発明の実施の形態８による高周波パッケ
ージの断面構造をを示す図である。
ージの断面構造をを示す図である。
【図９】 この発明の実施の形態９による高周波パッケ
ージの断面構造をを示す図である。
ージの断面構造をを示す図である。
【図１０】 従来の高周波パッケージの断面構造を示す
図である。
図である。
１０ セラミック平板、２ 入出力端子、３ 半導体チ
ップ、４ セラミック多層キャップ、５ キャビティ
部、６ 接続端子、７ ビアホール、８ 導体配線、９
ボンディングワイヤ、１０ 高周波パッケージ、１１
親回路基板、１２ 金属バンプ、１３ 接続ピン、１
４ ピン孔、１５ チップ部品、１６ 平行平板コンデ
ンサ、１７ スパイラルインダクタ、１８ 樹脂。
ップ、４ セラミック多層キャップ、５ キャビティ
部、６ 接続端子、７ ビアホール、８ 導体配線、９
ボンディングワイヤ、１０ 高周波パッケージ、１１
親回路基板、１２ 金属バンプ、１３ 接続ピン、１
４ ピン孔、１５ チップ部品、１６ 平行平板コンデ
ンサ、１７ スパイラルインダクタ、１８ 樹脂。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大橋 英征
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
(72)発明者 北村 洋一
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
(72)発明者 藤野 純司
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
(72)発明者 竹内 紀雄
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
(72)発明者 池松 寛
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
Claims (10)
- 【請求項１】 一方の面に入出力端子を設け、他方の面
に半導体チップを搭載した、単層あるいは多層のセラミ
ック平板と、前記他方の面に対向した一方の面に少なく
とも１つのキャビティ部を設けたセラミック多層キャッ
プとで構成すると共に、 前記セラミック多層キャップの一方の面の前記キャビテ
ィ部周縁部と、この周縁部に対向する前記セラミック平
板の他方の面とを電気的に接続する接続手段を設けたこ
とを特徴とする高周波パッケージ。 - 【請求項２】 請求項１に記載の高周波パッケージにお
いて、 前記半導体チップは、この半導体チップ上の接続用電極
に設けられた金属バンプによって、前記セラミック平板
に搭載されたことを特徴とする高周波パッケージ。 - 【請求項３】 請求項１または２に記載の高周波パッケ
ージにおいて、 前記接続手段は、金属バンプによってなされたことを特
徴とする高周波パッケージ。 - 【請求項４】 請求項１または２に記載の高周波パッケ
ージにおいて、 前記接続手段は、前記セラミック平板の他方の面側ある
いは前記セラミック多層キャップの一方の面いずれかに
配設された接続ピンと、残る面に前記接続ピンに勘合す
るよう配設されたピン孔とでなされることを特徴とする
高周波パッケージ。 - 【請求項５】 請求項１ないし４のいずれかに記載の高
周波パッケージにおいて、 前記セラミック多層キャップのキャビティ部にチップ部
品を搭載したことを特徴とする高周波パッケージ。 - 【請求項６】 請求項１ないし５のいずれかに記載の高
周波パッケージにおいて、 前記セラミック平板および前記セラミック多層キャップ
の少なくとも一方は、セラミック内にコンデンサあるい
はインダクタを含む受動回路を内蔵したことを特徴とす
る高周波パッケージ。 - 【請求項７】 請求項１ないし６のいずれかに記載の高
周波パッケージにおいて、 前記セラミック平板の一方の面の入出力端子は、金属バ
ンプにより形成したことを特徴とする高周波パッケー
ジ。 - 【請求項８】 請求項７に記載の高周波パッケージにお
いて、 前記セラミック平板は、前記半導体チップ下部に一方の
面から他方の面に貫通する複数のビアホールを設けると
ともに、一方の面のビアホール端に金属バンプを形成し
たことを特徴とする高周波パッケージ。 - 【請求項９】 請求項１ないし８のいずれかに記載の高
周波パッケージにおいて、 前記セラミック平板の他方の面と、この他方の面に対向
したセラミック多層キャップの一方の面との間に樹脂を
充填したことを特徴とする高周波パッケージ。 - 【請求項１０】 請求項１ないし９のいずれかに記載の
高周波パッケージにおいて、 前記セラミック平板は、基板素材を高熱伝導性基板とし
たことを特徴とする高周波パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001364420A JP2003163304A (ja) | 2001-11-29 | 2001-11-29 | 高周波パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001364420A JP2003163304A (ja) | 2001-11-29 | 2001-11-29 | 高周波パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003163304A true JP2003163304A (ja) | 2003-06-06 |
Family
ID=19174613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001364420A Abandoned JP2003163304A (ja) | 2001-11-29 | 2001-11-29 | 高周波パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003163304A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006059556A1 (ja) | 2004-12-02 | 2006-06-08 | Murata Manufacturing Co., Ltd. | 電子部品及びその製造方法 |
| JP2009295862A (ja) * | 2008-06-06 | 2009-12-17 | Mitsubishi Electric Corp | 高周波樹脂パッケージ |
| US7939931B2 (en) | 2007-03-28 | 2011-05-10 | Oki Semiconductor Co., Ltd. | Semiconductor device |
| WO2012140934A1 (ja) * | 2011-04-14 | 2012-10-18 | 三菱電機株式会社 | 高周波パッケージ |
-
2001
- 2001-11-29 JP JP2001364420A patent/JP2003163304A/ja not_active Abandoned
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006059556A1 (ja) | 2004-12-02 | 2006-06-08 | Murata Manufacturing Co., Ltd. | 電子部品及びその製造方法 |
| EP1818979A1 (en) * | 2004-12-02 | 2007-08-15 | Murata Manufacturing Co., Ltd. | Electronic component and production method therefor |
| JPWO2006059556A1 (ja) * | 2004-12-02 | 2008-06-05 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP4677991B2 (ja) * | 2004-12-02 | 2011-04-27 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| EP1818979B1 (en) * | 2004-12-02 | 2012-07-04 | Murata Manufacturing Co., Ltd. | Electronic component and fabrication method thereof |
| US7939931B2 (en) | 2007-03-28 | 2011-05-10 | Oki Semiconductor Co., Ltd. | Semiconductor device |
| US8207020B2 (en) | 2007-03-28 | 2012-06-26 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| JP2009295862A (ja) * | 2008-06-06 | 2009-12-17 | Mitsubishi Electric Corp | 高周波樹脂パッケージ |
| WO2012140934A1 (ja) * | 2011-04-14 | 2012-10-18 | 三菱電機株式会社 | 高周波パッケージ |
| JP5693710B2 (ja) * | 2011-04-14 | 2015-04-01 | 三菱電機株式会社 | 高周波パッケージ |
| US9693492B2 (en) | 2011-04-14 | 2017-06-27 | Mitsubishi Electric Corporation | High-frequency package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239222B2 (en) | High frequency circuit module | |
| KR970005707B1 (ko) | 다층 배선 기판, 이 기판을 이용한 반도체 장치 및 다층 배선 기판의 제조방법 | |
| JP3982876B2 (ja) | 弾性表面波装置 | |
| US7945231B2 (en) | Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same | |
| US5717249A (en) | RF power amplifying circuit device | |
| US7884458B2 (en) | Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package | |
| CN103367269B (zh) | 用于射频应用的隔离混合基板 | |
| US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
| US10483618B2 (en) | Semiconductor package and manufacturing method thereof | |
| KR20080057190A (ko) | 향상된 접지 성능과 매립된 안테나를 갖는 3ｄ 전자 패키징구조체 | |
| WO2000035015A1 (fr) | Module de circuit rf | |
| US20120104570A1 (en) | Semiconductor package module | |
| US7745911B2 (en) | Semiconductor chip package | |
| JP2007019498A (ja) | 半導体マルチチップパッケージ | |
| JPH07263619A (ja) | 半導体装置 | |
| US20100102430A1 (en) | Semiconductor multi-chip package | |
| JPH09283700A (ja) | 高周波用電力増幅器 | |
| US9538644B2 (en) | Multilayer wiring substrate and module including same | |
| JP2009295862A (ja) | 高周波樹脂パッケージ | |
| KR20050002659A (ko) | 혼성집적회로 | |
| KR101555403B1 (ko) | 배선기판 | |
| JP3515854B2 (ja) | 高周波電力増幅回路装置 | |
| JP4858985B2 (ja) | 弾性表面波フィルタパッケージ | |
| JP2003163304A (ja) | 高周波パッケージ | |
| CN112820694B (zh) | 一种芯片屏蔽与气密封装方法和封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20051222 |