JP2007221125A - 導電素子を誘電体層に埋め込む方法およびプロセス - Google Patents

Abstract

【課題】埋め込み型の導電素子を供える多層プリントの製造法を簡便なものにする。
【解決手段】プリント回路基板の層の製造の一部として形成される埋め込み型の導電素子を具える多層プリント回路基板の製造方法である。その後絶縁層と導電層を導電素子の上にプレスして、導電素子が導電層の面上に突出するようにする。加工プロセスを適用してこれらの突出部を除去して埋め込まれた導電素子を除去する。導電層の表面の上に導電アンダーコートを適用して、第２の回路パターンがこの導電アンダーコートの上に形成される。
【選択図】図１０

Description

本発明の複数の実施例は、プリント回路基板の製造プロセスに属する。より具体的には、多層回路基板の誘電体層に導電素子を埋め込む製造方法、プロセス、技術が開示されている。

初期のプリント回路基板は、回路基板の一方の面に電子素子が搭載され素子を接続する回路配線が走る片面型の複合回路基板であった。電子回路の複雑さが増すにつれ、回路基板により多くの電子配線を設ける必要が生じた。これにより、回路基板の両面に回路と電子配線を設けられる両面型の回路基板の製造が始まった。

近年の多くのシステムは、遙かに回路が複雑で、多数の部品と配線の密度が高く、すべての電子配線を設けるには２面のみでは厳しい制限がある。小さな面積の回路基板に多くの回路配線を設けるべく、多層のプリント回路基板が開発された。

従来の多層プリント回路基板の製造方法は、スルーホールめっきまたはバイアス（vias）で回路基板の配線を作成している。回路網または配線が異なる層に形成され、接続パッドが設けられた共有点で互いに接続している。この接続パッドに孔が空けられ、（例えば、めっきまたは他のプロセスを用いて）導電層が孔の壁に設けられ、異なる層の２以上の回路が互いに電気的に接続される。さらに、層間で必要な接続を確立するには、孔が部品を接続する機能を果たす必要がある。すなわち、この場合は孔が電子部品からのターミナルまたはリードを受ける。

表面搭載技術の導入により、部品孔が非常に複雑な回路基板における穿孔の数が低減された。バイアホール（via holes）とも呼ばれる、めっきされたスルーホールの大部分は、もっぱら回路層間の電気的接続に用いられる。

多層プリント回路基板のスタックを通して機械的なバイアホールを穿孔するのは、費用効果が高くなるように穿孔されるバイアホールの寸法により価値の高い基板スペースが無駄になり、大量生産には大きなキャプチャパッドを必要とし、各層において総ての穿孔点での相互接続を必要としないロストスペースが生じる。結果として、層間ベースの縦の相互接続が、多層プリント回路基板の設計者や製造者に用いられ人気となっている。

従来型のバイアスより孔が小さなマイクロバイアスは、レーザ、フォトリソグラフィ、プラズマエッチングなどの技術を用いて形成され、これらは設計者、製造者、および／または制作者に知られ、および／または用いられている。しかしながら、マイクロバイアス製造の信頼性と確実性には多くのノウハウが含まれている。例えとしては、電解銅の厚い層でマイクロバイア壁を覆う前にマイクロバイア壁をシードする公知のプロセスである無電解銅メッキプロセスである。マイクロバイアホールが貫通形成された回路ボードまたは基板は通常、膨潤剤、過マンガン酸化剤、残留過マンガン酸塩を還元する還元剤が用いられ、調整剤で調整され、マイクロエッチングで調整剤が除去され、パラジウム−スズ（Ｐｄ−Ｓｎ）コロイドで触媒作用が及ぼされ、塩酸を用いてＰｄが露出され、最終的にメッキされる。メッキ剤は一般に、銅塩を成分中に保持すべく、還元剤（例えば、ホルムアルデヒドや次亜燐酸塩）、銅塩、キレート試薬（例えば、ＥＤＴＡ、アルカノールアミンまたは酒石酸塩）を含んでいる。これらの化学プロセスは各プロセス間に２−３回のすすぎを伴う。信頼性と確実性を得るには、各化学プロセスおよびそのすすぎが、微小なマイクロバイアス中で、期間の大部分ではないが、各電解槽で毎回、関連する機能を正しく果たすことが必要である。このように、信頼性のあるマイクロバイアスを確実に作成するには、良好に設計された装備と厳しいなプロセス制御が必要である。

マイクロバイアスめっきの信頼性の難点は、他の妨げにある。例えば、マイクロバイアスにトラップされた化学薬品が組立プロセスでガス放出し、さらなる信頼性の欠如の原因となりうる。

電子産業では移動式で、形状要素が小さく、多くの機能を搭載し、洗練された電子システムが発達していることが求められているため、プリント回路基板の小さな範囲内により多くの回路配線を設計する探求が続けられている。

Chantraine等による米国特許５，２３１，７５７は、均一な金属層の上の多層構造用のバイアスタッド（via stud）の利用を開示しており、その後にエッチングで多層構造用の導体を形成する。その後スタッドごと誘電体層でカバーする。次に、スタッドの先端を、プラズマまたは機械的手段で誘電体層から露出させる。この誘電体の層は、明示されていないが、非強化材料（non reinforced material）であると思われる。この特許に図示された実施例は、液体コートとして、その後に重合されるポリアミノ酸に基づいている。

Schmidtによる米国特許５，４５７，８８１は、遠端部が誘電体の層から突出する突出部を開示している。明示されていないが、この特許は誘電体層が、概念的に誘電体層を通り突出する非強化材料でなることを示唆している。非強化誘電体層を用いることは、多くの最近の回路が繊維ガラス強化誘電体層を用いる傾向があるため、好ましくない。

米国特許５，２３１，７５７と５，４５７，８８１に開示のプロセスの欠点は、適切な誘電体を用いる必要があることにある。プレプレグとして知られている従来のプリント回路基板の誘電材料は、一般に強化ガラス繊維を有する樹脂を含んでいる。導電スタッド、突出部、バンプが純粋な樹脂の誘電体層から突出するのは容易である。しかしながら、これらの導電スタッド、突出部、バンプがプレプレグに混在するガラス繊維を突き破るのは比較的困難である。

Yamamoto等による米国特許５，７３６，６８１は、従来の強化プレプレグ層を通る相互連結を達成する方法を開示している。典型的にはプリントやペーストまたは他の手段で導電バンプが形成され、実質的に円錐形のバンプが生成される。この相互接続は、２段階のプレスで実現する。第１のプレス段階で、金属プレスプレートを用いてバンプをプレプレグに押しつけ、これにより強化層を含む樹脂シート層から突出させる。第２のプレス段階で、この樹脂シート層にプレスされた導電バンプの先端を、これらのバンプと電気的に接触するよう設計された金属層に、電気的に接触させる。確実にバンプ先端を塑性変形させるように、両側のプレスプレートは殆ど圧縮しない金属や、耐熱硬質樹脂や、セラミックスでなる。このバンプの塑性変形面により、内側の新たな金属面が接合用に生成される。

Motomura等による米国特許６，７０５，００３は、Yamamotoの方法に、第１のプレスの後であって第２のプレスの前にバンプ先端にプラズマ洗浄する追加のステップを開示している。第２のプレス段階では、先端が変形され等しい高さの円錐形バンプが記載されている。バンプの高さは「ほぼ均一」である必要があるため、この条件はさらなる困難性またはバンプめっきプロセスにおいてバンプ形成のさらなるプロセスを生じる。事実、大部分のバンプは、完全な導電層を生成し、不要な金属をエッチングして等しい高さのバンプを得ることにより形成される。これは導電層を形成するのに用いる材料の無駄である。

このように、多層回路基板へのバイアス形成プロセスは、典型的に有意の精度を必要とし、信頼性と確実性を得るのに熟練を必要とする。しかしながら、マイクロバイアスは本来的にプロセスが困難で、高価な処理装置や、レーザ穿孔可能なプレプレグや樹脂被膜銅フォイルや完全なマイクロバイアス内でのケミカルとラップなどの特別な材料を用いる追加コストがかかる。さらに、マイクロバイアスの寸法は高密度の多層回路基板の表面スペースを多く必要とする。マイクロバイアスにいくつかの試みがなされてきた。これらの方法は、（ａ）これらの代替方法の多くが非強化誘電体層を用いる、（ｂ）一般に誘電層の上に導電層を形成する金属被膜プロセスを含む、および／または（ｃ）基板のプレスは非常に複雑で定められたサイズおよび／または実質的に均一な形状とする導電材料を必要とするため、広く用いられていない。

本発明の様々な態様は、回路基板接続子（すなわち、スタッドやバイアス等）の製造方法を改良するものであって、導電素子（例えば、バンプ）が実質的に均一の高さである必要がない。さらに、本発明は、ガラス強化繊維を内包する誘電層（すなわち、プレプレグ）を、１のプレスラミネーションプロセスで導電層と貼り合わせることができる。

本発明は、多層コアの表面上の導電パターン上に導電素子を作成するものである。これは、例えば、非電解銅の層で回路パターン層をメッキし、マスキングし、その後導電素子をメッキすることにより実現する。

プレスラミネートステップにより、誘電層と導電層を、パターン加工され導電素子を具える層の上にラミネートし、これにより導電素子は追加の誘電層の表面上に突出する。プレスとともに導電素子の上から圧縮する要素を用いるこのラミネート方法は、インナーコアの上に銅フォイルでなるプレプレグ層をラミネートするのに用いることができる。

化学プロセスを用いて、前記導電層の部分、誘電層、および導電素子の一部を除去して導電素子を露出させる。その後、導電性のアンダーコートが誘電層の面上に形成される。この導電性アンダーコートの上に回路パターンが形成される。

本発明は、多層回路基板に埋め込み型の導電素子を形成する従来技術に対し、いくつもの利点を提供する。例えば、この埋め込み型の導電素子の形成方法は、新たな装置や新たな材料を用いることなく実行可能である。本発明の新規な方法はさらに、多層回路基板に埋め込まれたパッド下接続素子（interconnection-under-pad elements）を作成する簡単で信頼性のある方法を提供する。

本発明の別の態様は、基板スペースをより効果的に使用しうる様々な形状の、サイズ、長さの埋め込み型素子を形成するプロセスを提供する。例えば、様々な形状（例えば、四角や丸、長円、線形など）の接続素子を、多層基板の異なる層の２つの回路に設けることができる。これと同じ技術を用いて様々な形状およびサイズの蓄電素子（charge-retaining element）および／または電磁シールド素子を形成してもよい。

多層プリント回路基板に導電素子を形成する方法であって、（ａ）第１の面を具える第１の基板を設けるステップと、（ｂ）前記第１の基板の第１の面上に第１の導電回路パターンを形成するステップと、（ｃ）前記第１の面上に第１の導電素子を形成するステップと、（ｄ）前記第１の基板の第１の面、前記第１の導電回路パターン、および第１の導電素子の上に、第１の絶縁層と第１の導電層を、前記第１の絶縁層が前記第１の面に近接するよう形成するステップと、（ｅ）前記第１の絶縁層の部分と前記第１の導電層の部分を除去して、前記第１の導電素子、前記第１の導電層、第２の面を規定する露出した第１の導電素子のいずれか１面以上を露出させるステップと、（ｆ）前記第２の面の上に第１の導電アンダーコート層を形成するステップとを具える。電気接続が第１の導電層と第１の導電素子との間で形成される。いくつかの実施例では、この方法はさらに、（ａ）第１の導電素子に孔を空けるステップと、（ｂ）前記第１の導電アンダーコートの上に第２の導電回路パターンを形成するステップと、（ｃ）前記第１の導電素子を、前記第１の導電回路パターンまたは第２の導電回路パターンの少なくとも一方に電気的に接続するステップとを具える。さらに別のステップは、（ａ）前記第１の面の上に、前記第１の導電素子が形成される箇所に開口が規定されたフォトレジスト層を設けるステップと、（ｂ）前記第１の導電素子が形成された後に前記フォトレジスト層を除去するステップとを具える。前記第１の絶縁層と前記第１の導電層は、前記第１の絶縁層と前記第１の導電層を前記第１の基板の第１の面にプレスすることにより、前記第１の基板の第１の面上に形成され、これによりほぼ同じ圧力が前記第１の導電素子と第１の面に等しく加えられ、前記第１の導電素子が前記第１の絶縁層と前記第１の導電層の上に突出部を形成する。前記第１の絶縁層と第１の導電層は、（ａ）前記第１の絶縁層と前記第１の基板の第１の面上でプレスして、これにより前記第１の導電素子と前記第１の面上にほぼ等しい圧力が加わり、前記第１の絶縁層は第１の露出面を具え、（ｂ）前記第１の露出面に導電材料を設けて前記第１の導電層を作成することにより、前記第１の基板の第１の面上に形成される。

本発明のさらに別の態様では、第１の基板が前記第１の面と反対側の第３の面を有し、さらに：（ａ）前記第３の面の上に第２の導電回路パターンを形成するステップと、（ｂ）前記第２の面の上に、前記第３の面上の第２の導電回路パターンの高さより高い第２の導電素子を形成するステップと、（ｃ）前記第１の基板の第３の面、前記第２の導電回路パターン、および前記第２の導電素子の上に、第２の絶縁層と第２の導電層を、前記第２の絶縁層が前記第３の面に近接するように形成するステップと、（ｄ）前記第２の絶縁層の一部と前記第２の導電層の一部とを除去して、前記第２の導電素子、前記第２の導電層、第４の面を規定する露出した第２の導電素子のいずれか１面以上を露出させるステップと、（ｅ）前記第４の面の上に第２の導電アンダーコート層を形成するステップとを具える。前記第１および第２の導電素子は、対向する第１および第３の面に同時に形成される。この方法はさらに、前記第１の導電素子を以上および以下の１またはそれ以上の電気回路、あるいは前記第１の導電素子のいずれかの端部に電気的に接続するステップを具えてもよい。第１の導電素子は、電磁気シールドとして、あるいはエネルギ保存デバイスとして構成されてもよい。第１の導電素子は、導電性の金属、導電性の粘着剤、導電性のペーストのいずれか１以上を含んでもよい。複数の実装例において、この導電性の金属は、鉄、ニッケル、スズ、アルミニウム、インジウム、鉛、金、銀、ビスマス、銅、パラジウムの群からなる材料の１以上を含む。この方法はさらに、複数の導電素子を前記第１の面上に同時に形成し、前記複数の導電素子の少なくとも２つが異なる形状であってもよい。第１の導電素子は長円形、長方形、正方形、Ｌ字形、Ｔ字形、十字形のいずれかに形成されてもよい。第１の基板はフレキシブルで、誘電材料でなる１またはそれ以上の層を具えてもよい。第１の導電回路パターンは、フレキシブル回路、プリント回路、金属プリント回路、またはこれらの組合せのいずれかであってもよい。さらに、第１の導電素子は、金属の電気メッキ、導電性の粘着剤、電気メッキの後に導電素子をエッチング、のいずれかにより形成されてもよい。第１の導電素子は、前記第１の絶縁層と第１の導電層を合わせた厚さより高い。

本発明の別の態様は、（ａ）第１の面を具える第１の基板と、（ｂ）前記第１の基板の第１の面上に形成された第１の導電回路パターンと、（ｃ）第１の基板の第１の面上に形成された第１の導電素子と、（ｄ）前記第１の基板の第１の面を覆って形成され、前記第１の導電素子を包み込む第１の絶縁層とを具え、（ｅ）前記第１の導電素子の１以上が前記第１の絶縁層から露出しており、および／または（ｆ）前記第１の絶縁層の上に形成された第２の導電回路パターンを具え、前記第１の導電素子が前記第１の導電回路パターンと前記第２の導電回路パターンに相互接続している、多層プリント回路基板を提供する。

以下の説明において、本発明の完全な理解のために、多数の特定の詳細構造が説明される。しかしながら、当業者であれば、本発明はこれらの特定構造以外にも実現しうることを理解するであろう。また、周知の方法、処理、および／または要素は、本発明の特徴が不必要に曖昧になるのを避けるため、詳細に記載されていない。

以下の説明では、実施例の完全な理解のために特定の詳細構造が示されている。しかしながら、当業者であれば、実施例はこれらの特定構造以外にも実現しうることを理解するであろう。例えば、実施例の不要な曖昧さを避けるべく回路やプロセスが単純化された概略図で示されている。また、周知の回路、構造、プロセス、技術は、本実施例が不明瞭になるのを避けるべく詳細に説明されていない。

本発明の一態様は、多層プリント回路基板の一部である誘電層の導電素子を構築する方法を提供する。穿孔してメッキしたり樹脂誘電層にスタッドで穿孔したりして電気接続端子（例えば、導電素子）を層間に形成する従来技術とは異なり、本発明は電機接続端子の周囲に層を構築する。この方法により、レーザ穿孔やプラズマエッチングなどの精密な機械、または光画像形成型の誘電体（photoimagable dielectric）などの特別な材料、あるいは層間接続の形成における微細穿孔の深さ制御などの困難なプロセスを必要とすることなく、高密度の配線基板が提供される。このプロセスは簡単で、接続の信頼性が向上し、接続密度の高い多層回路基板の製造方法を改良するものである。

本発明の別の態様は、相互接続、電荷蓄積、および／または電磁シールドへの利用に適切な様々な形状、長さ、サイズの導電素子を具える誘電層の設計方法を提供する。

さらに、多層回路基板のマウントパッドの下の接続端子を形成する方法が提供される。このコンセプトは、多層回路基板の表面スペースを、端子下のパッドとともに、異なる電気配線に用いることができる。これにより、導電素子は内側層の間に形成されるが、外側層へは延在しない。このようにして、回路基板のサイズを劇的に小さくすることができ、所望の素子をすべて搭載することができる。

本発明の１つの特徴は、単なる樹脂の誘電体の代わりに、標準的なガラス繊維強化プレプレグ誘電層を用いることができることにある。さらに、本発明は誘電層の上に導電層を形成するのを単一の加工ステップで行うことができ、別のステップとする必要がない。

他の新規な特徴は、このプロセスを実行するにあたり、埋め込まれる導電素子の高さを均一とする必要がないことである。さらに、この方法は、導電素子が円錐形状であることを必要としない。実際、導電素子は様々な形状、サイズ、あるいは形態となる。

図１−１１は、導電素子（すなわち、スタッドやバイアスなど）が誘電層に埋め込まれた多層回路基板の実施例の概略断面図である。ビア（via）を形成するのに穿孔したりメッキしたり、あるいは２つの層の回路の相互接続にプリフォームされたスタッドを用いたりする代わりに、本発明は多層回路基板の形成の一部として電気接続（すなわち、導電素子）を形成する。特に、多層回路基板において電気接続が構築される。このような埋め込み型の導電素子の使用の１つに、多層プリント回路基板における２またはそれ以上の異なる層に走る２またはそれ以上の回路を接続することがある。

この文献を通して、「多層コア」および／または「基板」の語は一般に、単層または多層の導電トレース、パッド、または他の導電路が誘電層間に配置された回路または電気網を形成する導電パターンや配線を有する誘電層、絶縁層または他の同等な材料の基板を意味する。ここで使用される誘電材料は、硬質でも軟質でもよく、また１またはそれ以上の層でなってもよい。いくつかの典型的な多層コアは、フレキシブル回路、１またはそれ以上のプリント回路基板の層、接続孔を有する２またはそれ以上の回路層、埋め込み型の受動素子を具える１またはそれ以上のプリント回路の層、および／または埋め込み型の集積回路を具える１またはそれ以上のプリント回路または導電体の層、を含む。

図１は、本発明の一実施例にかかる多層コアを有する第１の基板１０２の断面図である。この第１の基板１０２は、一方の側に導電回路パターン１０６、他方の側に多層プリント配線回路１０８の１以上のコアが設けられた、最も外側の誘電層１０４を具える。いくつかの実施例において、多層コア１０２は、従来の銅フォイルから形成される導電回路パターン１０６を具える４層の回路基板コアである。この導電回路パターン１０６の厚さは、例えば約１７ミクロンである。

図２は、誘電層１０４と導電回路パターン１０６の上に設けられた導電アンダーコート２０２を示す断面図である。この導電アンダーコート２０２は、導電素子を受ける誘電層１０４上に形成された開口（例えば、スタッドまたはバイアホール）へ電流を流す手段を提供する。いくつかの実装例では、この導電アンダーコート２０２は厚さ約１．５ミクロンの無電解銅（electroless copper）である。

無電解銅を用いるプロセスの代わりに、他の金属被膜プロセスを用いて導電アンダーコート２０２を形成してもよい。例えば、電解メッキプロセスを用いる直接金属被膜プロセスを用いて、導電アンダーコートを形成してもよい（例えば、Enthone-OMI社のCuprostar LP-1プロセスを用いて）。他の直接金属被膜プロセスとして、MacDermid社のBlack Hole（登録商標）直接メッキプロセスを用いることもできる。

図３は、アンダーコート２０２の上にフォトレジスト３０２が設けられた第１の基板１０２の断面図であり、導電素子が配置される箇所に１以上の開口３０４が形成されている。これらの開口３０４は、最初にフォトレジスト３０２のような感光材料の層を堆積し、露光またはシールドして導電素子が配置される箇所に開口３０４を形成する。このフォトレジスト３０２は、例えば、Dupon社のDry Film 9000シリーズである。開口３０４のすべてを導電回路パターン１０６上にもってくる必要はないことに留意されたい。例えば、開口３０２の２つは導電回路パターン１０６以外の、代わりに誘電層１０４がある箇所に設けられている。

図４は、第１の基板１０２の断面図であって、フォトレジスト３０２により形成された開口３０４内に導電材料をデポジットして導電素子４０２を形成した状態を示す。開口３０４の底部は導電アンダーコート２０２により電気的に接続されているため、この導電材料を開口３０４に堆積するには電気メッキプロセスを用いることができる。いくつかの実装例では、例えば、Rohm and HansによるCpper Gleam 125-Tメッキ剤を用いて、電気メッキプロセスが行われる。これらの導電素子４０２の高さは、主として電気メッキプロセスの電解分布により、異なる場合がある（例えば、６０−２００ミクロン）。従来技術と異なり、本発明は、追加のプロセスを必要とせず、導電素子４０２が実質的に均一の高さであるか否かを問わず、同じように機能する。いくつかの実施例において、これらの導電素子は金属電着、導電性の粘着剤の堆積（deposition）、および／または電着後に導電材料をエッチングすることにより形成される。

いくつかの実装例において、この導電材料は導電性の金属、導電性の粘着剤、および／または導電性のペーストを含む。この導電性の金属は、鉄、ニッケル、スズ、アルミニウム、インジウム、鉛、金、銀、ビスマス、銅、および／またはパラジウムを含む。

図５は、導電アンダーコート２０２の表面からどのようにしてフォトレジスト３０２を除去するかを示している。例えばAtotech社のResiststrip（例えばＲＲ１０）のような乾式の剥離紙を、フォトレジスト３０２の除去に用いることができる。この乾式剥離紙プロセスは、希釈した水酸化ナトリウム溶液を用いて実行することができる。

図６は、露出した導電アンダーコート２０２を除去した後の導電素子４０２を示す。ここで留意すべきは、導電素子４０２の下の導電アンダーコート２０２の部分は残っていることである。無電解銅を導電アンダーコート２０２に用いた場合、マイクロエッチング溶剤で除去することができる（例えば、１００グラム／リットルの過硫酸ナトリウムと、５０グラム／リットルの硫酸）。

この導電アンダーコート２０２を除去する方法は、アンダーコート２０２の成分の性質に依存する。例えば、アンダーコート２０２に例えば過マンガン酸ナトリウムなどの導電ポリマーを用いた場合、マイクロエッチング溶剤を用いて銅メッキを除去した後、例えば過マンガン酸ナトリウムなどの強度の酸化剤を用いてもよい。別の例では、アンダーコート２０２にカーボン法（carbon process）を用いる場合、マイクロエッチング溶剤を用いて銅メッキを除去した後に、炭素分子を落とすために軽石粉を吹き付ける。

導電素子４０２を形成する別の方法は、導電アンダーコート２０２の上に導電ペーストを印刷し養生するステップを含む。導電素子４０２を所望の高さにすべく、導電ペーストは数回印刷することが必要である。これは時間と製造資源がかかり、また印刷プロセスは正しく制御しないとよごれなどの問題が生じうるため好ましくない。

この導電素子４０２は、銅の厚い層にメッキした後にエッチングして導電素子４０２を作成することができる。実際には、多量の銅が必要となりその有意な部分をエッチングで除去する必要がある。これは材料の大いなる浪費となる。

図７は、第１の基板１０２と第２の基板７０７の断面図であり、ラミネートプロセスの前に絶縁層７０２と導電層７０４が第１の基板の上に配置されている。いくつかの実装例では、導電層７０４は樹脂コートされた銅フォイルであり、絶縁層７０２はプレプレグである（例えば、標準的な強化ガラス繊維を含む純粋な樹脂、Nelco社の１０８０プレプレグとMitsui等の銅フォイルを半オンス）。この第２の基板７０６の上のプレスプレートは、均等なプレス圧である必要がある。理想は、２枚の基板１０２と７０６が互いにプレスされた後に、導電素子４０２が第２の基板７０６から確実に突出することである。しかしながら、プレスラミネート温度が絶縁材料７０２の転位温度（Ｔｇ）より高いため、第１の基板１０２の多層コアはプレスプロセスで柔らかくなる場合がある。導電素子４０２が周囲の表面より高く立ち上がっており、ここでは埋め込み型の導電素子はない。例えば、導電素子は絶縁層７０２および／または導電層７０４を合わせた厚さより大きな高さを有する。従来の状況下で加圧した場合、導電素子は、第１の基板１０２の柔らかくなった多層コアに「沈んで」しまう。

この状況を解消すべく、第２の基板７０６の上のプレスプレート７０８は、導電素子が配置されていない他の領域より、導電素子の上の領域に加圧するよう構成する。いくつかの実装例では、第２の基板７０６の上のプレスプレート７０８は、導電素子４０２に対応する位置に、孔または押圧パッド７１０を具える。これらの孔または押圧パッドは、導電素子４０２のサイズと等しいか大きい。これらの押圧パッド７１０は、個別に圧力の多少を制御して、導電素子４０２にかかる圧力が、導電素子がない残りの領域にかかる圧力とほぼ等しくなるようにしてもよい。このプレスプレート７０８は、導電素子がない範囲より弱く押圧するよう構成してもよい。導電素子４０２と残りの範囲とにかかる圧力をほぼ等しく維持すると、導電素子４０２が第２の基板７０６に押し当てられ突出部を形成する（図８参照）。

本発明は、同じステップで誘電層７０２の表面上に導電層７０４を形成することに留意されたい。誘電層と銅フォイルを互いにプレスする従来のプレス技術を用いることができる。これは、導電層７０４（すなわち、導電フォイル）を用いない場合に埋め込まれた導電素子４０２を露出させるより少し簡単であるが、この利点は、導電層７０４を用いずにプレスし、導電アンダーコート層１００２用の誘電体の面をシーディングする追加のプロセスを相殺するのに十分ではない（図１０）。

図８は、埋め込まれた導電素子４０２の上に突出部またはバンプ８０２を具える第１および第２の基板１０２，７０６をプレスした後の回路基板層を示す断面図である。実際には、これらの突出部の断面図には、ラミネート後に導電素子が絶縁層の下に埋め込まれる。この導電素子４０２の頂部は、絶縁層７０２と導電層７０４の上側に延在する。導電素子４０２は、絶縁層７０２内の強化ガラス繊維層８０４を貫通する必要はない。この絶縁層７０２内の強化ガラス繊維８０４は、導電素子４０２の上に残っている。絶縁層７０２からの樹脂が導電素子４０２の根本まで流れ落ちる。このプロセスにより、接続用の導電素子４０２が絶縁層７０２内の強化材料８０４を貫通する必要がないため、本発明は従来技術のような円錐型のバンプを用いる必要がない。

図９は、第２の基板８０６の上面８０６にサンダーやブラッシングなどの加工を行って平坦にした後の回路基板層の断面図である。これにより、導電層７０４の一部、絶縁層７０２の一部、導電素子の一部が除去される。これにより、第２の導電層７０４を有する第２の面８０６と、第２の絶縁層７０２の一部とを有する第２の面８０６となる。従来技術と異なり、得られる回路基板が平坦であるため、本発明は導電素子４０２の高さが均一であるか否かに拘わらず同様に機能する。これは、導電素子４０２が同じ高さであるかは問題とならず、第２の面８０６が平面またはほぼ平坦となるため、導電素子４０２が同じ高さとなる。

代替例では、サンダーやブラッシングなどの加工を行って平坦にする前に、第２の導電層７０４をエッチングで除去してもよい。これは、多層ボード製造プロセスに、露出した誘電層または絶縁層７０２の表面に導電アンダーコートを直接追加できる場合に利用可能である。あるいは、機械ブラッシングを第２の導電層７０４のエッチング前に行ってもよい。しかしながら、この方法の難点は、第２の導電層７０４をブラッシングするのが困難であり、ブラッシング後にエッチングプロセスを実行すると第２の導電層７０４と導電素子４０２の露出部分を傷つけてしまう。

さらなる別の代替例では、第２の基板７０６が第１の導電層に押着される前に第２の導電層７０４を有さない。第２の基板（絶縁層７０２）の上面は、その後ブラッシングまたはサンダーで平坦とされる。これは、導電アンダーコートを第２の絶縁層７０２の平坦面に直接追加できる場合に適切なプロセスである。この方法は、第２の導電層７０４を用いる必要がないという利点を有する。しかしながら、次のステップで絶縁層７０２から除去する必要がある剥離フィルムが必要となる。

図１０は、第２の面８０６の上に導電アンダーコート１００２を設けた回路基板層の断面図である。この導電アンダーコート１００２は、無電解銅メッキである。例えば導電ポリマーの後に銅を電気メッキするといった別の知られた直接金属被膜プロセスを用いてもよい。いくつかの実装例では、第２の面８０６の上の導電アンダーコート１００２は、金属層の蒸着や導電ポリマーの堆積、カーボンまたはカーボン同等物あるいはこれらの組合せの層とすることができる。

図１１は、前記導電アンダーコート１００２の上に形成された回路パターン１１０４の断面図である。回路パターン１１０４は、様々な方法で形成することができる。例えば、光画像形成可能な絶縁塗料（photoimagable resist）（例えば、Du Pont 9000シリーズ）を用いて導電アンダーコート１００２をラミネートすることができる。この回路パターンの画像が導電アンダーコート１００２に転写される。その後光画像形成可能な絶縁塗料を除去して不要な銅をエッチングした後に、これは銅とスズでメッキされ、所望の回路パターン１１０４が形成される。

いくつかの実装例では、導電素子４０２は、基板表面８０６を（サンダーやブラッシングで）平坦にした後に、導電アンダーコート１００２で表面を覆う前に機械的に穿孔してもよい。この穿孔は、スルーホールまたはバイアスとしてメッキされる。

様々な実施例において、導電回路パターン１０６および／または１００４は、（ａ）金属層の電着（例えば、回路パターンをレジスト層を用いてマスキングし、マスクしていない金属層をエッチングする）、（ｂ）回路パターンでない部分をレジスト層を用いてマスキングし、金属層とエッチングレジスト金属層とを電着し、さらに第２の導電層と導電アンダーコートをアンマスクして除去する、（ｃ）金属層の電着を形成し、回路パターンでない部分をレジスト層を用いてマスキングし、さらに金属層とエッチングレジスト金属層を電着氏、さらにその後に導電アンダーコートと第２の導電層をアンマスキングし除去する、（ｄ）導電面の上に回路パターンを形成する他の公知の方法、により形成することができる。

図１−１１に示す実施例は、第１の基板１０２の一方の側に導電素子を形成するプロセスを説明しているが、同じプロセスを適用して第１の基板１０２の２つの面に埋め込み型の導電素子を第１の基板の両側に形成してもよい。この第１の基板１０２の両面の導電素子は、一緒にまたは同時に形成することができる。

本発明の別の特徴は、図１１に示す多層基板を複数スタッキングする。すなわち、（図１１に示すように）導電素子４０２の上に回路パターン１１０４を一旦形成したら、得られる基板は図１に示す多層コアまたは基板１０８として使用し、さらなる基板層、回路、導電素子を追加すべくプロセス全体を繰り返すことができる。

本発明の別の特徴は、（例えば素子４０２のような）導電素子が異なる形状や長さであることにある。多くの図において導電素子４０２は柱型の導体として示しているが、この導電素子４０２は異なる形状、サイズおよび／または長さを有してもよい。

米国特許６，７１３，６８５は、レーザアブレーションまたはプラズマアブレーション、および／またはマイクロミリングで非円形のバイアスを基板に形成することを開示している。しかしながら、本発明はバイアスを形成するこれらのコスト高および／または時間がかかる方法を回避している。代わりに、本発明は画像転写により導電素子を形成する。例えば、図３に示すように、導電素子用の開口３０４は、フォトレジスト上に画像を転写して開口３０４の上のフォトレジストを除去することにより形成できる。この導電素子４０２はその後開口に電気メッキまたは堆積させてなる。この手段は、一度の画像転写ステップで、素子４０２の円形、Ｔ字形、あるいは他の様々な形状を一緒にあるいは同時に追加の作業を伴うことなく転写できる。これにより、例えば円形、エクリプス形、Ｉ字形、Ｔ字形、Ｌ字形、星形、あるいは他の様々な形状など、様々な形状の導電素子をこのプロセスで形成できる。この導電素子４０２のさらなる形状もまた、フォトレジスト層３０２への多段の画像転写プロセスで形成しうることに留意されたい。すなわち、様々な面積、形状、および／またはサイズの開口を多段プロセスでフォトレジスト３０２に形成しうる。これは、異なる形態で異なる高さの導電素子４０２が形成されることを許容している。

図１２は、多層回路ボードの異なる層の間に形成される導電素子の様々な形状および種類を示している。第１の層１２０４上の第１の回路１００２が、第２の層１２０８上の第２の回路１２０６に接続されることを考える。従来技術では、双方の回路１２０２と１２０４を各層１２０４と１２０８の対応する位置に配線し、ここで各回路１２０２と１２０４のバイアまたはスタッド接続素子１２１４に接続パッド１２１０と１２１２を設けて両パッド１２１０と１２１２が接続しうるようにする。このようなパッド位置１２１０と１２１２の割り当ては、これらのパッドが第１および第２の回路１２０２と１２０６の配線の幅より大きな直径を有するため必要となる。さらに、第１および第２の回路１２０１２、１２０６間の接続素子１２１４は、確実に電機接続するのに十分なサイズの接続パッド１２１０と１２１２を接続する必要ある。したがって、回路１２１０と１２１２の典型的な細い配線は、円形のスタッドまたはバイア導電素子１２１４を用いた場合に適切な接続ポイントとならない場合がある。

第１および第２の回路１２０２と１２０６が、第１および第２の層１２０４と１２０８の対応する位置を横切ると仮定すると、本発明は長い方形の導電素子１２２０を用いて両回路１２０２と１２０６を接続することができる。すなわち、この長い方形の導電素子１２２０は、回路１２０２と１２０６の回路配線とほぼ同じ幅であり、ポイント１２１６と１２１８で適切な接続を提供する。

本発明の別の態様は、電荷を蓄える埋め込み型の素子を提供する。この場合の電気素子１２２２は、１の回路層１２０８とのみ接続している。この電気素子１２２２は、導電素子を形成する上述と同じプロセスを用いて形成できる。

本発明の別の実装例は、多層回路間の電磁シールドを提供する。導電素子を形成する上述と同じプロセスを用いて、埋め込み型のシールド素子１２２６または１２２８を形成することができる。この埋め込み型のシールド素子１２２６または１２２８は、第１の層１２０４の配線および／または電気素子を、第１の層１２０４または他の層１２０８から発生する電子干渉および／または電界の影響から保護する。いくつかの実装例では、このシールド素子１２２６または１２２８はアース点（ground point）に接続されてもよく、あるいはいかなる回路、電気接続、アースに接続されていなくてもよい。このシールド素子１２２６は、所望のシールド効果を得るべく層１２０４、１２０８に水平／平行、および／または、垂直／直立である。本発明では、シールド素子１２２６、１２２８は他の配向でも可能である。

図１３は、多層回路ボードの形成または構築プロセスの一部として、埋め込み型の導電素子を形成する方法を説明する図である。第１の導電回路パターンが第１の基板１３０２の第１の面に形成される。第１の導電素子が第１の面１３０４上に形成され、第１の絶縁層および／または第１の導電層が、第１の基板の第１の面、第１の導電回路パターン、第１の導電素子１３０６の上に形成される。第１の絶縁層および／または第１の導電層の一部が除去され、第１の導電素子１３０８の少なくとも１つの面を露出する。第１の導電アンダーコート層が、第１の絶縁層および／または第１の導電層１３１０の上に形成される。

第１の導電素子は、第１の導電層または第１の絶縁層１３１２上に形成された第１の導電回路パターンおよび／または第２の導電回路パターンに電気的に接続されてもよい。バイアが必要な場合、第１の導電素子に孔が穿孔される。これらのステップは、本発明を逸脱することなく様々な順序またはシーケンスで行うことができる。

第１の導電素子の形成において、第１の面にフォトレジスト層が設けられ、このフォトレジストは第１の導電素子が形成されるべき場所に開口を規定している。このフォトレジストは第１の導電素子が形成された後に除去される。

第１の絶縁層および／または第１の導電層は、第１の基板の第１の面上に、第１の絶縁層および／または第１の導電層を第１の基板の第１の面にプレスすることにより形成され、第１の導電素子は第１の面と同様にほぼ同じ圧力がかけられる。第１の導電素子は、第１の絶縁層および／または第１の導電層の上に突出部を形成する。あるいは、第１の導電層は、導電材料を設けた第１の絶縁層の第１の露出面をシーディングして形成してもよい。

いくつかの実装例において、第１の基板の第１の面と反対側の第２の面に、１以上の導電素子を形成してもよい。すなわち、同じプロセスを順番にあるいは同時に実行して第１の基板の第２の面に１またはそれ以上の導電素子を形成することができる。

さらに、複数の導電素子を第１の面に同様に形成し、当該複数の導電素子の２以上が、長円形、長方形、正方形、Ｌ字形、Ｔ字形、十字形など、異なる形状を有してもよい。

いくつかの実施例を説明するとともに添付の図面で示したが、これらの実施例は単に本発明を説明するためのものであって限定するものではなく、本発明は図示し説明した特定の構造や構成に限定されるものではなく、他の変形が可能であると解すべきである。当業者であれば、本発明の意図や範囲を超えることなく、上述した好適な実施例に様々な調整や変形を施すことができる。そのため、本発明は添付のクレームの範囲内において、本発明はここで特に説明した以外のものとして実現することができる。

図１は、本発明の一実施例にかかる多層コアを有する第１の基板の断面図である。 図２は、誘電層と導電回路パターンの上に設けられる導電アンダーコートの断面図である。 図３は、導電アンダーコートの上にフォトレジストを塗布し、導電素子が設けられるべき箇所に開口を形成した第１の基板を示す断面図である。 図４は、フォトレジストで設けられた開口内に導電材料を配置して導電素子を形成した第１の基板の断面図である。 図５は、導電アンダーコートの表面からフォトレジストを除去する方法を示す。 図６は、露出した導電アンダーコートを除去した後の導電素子を示す。 図７は、第１の基板と第２の基板の断面図であり、多層ラミネートプロセスの前に第１の基板上に絶縁層と導電層が配置された状態を示す。 図８は、第１および第２の基板のプロセス後の回路基板層であり、埋め込まれた導電素子の上の突出部またはバンプを示す。 図９は、第２の基板の表面にサンダーやブラッシングなどの加工を行って平坦にした後の回路基板層の断面図である。 図１０は、第２の面の上に導電アンダーコートを設けた回路基板層の断面図である。 図１１は、前記導電アンダーコートの上に形成された回路パターンの断面図である。 図１２は、多層回路基板の層間に形成される様々な形状および種類の導電素子を示す。 図１３は、多層回路基板の形成または構築プロセスの一部として、埋め込み型の導電素子を形成する方法を説明する図である。

Claims (24)

1. 多層プリント回路基板に導電素子を形成する方法であって：
   第１の面を具える第１の基板を設けるステップと；
   前記第１の基板の第１の面上に第１の導電回路パターンを形成するステップと；
   前記第１の面上に第１の導電素子を形成するステップと；
   前記第１の基板の第１の面、前記第１の導電回路パターン、および第１の導電素子の上に、第１の絶縁層と第１の導電層を、前記第１の絶縁層が前記第１の面に近接するよう形成するステップと；
   前記第１の絶縁層の一部と前記第１の導電層の一部を除去して、前記第１の導電素子、前記第１の導電層、第２の面を規定する露出した第１の導電素子のいずれか１面以上を露出させるステップと；
   前記第２の面の上に第１の導電アンダーコート層を形成するステップとを具える方法。
2. 請求項１の方法において、第１の導電層と第１の導電素子との間に電気接続が形成されている方法。
3. 請求項１の方法がさらに：
   前記第１の導電素子に孔を穿孔するステップを具える方法。
4. 請求項１の方法がさらに：
   前記第１の導電アンダーコートの上に第２の導電回路パターンを形成するステップと；
   前記第１の導電素子を、前記第１の導電回路パターンまたは第２の導電回路パターンの少なくとも一方に電気的に接続するステップとを具える方法。
5. 請求項１の方法がさらに：
   前記第１の面の上に、前記第１の導電素子が形成される箇所に開口が規定されたフォトレジスト層を設けるステップと；
   前記第１の導電素子が形成された後に前記フォトレジスト層を除去するステップとを具える方法。
6. 請求項１の方法がさらに、前記第１の絶縁層と前記第１の導電層は、
   前記第１の絶縁層と前記第１の導電層を前記第１の基板の第１の面にプレスすることにより、前記第１の基板の第１の面上に形成され、これによりほぼ同じ圧力が前記第１の導電素子と第１の面に等しく加えられ、前記第１の導電素子が前記第１の絶縁層と前記第１の導電層の上に突出部を形成することを特徴とする方法。
7. 請求項１の方法がさらに、前記第１の絶縁層と前記第１の導電層は、
   前記第１の絶縁層と前記第１の基板の第１の面上でプレスして、これにより前記第１の導電素子に前記第１の面とほぼ等しい圧力が加わり、前記第１の絶縁層は第１の露出面を具え；
   前記第１の露出面に導電材料を設けて前記第１の導電層を作成することにより、前記第１の基板の第１の面上に形成されることを特徴とする方法。
8. 請求項１の方法がさらに、第１の基板が前記第１の面と反対側の第３の面を有し、さらに：
   前記第３の面の上に第２の導電回路パターンを形成するステップと；
   前記第２の面の上に、前記第３の面上の第２の導電回路パターンの高さより高い第２の導電素子を形成するステップと；
   前記第１の基板の第３の面、前記第２の導電回路パターン、および前記第２の導電素子の上に、第２の絶縁層と第２の導電層を、前記第２の絶縁層が前記第３の面に近接するように形成するステップと；
   前記第２の絶縁層の一部と前記第２の導電層の一部とを除去して、前記第２の導電素子、前記第２の導電層、第４の面を規定する露出した第２の導電素子のいずれか１面以上を露出させるステップと；
   前記第４の面の上に第２の導電アンダーコート層を形成するステップとを具える方法。
9. 請求項８の方法において、前記第１および第２の導電素子は、対向する第１および第３の面に同時に形成されることを特徴とする方法。
10. 請求項１の方法はさらに：
    前記第１の導電素子を上または下のいずれか１以上の電気回路、あるいは前記第１の導電素子のいずれかの端部に電気的に接続するステップを具える方法。
11. 請求項１の方法において、前記第１の導電素子は、電磁気シールドとして、あるいはエネルギ保存デバイスとして動作するよう構成されていることを特徴とする方法。
12. 請求項１の方法において、前記第１の導電素子は、導電性の金属、導電性の粘着剤、導電性のペーストのいずれか１以上を含むことを特徴とする方法。
13. 請求項１の方法がさらに：
    複数の導電素子を前記第１の面上に同時に形成し、前記複数の導電素子の少なくとも２つが異なる形状であることを特徴とする方法。
14. 請求項１３の方法において、前記第１の導電素子は、長円形、長方形、正方形、Ｌ字形、Ｔ字形、十字形のいずれかの形状に形成されることを特徴とする方法。
15. 請求項１の方法において、第１の導電回路パターンは、フレキシブル回路、プリント回路、金属プリント回路、またはこれらの組合せのいずれかであることを特徴とする方法。
16. 請求項１の方法において、前記第１の導電素子は、金属の電気メッキ、導電性の粘着剤の堆積、または電気メッキの後に導電素子をエッチング、のいずれかにより形成されることを特徴とする方法。
17. 請求項１の方法において、前記第１の導電素子は、前記第１の絶縁層と第１の導電層を合わせた厚さより高い粉とを特徴とする方法。
18. 多層プリント回路基板の層間に埋め込まれた導電素子を形成する方法であって：
    第１の面を有する第１の基板を設けるステップと；
    前記第１の面に感光材料の第１の層を堆積させるステップと；
    前記感光材料の一部を露光して１またはそれ以上の開口を形成するステップと；
    前記第１の層の開口に導電素子を形成するステップと；
    残りの前記第１の層を除去して前記導電素子の１以上を露出させるステップと；
    前記導電素子の上および周囲に誘電層を形成するステップとを具える方法。
19. 請求項１８の方法がさらに：
    前記導電素子の上面を平削りして１またはそれ以上の導電素子の面を露出させるステップを具える方法。
20. 請求項１８の方法がさらに：
    前記誘電層の上面に導電層を追加するステップと；
    前記銅得電素子の上面を、前記導電層の上面まで平削りして１またはそれ以上の前記導電素子の面を露出させるステップとを具える方法。
21. 請求項１８の方法において、少なくとも１の導電素子が前記平削りの後に前記誘電層の下に露出されずに残っていることを特徴とする方法。
22. 請求項１８の方法において、前記導電素子は電気メッキにより形成されることを特徴とする方法。
23. 多層回路基板であって：
    第１の面を具える第１の基板と；
    前記第１の基板の第１の面上に形成された第１の導電回路パターンと；
    第１の基板の第１の面上に形成された第１の導電素子と；
    前記第１の基板の第１の面の上に、前記導電回路パターンを覆って形成され、前記第１の導電素子を包み込む第１の絶縁層と；
    前記第１の導電素子の１面以上が前記第１の絶縁層から露出していることを特徴とする多層回路基板。
24. 請求項２３の多層回路基板がさらに：
    前記第１の絶縁層の上に形成された第２の導電回路パターンを具え、前記第１の導電素子が前記第１の導電回路パターンと前記第２の導電回路パターンに相互接続していることを特徴とする多層回路基板。

Images