JPH1154931A - 多層配線基板およびその製造方法 - Google Patents

多層配線基板およびその製造方法

Info

Publication number
JPH1154931A
JPH1154931A JP20555197A JP20555197A JPH1154931A JP H1154931 A JPH1154931 A JP H1154931A JP 20555197 A JP20555197 A JP 20555197A JP 20555197 A JP20555197 A JP 20555197A JP H1154931 A JPH1154931 A JP H1154931A
Authority
JP
Japan
Prior art keywords
wiring layer
hole conductor
layer
wiring
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20555197A
Other languages
English (en)
Inventor
Riichi Sasamori
理一 笹森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP20555197A priority Critical patent/JPH1154931A/ja
Publication of JPH1154931A publication Critical patent/JPH1154931A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 従来のビルドアップ法による配線基板では、
配線層とビアホール導体との接続抵抗が高く、ヒートサ
イクルや振動等に対する接続信頼性が低い。 【解決手段】 絶縁基板1の表面に、感光性樹脂を含む
絶縁層3・7と、薄膜形成法によって形成された配線層
2・6・12とビアホール導体5・10とを順次積層して成
る多層配線基板において、配線層2・6とビアホール導
体5・10との接触部が溶接されていることを特徴とする
多層配線基板である。配線層2・6とビアホール導体5
・10との接続抵抗を大幅に低減することができるととも
にヒートサイクルやヒートショック等の熱変形や振動に
よる接続信頼性の低下を抑制することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば多層配線基
板および半導体素子収納用パッケージなどに適した信頼
性の高い多層配線基板およびその製造方法に関するもの
であり、特に、ビルドアップ法により形成された配線層
とビアホール導体との接続抵抗が長期にわたり安定した
接続信頼性の向上に関するものである。
【0002】
【従来技術】近年、通信機器の普及に伴い、高速動作が
求められる電子機器が広く使用されるようになり、さら
にこれに伴って高速動作が可能なプリント配線基板が求
められている。このような高速動作を行なうためのプリ
ント配線基板には、配線を高密度化し、配線基板におけ
る配線の長さを短くして電気信号の伝播に要する時間を
短縮することが必要とされている。
【0003】このようなプリント配線基板の高密度化を
達成するための1つの手法としてビルドアップ法が知ら
れている。この方法は、例えば、銅箔のエッチング等の
手段により配線が形成された両面銅張ガラスエポキシ基
板の表面に感光性樹脂を塗布し、露光現像してビアホー
ルを具備する絶縁層を形成した後、その表面に無電解銅
メッキを施して、これをレジスト塗布・エッチング・レ
ジスト除去によりビアホール導体および配線層を形成す
る。そして、このような感光性樹脂による絶縁層の形成
とビアホール導体および配線層の形成とを繰り返すこと
により配線を微細化・多層化し、さらに、ドリル等によ
りスルーホールを形成し、スルーホール内にメッキ層を
形成して層間の配線層を接続するようにした多層配線基
板の作製方法である(例えば特開平8−18242 号公報・
特開平8−8541号公報参照)。
【0004】なお、この時に用いられる両面銅張ガラス
エポキシ基板としてはガラス織布または不織布にエポキ
シ樹脂を含浸させたものが最も一般的に使用されてい
る。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のビルドアップ法によって作製された多層配
線基板においては、配線層やビアホール導体・スルーホ
ール導体等の配線を形成する銅箔−メッキ層間ならびに
メッキ層−メッキ層間は、製造時においてはある程度の
低抵抗化が実現されているものの、接続信頼性が低いと
いう問題点があった。
【0006】その原因は、ビルドアップ法による多層配
線基板の配線は、コア部となる両面銅張絶縁性基板の銅
箔とビルドアップ法において形成した銅めっきによるも
のであり、積層時あるいは積層後に焼成等の工程がない
ことから、各配線間のそれぞれの接続強度が低いためで
ある。これは、絶縁層が有機樹脂により形成されている
ために耐熱性が低く、銅箔や銅メッキ層の銅が焼結する
ような高い温度(900〜1000℃)で熱処理できないから
である。
【0007】絶縁層として熱硬化性樹脂を用いた場合に
は、樹脂の硬化のために300 ℃程度の温度で熱処理を行
なう場合もあるが、このような温度では銅箔と銅メッキ
層間が結合しない。
【0008】このために、銅箔と銅メッキ層間、さらに
はメッキ層とメッキ層間の接続力が弱いために、ヒート
サイクルや振動等により接続信頼性が低下し、配線層と
ビアホール導体間の接続抵抗が増加するという問題点が
あった。
【0009】このような問題点に対しては、従来から銅
箔表面を荒らしたり、ビアホール導体として銅箔との接
着性に優れた金属を用いるなどの方法が提案されている
が、実用的には十分なものとは言えなかった。
【0010】本発明は、上記問題点に鑑みて案出された
ものであり、配線層とビアホール導体間の接続信頼性が
高く両者間の電気抵抗の安定性に優れたビルドアップ法
による多層配線基板およびその製造方法を提供すること
を目的とするものである。
【0011】
【課題を解決するための手段】本発明者は、上記のよう
な問題点について鋭意検討した結果、ビルドアップ法に
おいて、薄膜形成法により被着形成された配線層とビア
ホール導体との間に電流、特にパルス電流を印加して配
線層とビアホール導体との接触部を溶接することによ
り、配線の微細化・高密度化の要求に応えることがで
き、しかも配線層とビアホール導体との接続信頼性を高
め、ヒートサイクルや振動によっても抵抗変化の小さ
い、長期信頼性に優れた多層配線基板を提供できること
を知見したものである。
【0012】すなわち、本発明の多層配線基板は、絶縁
基板の表面に、感光性樹脂を含む絶縁層と、薄膜形成法
によって形成された配線層とを交互に積層するとともに
上下に位置する配線層を絶縁層に設けたビアホール内の
ビアホール導体を介して接続して成る多層配線基板にお
いて、前記配線層と前記ビアホール導体との接触部が溶
接されていることを特徴とするものである。
【0013】また、本発明の多層配線基板の製造方法
は、かかる多層配線基板の製造方法として、絶縁基板の
表面または配線層およびビアホール導体が形成された絶
縁層の表面に対して、感光性樹脂を塗布した後露光現像
してビアホールを有する絶縁層を形成する第1工程と、
この絶縁層の表面および前記ビアホール内に薄膜形成法
により金属膜を被着形成して配線層とビアホール導体と
を形成する第2工程と、前記第1工程および前記第2工
程を繰り返して多層化する工程と、配線層とこの配線層
に接触するビアホール導体との間に電流を印加して配線
層とビアホール導体との接触部を溶接する工程とを具備
することを特徴とするものであり、さらには、前記電流
が、電流密度が1〜2000A/cm2 、パルス幅が0.01〜
1000msec.のパルス電流であることを特徴とするも
のである。
【0014】
【発明の実施の形態】以下、本発明の多層配線基板およ
びその製造方法について図面に基づいて詳細に説明す
る。
【0015】図1は、ビルドアップ法に基づく本発明の
多層配線基板の製造方法を説明するための工程毎の断面
図である。
【0016】図1によれば、まず図1(a)のように、
絶縁基板1上に配線層2を形成する。この配線層2は、
1)銅等の金属箔を絶縁基板1上の全面に接着剤で張り
つけるか、メッキ法等により絶縁基板1上の全面に金属
層を被着形成した後に、配線回路パターンのレジストを
形成して酸等によって不要な部分の金属をエッチング除
去する方法、2)予め打ち抜きした金属箔を絶縁基板1
に張りつける方法、3)絶縁基板1の表面に導体ペース
トを配線回路パターンにスクリーン印刷する方法、4)
フィルム・ガラス・金属板上にメッキ層・金属箔を形成
し、これをエッチングすることにより配線層を形成し、
絶縁基板1に加圧しながら転写する方法などが採用され
る。
【0017】絶縁基板1としては、ガラスクロス中にエ
ポキシ樹脂を含浸させたガラスエポキシ基板が主流であ
るが、その他、ビスマレイミドトリアジン(BT)樹脂
・ポリイミド樹脂・フェノール樹脂・ポリエステル樹脂
等が使用され、場合によっては補強材としてガラスクロ
ス・ガラスマット・ポリエステル繊維・アラミド繊維等
と複合化したものが使用される。
【0018】続いて、図1(b)のように、配線層2が
形成された絶縁基板1の表面に感光性樹脂から成る絶縁
層3を形成し、ビアホール4を形成する部分の絶縁層3
を露光・現像して除去してビアホール4を形成する。こ
のように露光・現像工程でビアホール4を形成すること
により、微細なビアホール4を得ることができる。
【0019】なお、絶縁層3の形成に当たっては、感光
性樹脂をカーテンコート法やスピンコート法により塗布
する方法が、均一な厚さで簡易に形成できることから好
適に採用される。
【0020】絶縁層3を形成する樹脂としては周知の感
光性樹脂が使用され、例えばいずれも感光性を有するポ
リイミド樹脂・エポキシ樹脂・アクリル系樹脂等が用い
られ、絶縁層3の厚みとしては10〜100 μmが好適であ
る。
【0021】次に、図1(c)のように、絶縁層3上に
無電解メッキ・電解メッキ・蒸着法・スパッタリング法
・イオンプレーティング法等の薄膜形成法によって一面
に金属層を被着形成した後、その金属層をエッチングす
ることにより配線層6およびビアホール導体5を形成す
る。なお、エッチングによる配線層およびビアホール導
体の形成は、サブトラクティブ法またはアディティブ法
のいずれでもよい。この金属層は、銅・銀・金・アルミ
ニウム等の低抵抗金属により形成することが望ましい。
【0022】次に、図1(d)に示すように、配線層6
およびビアホール導体5を覆うように感光性樹脂から成
る絶縁層7を形成し、さらにビアホール8となる部分を
露光現像して除去する。このビアホール8の形成は、図
1(b)の工程で用いた方法と同様でよい。さらに、ス
ルーホール導体形成用の貫通孔(スルーホール)9を形
成する。
【0023】そして、図1(e)に示すように、図1
(c)と同様の方法で全面に金属層を形成した後、その
金属層をエッチングすることによりビアホール導体10・
スルーホール導体11および配線層12を形成する。この場
合、スルーホール導体11が配線層6・12やビアホール導
体5・10による高密度配線形成の障害とならないために
は、できる限り小さい孔径であることが望ましい。
【0024】なお、この時に配線層12を形成した側とは
反対側の面に金属層を形成して同時にエッチングして、
例えば電源層の配線層13を形成してもよい。そして、配
線層12やビアホール導体10・電源用配線層13等を保護す
るためにソルダーレジスト14を設けて、多層配線基板が
完成される。なお、ビルドアップ法による絶縁層および
配線層・ビアホール導体の形成は、絶縁基板1の片面の
みならず両面に対して行なってもよい。
【0025】このようにしてビルドアップ法により作製
された多層配線基板においては、絶縁基板1の表面に形
成された金属箔から成る配線層2とメッキ等の薄膜形成
法により形成されたビアホール導体5との接触部、また
は配線層6とビアホール導体10との接触部は、実質的に
単に積層されているのみであり、強固な結合状態にはな
い。また場合によっては、金属箔や金属メッキ層の表面
には、大気中の酸素によって酸化して薄い酸化膜が形成
されている場合もある。
【0026】そこで、本発明によれば、上記のように作
製された多層配線基板における配線層とビアホール導体
間を溶接する。この溶接は、配線層とビアホール導体と
の間にパルス電流を連続印加することによって好適に形
成することができる。配線層とビアホール導体との間に
パルス電流を印加すると、両金属層間にプラズマ放電を
生じ、このプラズマにより金属層表面の酸化膜や付着物
が除去されるとともに、いわゆるスポット溶接された状
態となって、配線層とビアホール導体の金属層同士が導
電性を妨げる介在物なしに接触することとなり、強固に
溶接し結合させることができる。しかも、この溶接は極
短時間によるプラズマ放電であるために、有機樹脂を含
む絶縁層自体に悪影響を及ぼすことはほとんどないこと
も大きなメリットである。
【0027】また、このように配線層とビアホール導体
間を溶接することにより、多層配線基板に対してヒート
サイクルやヒートショック等の熱衝撃や振動が負荷され
た場合においても、強固な接続状態が維持される結果、
接続抵抗が小さくかつ信頼性の高い接続構造が達成でき
る。
【0028】このパルス電流の印加は、ビルドアップ法
により絶縁基板の表面に絶縁層と配線層およびビアホー
ル導体を順次形成する過程で、各ビアホール導体を形成
する毎に行なってもよく、またはすべての配線層を形成
した後、最終的に電流の印加を行なってもよい。また、
電流の印加を効率的にするために、各配線層やビアホー
ル導体と接続されたダミー配線を形成し、そのダミー配
線を経由して配線層とビアホール導体間に電流を印加す
ることもできる。
【0029】このパルス電流の印加は、配線層が形成さ
れた基板に対して平板電極を10kg/cm2 以上の圧力
で押し当てて行なうことが望ましい。また、このパルス
電流の印加条件としては、電流密度が1〜2000A/cm
2 、パルス幅が0.01〜1000msec.さらにパルス間隔
が0.01〜1000msec.の条件が良好に用いられる。
【0030】これは、電流密度が1A/cm2 より低い
と十分に溶接されなくなって導体間の界面に存在する酸
化膜や付着物の除去が難しくなる傾向があり、また2000
A/cm2 を超えると局所的に発熱が起こり絶縁性基板
や絶縁層を傷める場合があるためである。なお、このパ
ルス電流の印加の積算時間としては5秒〜5分間、特に
10秒〜2分間が望ましい。
【0031】また、パルス電流の1パルスの波形は矩形
波であることが望ましい。正弦波等も用いられるが矩形
波が最も効果的である。また、パルス電流が直流パルス
であることが望ましい。それは、正弦波よりも矩形波の
方が導体間の放電が起こりやすく、表面の清浄効果が高
く、また交流よりも直流のほうが一旦清浄にされた導体
表面に汚れ等が再付着しにくいためである。
【0032】さらに、上記パルス電流の印加の後に、配
線層およびビアホール導体に通電により加熱処理を施す
ことにより、さらに配線層とビアホール導体との接続抵
抗の低抵抗化および接続信頼性の向上を図ることができ
る。この通電処理は電流密度1〜4000A/cm2 の直流
または交流で行なえばよく、通電による加熱温度は100
〜350 ℃の範囲が適当である。この時の温度が100 ℃よ
りも低いと電気抵抗を下げる効果が小さく、350 ℃を超
えると絶縁層や配線層を構成する樹脂が分解する場合が
ある。この通電加熱によって導体間の接触界面が発熱
し、導体同士の結合力をさらに高めることができる。
【0033】また、この通電加熱は、前述したパルス電
流の印加と同時に行なうことができる。具体的には、直
流のパルス電流と直流電流とを合わせた波形、つまり直
流電流波形の上部が矩形波となった電流を印加すると、
通電加熱による作用とパルス電流印加による放電溶接作
用とを同時に付加することができる。
【0034】上記の配線層に印加するパルス電流を制御
することにより、高温高湿放置テストや温湿度サイクル
テストにおいて導通抵抗変化率が5%以下という優れた
接続信頼性を示す多層配線基板となり、これにより、配
線層の超微細化・精密化の要求に応えることのできる高
信頼性の多層配線基板を提供することができる。
【0035】
【実施例】厚みが0.9 mmのガラスエポキシ基板の両面
に厚み12μmの銅箔から成る配線層が形成された両面銅
張ガラスエポキシ基板の両面にビルドアップ法により絶
縁層および配線層を形成した。まず、感光性エポキシ樹
脂を40μmの厚みでスピンコート法により塗布した後、
90℃で20分加熱して予備硬化して絶縁層を形成した。そ
の後、露光現像により絶縁層に直径が60μmのビアホー
ルを形成した。次いで、無電解メッキにより絶縁層の表
面およびビアホール内に厚み10μmの銅メッキ層を形成
した後、フォトレジストを塗布し、露光現像を行ない、
これを塩化第2鉄溶液に浸漬して非パターン部をエッチ
ング除去して、配線層とビアホール導体とを形成した。
【0036】その後、上記の感光性樹脂による絶縁層の
形成と、配線層およびビアホール導体の形成とを2回繰
り返した後、再度絶縁層を形成し、ビアホールの形成と
ともにマイクロドリルで直径0.3 mmのスルーホールを
形成し、上記と同様な方法で無電解メッキにより金属層
を全面に形成し、その金属層をエッチングすることによ
りビアホール導体・配線層およびスルーホール導体を形
成した。
【0037】そして、最外層の絶縁層・配線層・ビアホ
ール導体およびスルーホール導体の表面にエポキシ樹脂
から成るソルダーレジストを保護層として形成した。
【0038】なお、上記の過程において、ビアホール導
体を形成する毎に、ビアホール導体と、配線層と接続さ
れたダミー配線との間に所定のパルス電流を印加した。
このパルス電流の印加条件は表1に示した電流密度およ
びパルス幅で30秒間パルス電流を印加した。なお、パル
ス間の間隔はパルス幅と同じにした。また、一部の基板
に対しては、さらに表1に示す条件で通電加熱処理を行
なった。
【0039】そして、これらの処理後の配線基板におけ
る配線層とビアホール導体との接続部の導通抵抗の抵抗
値を測定した。また、85℃85%相対湿度における1000時
間経過後の抵抗値と95%相対湿度中−65〜+140 ℃の温
度範囲において1000サイクルの温度サイクル試験後の抵
抗値を測定し、それぞれの条件における抵抗変化率を計
算して表1に示した。ここで、抵抗変化率は5%以下の
ものを良好とした。
【0040】また、配線層の銅箔とメッキ層との間およ
びメッキ層間の接触状況を、観察場所として(1)銅張
絶縁基板の銅箔配線層−ビアホール導体のメッキ層間、
および(2)ビルドアップ法における絶縁層表面のメッ
キにより配線層−ビアホール導体のメッキ層間について
透過型電子顕微鏡(TEM)写真により観察し、溶接の
有無を確認した。ここで、溶接の有無は、単に積層した
のみでは通常は界面が認められるが、溶接されると全部
または部分的に界面がなくなることにより判断した。
【0041】これらの結果を表1にまとめた。なお、表
1において試料番号に*を付したものは本発明の範囲外
の試料であることを示す。
【0042】
【表1】
【0043】表1の結果から明らかなように、本発明に
よりパルス電流の適切な印加により配線層とビアホール
導体との接触部を溶接した試料、すなわち試料番号6〜
19はいずれも85℃85%相対湿度における1000時間経過後
ならびに95%相対湿度中−65〜+140 ℃の温度範囲にお
いて1000サイクルの温度サイクル試験後の抵抗変化率が
5%以下と小さく、配線層とビアホール導体との接続信
頼性に優れ、長期信頼性に優れた多層配線基板であるこ
とが確認できた。
【0044】また、通電加熱処理を行なうことによっ
て、配線層とビアホール導体との接続強度が強くなり、
接続信頼性が向上することが分かる。
【0045】なお、試料番号19においては、パルス電流
の電流密度が3000A/cm2 と2000A/cm2 を大きく
超えたものであることから、局所的に発熱が起こって絶
縁層の樹脂に実用上大きな支障がない程度の若干の焦げ
が認められた。
【0046】これに対して、パルス電流印加を行なわな
かった試料番号1・2ならびにパルス電流印加を行なっ
たものの配線層とビアホール導体との接触部が溶接され
ていなかった試料番号3〜5の試料については、いずれ
も抵抗変化率が大きく、本発明の多層配線基板に比較し
て接続信頼性に劣ることが分かる。
【0047】また、試料番号1・2より、配線層とビア
ホール導体との接触部が溶接されていない場合、通電加
熱処理の有無によっても抵抗率変化の結果に大差がな
く、接続信頼性が十分でないことが分かる。
【0048】さらに、本発明の多層配線基板である試料
番号6〜19について表1に示した電流密度およびパルス
幅でパルス電流を印加するに際してパルス間の間隔を0.
01〜1000msec.の範囲で種々変化させたところ、い
ずれも配線層とビアホール導体との接触部が溶接され、
同様に良好な接続信頼性を示す結果が得られた。
【0049】
【発明の効果】以上詳述したとおり、本発明の多層配線
基板によれば、配線層とビアホール導体とにパルス電流
を印加することにより、配線層とビアホール導体との接
触部表面の酸化物や不純物を除去し、配線層とビアホー
ル導体と接触部を溶接により強固に接続したことから、
配線層とビアホール導体との接続抵抗を大幅に低減する
ことができるとともにヒートサイクルやヒートショック
等の熱変形や振動による接続信頼性の低下を抑制するこ
とができた。これにより、配線層の微細化と高密度化に
十分に対応することができ、超微細化・精密化の要求に
応えることのできる高信頼性の多層配線基板を作製する
ことができる。
【図面の簡単な説明】
【図1】(a)〜(f)は、本発明の多層配線基板およ
びその製造方法を説明するための各工程毎の断面図であ
る。
【符号の説明】
1・・・・・・・絶縁基板 2、6、12・・・配線層 3、7・・・・・絶縁層 5、10・・・・・ビアホール導体

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板の表面に、感光性樹脂を含む絶
    縁層と、薄膜形成法によって形成された配線層とを交互
    に積層するとともに上下に位置する配線層を絶縁層に設
    けたビアホール内のビアホール導体を介して接続して成
    る多層配線基板において、前記配線層と前記ビアホール
    導体との接触部が溶接されていることを特徴とする多層
    配線基板。
  2. 【請求項2】 絶縁基板の表面または配線層およびビア
    ホール導体が形成された絶縁層の表面に対して、感光性
    樹脂を塗布した後露光現像してビアホールを有する絶縁
    層を形成する第1工程と、該絶縁層の表面および前記ビ
    アホール内に薄膜形成法により金属膜を被着形成して配
    線層とビアホール導体とを形成する第2工程と、前記第
    1工程および前記第2工程を繰り返して多層化する工程
    と、配線層と該配線層に接触するビアホール導体との間
    に電流を印加して配線層とビアホール導体との接触部を
    溶接する工程とを具備することを特徴とする多層配線基
    板の製造方法。
  3. 【請求項3】 前記電流が、電流密度が1〜2000A
    /cm2 でパルス幅が0.01〜1000msec.の
    パルス電流であることを特徴とする請求項2記載の多層
    配線基板の製造方法。
JP20555197A 1997-07-31 1997-07-31 多層配線基板およびその製造方法 Pending JPH1154931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20555197A JPH1154931A (ja) 1997-07-31 1997-07-31 多層配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20555197A JPH1154931A (ja) 1997-07-31 1997-07-31 多層配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH1154931A true JPH1154931A (ja) 1999-02-26

Family

ID=16508774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20555197A Pending JPH1154931A (ja) 1997-07-31 1997-07-31 多層配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH1154931A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005076683A1 (ja) * 2004-02-04 2007-10-18 イビデン株式会社 多層プリント配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005076683A1 (ja) * 2004-02-04 2007-10-18 イビデン株式会社 多層プリント配線板
JP4855075B2 (ja) * 2004-02-04 2012-01-18 イビデン株式会社 多層プリント配線板

Similar Documents

Publication Publication Date Title
JP5213094B2 (ja) 導電バイアを誘電体層に埋め込む方法およびプロセス
KR100720662B1 (ko) 프린트 배선 기판 및 그 제조 방법
JPH0923065A (ja) 薄膜多層配線基板及びその製法
JP2003152333A (ja) 回路基板およびその製造方法
JP2002111205A (ja) 多層配線板の製造方法および多層配線板
JPH1154931A (ja) 多層配線基板およびその製造方法
JP3304061B2 (ja) プリント配線板の製造方法
JP2002271026A (ja) 多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP4142934B2 (ja) 配線基板の製造方法
JP4492071B2 (ja) 配線基板の製造方法
JP4238235B2 (ja) 配線基板
JP2000036664A (ja) 多層配線基板およびその製造方法
JPH05235519A (ja) 配線板の製造法
JP2005136176A (ja) 配線基板
JP4139185B2 (ja) 配線基板の製造方法
JP4142933B2 (ja) 配線基板の製造方法
JP2004165325A (ja) 配線基板の製造方法
JP2009290233A (ja) 配線基板とその製造方法
JP3429743B2 (ja) 配線基板
JP2004165577A (ja) 配線基板の製造方法
JP2004140190A (ja) 配線基板の製造方法
JP2004172303A (ja) 配線基板の製造方法
JP2004140246A (ja) 配線基板の製造方法
JPH09260793A (ja) 電気的導通路を有する両面導体層付きフィルムキャリア構造及びその形成方法
JPH07122857A (ja) 多層配線板の製造法

Legal Events

Date Code Title Description
A02 Decision of refusal

Effective date: 20040420

Free format text: JAPANESE INTERMEDIATE CODE: A02