CN210405831U - 一种多层pcb板 - Google Patents
一种多层pcb板 Download PDFInfo
- Publication number
- CN210405831U CN210405831U CN201822144778.6U CN201822144778U CN210405831U CN 210405831 U CN210405831 U CN 210405831U CN 201822144778 U CN201822144778 U CN 201822144778U CN 210405831 U CN210405831 U CN 210405831U
- Authority
- CN
- China
- Prior art keywords
- layer
- core
- board
- copper
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型提供一种多层PCB板,包括由至少两层芯板和半固化板间隔叠合而成的叠合板,每层芯板上下两面形成有内层线路图形,每层芯板上钻出的导通孔内沉积有铜层,并且导通孔和芯板板面还电镀有铜层;上下两外层芯板的导通孔中填充有树脂,树脂上下表面镀有铜;叠合板上钻出的插件孔内沉积铜层,并在插件孔和叠合板板面电镀铜层;叠合板上下两面形成有外层线路图形。本实用新型先对上下两外层芯板的导通孔进行树脂塞孔,之后将各层芯板与半固化板间隔设置进行层压,无需对整个层压板的孔进行树脂塞孔,简化了树脂塞孔操作步骤,减少树脂材料的使用成本,提高了PCB板制备效率;并使得制备的多层PCB板厚度减小,提高PCB板的稳定性,增加PCB板的使用寿命。
Description
技术领域
本实用新型涉及线路板层压技术领域,尤其涉及一种多层PCB板。
背景技术
PCB板(Printed Circuit Board,印制电路板)是指:在绝缘基板上,有选择地加工安装孔、连接导线和装配焊接电子元器件的焊盘,以实现元器件间的电气连接的组装板。
多层PCB板至少有三层导电层,其中两层在外表面,而剩下的至少一层中间层被合成在绝缘板内。导电层之间的电气连接通常是通过电路板横断面上的镀通孔实现的。
现有的多层PCB板的制备工序通常包括:开料、内层线路制作、内层光学检测、层压、钻孔、沉铜板电、树脂塞孔、烤板、树脂研磨;现有的PCB板制备工序中,钻孔和树脂塞孔步骤一般在层压后进行,这就需要对整个层压结构进行钻孔并树脂塞孔,导致制备工序操作步骤复杂、耗费时间、提高生产成本。并且制备的十四层PCB线路板的厚度在3毫米以上,PCB板的稳定性降低,使用寿命减少。
实用新型内容
本实用新型针对上述现有技术的不足而提供一种多层PCB板,解决了减小制备的层压板的厚度、提高PCB板稳定性和使用寿命的技术问题。
本实用新型为解决上述问题所采用的技术方案为:
本实用新型提供一种多层PCB板,包括由至少两层芯板和半固化板间隔叠合并层压形成的叠合板,每层芯板上下两面形成有内层线路图形,每层芯板上钻出的导通孔内沉积有铜层,并且导通孔和芯板板面还电镀有铜层;上下两外层芯板的导通孔中填充有树脂,树脂上下表面镀有铜;叠合板上钻出的插件孔内沉积铜层,并在插件孔和叠合板板面电镀铜层;叠合板上下两面形成有外层线路图形。
进一步地,上下两外层芯板的导通孔中沉积的铜层厚度大于中间芯板的导通孔中沉积的铜层厚度。
进一步地,叠合板由二至八层芯板与一至七层半固化板间隔叠合并进行层压而形成。
更进一步地,层压后的七层双面叠合板的厚度为2.5至2.7毫米。
本实用新型的有益效果在于:本实用新型的多层PCB板通过以下流程制备:先在每层芯板上钻导通孔,并对上下两外层芯板的导通孔进行树脂塞孔,之后才将各层芯板与半固化板间隔设置进行层压,与现有技术相比,无需对整个层压板的孔进行树脂塞孔,简化了树脂塞孔工序的操作步骤,减少了树脂材料的使用成本,并且提高了PCB板制备效率;并使得制备的多层PCB板厚度减小,提高PCB板的稳定性,增加PCB板的使用寿命。
附图说明
图1是本实用新型PCB层压结构的示意图;
图2是本实用新型层压后PCB板的结构示意图。
具体实施方式
下面结合附图具体阐明本实用新型的实施方式,附图仅供参考和说明使用,不构成对本实用新型专利保护范围的限制。
如图1所示,本实施例提供一种多层PCB板,由前述方法制备而成,包括由至少两层芯板CO和半固化板PP间隔叠合并层压形成的叠合板,本实施例中包括七层芯板CO1-CO7和六层半固化板PP1-PP6,每层芯板CO上下两面形成有内层线路图形L1-L14,每层芯板CO上钻出的导通孔H1内沉积有铜层,并且导通孔和芯板板面还电镀有铜层;上下两外层芯板CO1、CO7的导通孔中填充有树脂,树脂上下表面镀有铜;叠合板上钻出的插件孔H2内沉积铜层,并在插件孔和叠合板板面电镀铜层;叠合板上下两面形成有外层线路图形。
在本实施例中,上下两外层芯板CO1、CO7的导通孔H1中沉积的铜层厚度大于中间芯板的导通孔中沉积的铜层厚度。
叠合板由二至八层芯板与一至七层半固化板间隔叠合并进行层压而形成。在本实施例中,叠合板由七层芯板CO1-CO7与六层半固化板PP1-PP6间隔叠合并进行层压而形成。
在本实施例中,层压后的七层双面叠合板的厚度为2.5至2.7毫米,图2示出了每层芯板和半固化板的厚度,加上填胶和流胶率的作用,压合后厚度为2.65 毫米左右。如图2所示,压合后的PCB板厚度为2.54毫米。
本实施例的多层PCB板通过以下步骤制成:a.开料:将双面覆铜板开料切割为双面覆铜的芯板;b.第一次钻孔:在每层芯板上钻导通孔;c.第一次沉铜与板电:在每层芯板的导通孔内沉积铜层,并在导通孔和芯板板面电镀铜层;d. 树脂塞孔:将上下两外层芯板的导通孔中填充树脂,并在树脂上下表面镀铜; e.内层线路涂布:将干膜粘贴在芯板上下两面的铜层上;较佳的,线路涂布采用正片涂布方式;f.内层图形:通过曝光显影形成内层线路图形;g.内层线检:对芯板上下两面的内层线路进行光学检测;h.第一次图形电镀:在芯板的导通孔上和内层线路上电镀镀层;i.内层蚀刻:将未被镀层保护的铜溶解,得到预设的线路图形;在内层蚀刻后由人工进行内层蚀检。j.层压:将至少两层芯板与半固化板间隔叠合并进行层压,形成叠合板;k.第二次钻孔:在所述叠合板上钻插件孔; l.第二次沉铜与板电:在叠合板的插件孔内沉积铜层,并在插件孔和叠合板板面电镀铜层;m.外层线路涂布:将干膜粘贴在叠合板上下两面的铜层上;n.外层图形:通过曝光显影形成外层线路图形;o.线路对位:将外层线路与内层线路进行对位;p.外层图形电镀:在叠合板的插件孔上和外层线路上电镀镀层;q.外层蚀刻:将未被镀层保护的铜溶解,得到预设的线路图形;r.阻焊丝印:通过丝网将阻焊油墨印刷到板面,并通过曝光显影得到需要焊接的焊盘和孔。在阻焊丝印后进行阻焊对位。
沉铜是指将钻孔后的PCB板,通过化学处理方式,在已钻的孔内沉积或覆盖一层均匀的、耐热冲击的金属铜。沉铜的作用是:在已钻出的孔内覆盖一层金属铜,实现PCB板层与层之间的线路连接及实现插件焊接作用。板电是指在已沉铜后的孔内通过电解反应再沉积一层金属铜,来实现层间图形的可靠互连。
图形电镀是利用电流使金属或合金沉积在工件表面,以形成均匀致密、结合力良好的金属层的过程。图形电镀的目的是增加导线和孔内镀层厚度,提高孔内镀层电性能和物理化学性能。其中镀铅锡工序的作用是提供保护性镀层,保护图形部分的铜导线不被蚀刻液腐蚀。
层压指将芯板与半固化板叠合并固定,按工艺压合参数使芯板与半固化板在一定的温度、压力和时间条件的配合下,压合成完整的多层PCB板。
在本实施例中,层压后的七层双面叠合板的厚度为2.5至2.7毫米。
上述实施例为本实用新型较佳的实施方式,但本实用新型的实施方式并不受上述实施例的限制,其他的任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本实用新型的保护范围之内。
Claims (4)
1.一种多层PCB板,其特征在于:包括由至少两层芯板和半固化板间隔叠合并层压形成的叠合板,每层芯板上下两面形成有内层线路图形,每层芯板上钻出的导通孔内沉积有铜层,并且导通孔和芯板板面还电镀有铜层;上下两外层芯板的导通孔中填充有树脂,树脂上下表面镀有铜;叠合板上钻出的插件孔内沉积铜层,并在插件孔和叠合板板面电镀铜层;叠合板上下两面形成有外层线路图形。
2.根据权利要求1所述的多层PCB板,其特征在于:上下两外层芯板的导通孔中沉积的铜层厚度大于中间芯板的导通孔中沉积的铜层厚度。
3.根据权利要求2所述的多层PCB板,其特征在于:叠合板由二至八层芯板与一至七层半固化板间隔叠合并进行层压而形成。
4.根据权利要求3所述的多层PCB板,其特征在于:
层压后的七层双面叠合板的厚度为2.5至2.7毫米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822144778.6U CN210405831U (zh) | 2018-12-20 | 2018-12-20 | 一种多层pcb板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822144778.6U CN210405831U (zh) | 2018-12-20 | 2018-12-20 | 一种多层pcb板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210405831U true CN210405831U (zh) | 2020-04-24 |
Family
ID=70336676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201822144778.6U Expired - Fee Related CN210405831U (zh) | 2018-12-20 | 2018-12-20 | 一种多层pcb板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210405831U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109661128A (zh) * | 2018-12-20 | 2019-04-19 | 深圳市通为信电路科技有限公司 | 一种多层pcb板制备方法及多层pcb板 |
-
2018
- 2018-12-20 CN CN201822144778.6U patent/CN210405831U/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109661128A (zh) * | 2018-12-20 | 2019-04-19 | 深圳市通为信电路科技有限公司 | 一种多层pcb板制备方法及多层pcb板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5213094B2 (ja) | 導電バイアを誘電体層に埋め込む方法およびプロセス | |
EP1858307B1 (en) | Multilayer printed wiring board | |
CN100508692C (zh) | 制造具有薄核心层的印刷电路板的方法 | |
KR100728754B1 (ko) | 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
KR100957418B1 (ko) | 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판 | |
CN109661128A (zh) | 一种多层pcb板制备方法及多层pcb板 | |
KR20110017912A (ko) | 프린트 배선판의 제조 방법 및 프린트 배선판 | |
EP2820927B1 (en) | The printed circuit board and the method for manufacturing the same | |
CN114222445B (zh) | 一种电路板制作方法及电路板 | |
CN105704948A (zh) | 超薄印制电路板的制作方法及超薄印制电路板 | |
CN210405831U (zh) | 一种多层pcb板 | |
TWI459879B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
JP3596374B2 (ja) | 多層プリント配線板の製造方法 | |
TWI581697B (zh) | Method for manufacturing heat dissipation structure of ceramic substrate | |
EP2113038B1 (en) | Multilayer printed wiring boards with copper filled through-holes | |
KR100796981B1 (ko) | 인쇄회로기판 제조방법 | |
JP4238242B2 (ja) | 配線基板 | |
JP4238235B2 (ja) | 配線基板 | |
JP4142934B2 (ja) | 配線基板の製造方法 | |
CN117835529A (zh) | 一种基于双面铝基板的印制电路板及其制作方法 | |
JP4142933B2 (ja) | 配線基板の製造方法 | |
JP4139185B2 (ja) | 配線基板の製造方法 | |
JP2004140109A (ja) | 配線基板の製造方法 | |
JP2004140190A (ja) | 配線基板の製造方法 | |
JP2004165325A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200424 Termination date: 20211220 |
|
CF01 | Termination of patent right due to non-payment of annual fee |