TWI726658B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI726658B
TWI726658B TW109109335A TW109109335A TWI726658B TW I726658 B TWI726658 B TW I726658B TW 109109335 A TW109109335 A TW 109109335A TW 109109335 A TW109109335 A TW 109109335A TW I726658 B TWI726658 B TW I726658B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
liner
dielectric layer
opening
Prior art date
Application number
TW109109335A
Other languages
English (en)
Other versions
TW202135619A (zh
Inventor
施信益
黃聖富
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI726658B publication Critical patent/TWI726658B/zh
Publication of TW202135619A publication Critical patent/TW202135619A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832Multiple layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865Selective removal of parts of the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體結構及其製造方法。所述半導體結構包括第一與第二基底、第一與第二元件結構層、第一與第二介電層、矽穿孔結構、連接墊及第一與第二襯層。第一元件結構層位於第一與第二基底之間。第二元件結構層位於第二基底與第一元件結構層之間。第一介電層位於第一與第二元件結構層之間。第二介電層位於第二基底上。矽穿孔結構位於第二介電層、第二基底、第二元件結構層與第一介電層中。連接墊位於第二介電層的表面處且與矽穿孔結構連接。第一襯層位於矽穿孔結構與第二介電層、第二基底及第二元件結構層之間。第二襯層位於矽穿孔結構的上部與第二介電層及部分第二基底之間。

Description

半導體結構及其製造方法
本發明是有關於一種半導體結構及其製造方法。
隨著電路設計複雜度及半導體製程的快速發展,近來積體電路(integrated circuit,IC)已發展至三維(3D)電路的連接方式,其可減少連線的長度而降低RC延遲,使得電路效能增加。矽穿孔(through-silicon Via,TSV)結構為一種三維電路的連接方式,其貫穿各矽基底以在各矽基底之間作為垂直導通結構。
一般來說,在形成矽穿孔結構時,會先形成貫穿位於上方的矽基底的開孔。然後,於開孔的側壁上形成絕緣層來作為襯層。接著,移除開孔的底部處的絕緣層,以暴露出位於下方的矽基底上的導電區(例如連接墊)。之後,於開孔中形成導電層。然而,在移除開孔的底部處的絕緣層時,往往會對開孔的頂部處(例如開孔的頂部角落處)的襯層造成損壞,甚至將開孔的頂部處的 襯層移除,因而對矽穿孔結構的電性造成影響。
本發明提供一種半導體結構,其中矽穿孔結構的上部周圍設置有足夠厚度的襯層。
本發明提供一種半導體結構的製造方法,其用以製造上述的半導體結構。
本發明的半導體結構包括第一基底、第二基底、第一元件結構層、第二元件結構層、第一介電層、第二介電層、矽穿孔結構、連接墊、第一襯層以及第二襯層。所述第二基底設置於所述第一基底上。所述第一元件結構層設置於所述第一基底與所述第二基底之間。所述第二元件結構層設置於所述第二基底與所述第一元件結構層之間。所述第一介電層設置於所述第一元件結構層與所述第二元件結構層之間。所述第二介電層設置於所述第二基底上。所述矽穿孔結構設置於所述第二介電層、所述第二基底、所述第二元件結構層與所述第一介電層中,且與所述第一元件結構層電性連接。所述連接墊設置於所述第二介電層的表面處,且與所述矽穿孔結構連接。所述第一襯層至少設置於所述矽穿孔結構與所述第二介電層、所述第二基底以及所述第二元件結構層之間。所述第二襯層設置於所述第一襯層上,且位於所述矽穿孔結構的上部與所述第二介電層以及部分所述第二基底之間。
在本發明的半導體結構的一實施例中,所述第二襯層自 所述第二介電層延伸至與所述第二基底部分重疊。
在本發明的半導體結構的一實施例中,所述第一襯層延伸至所述第一介電層中。
在本發明的半導體結構的一實施例中,所述第一襯層的材料與所述第二襯層的材料相同。
在本發明的半導體結構的一實施例中,所述第一襯層的材料與所述第二襯層的材料不同。
本發明的半導體結構的製造方法包括以下步驟:提供第一基底,其中所述第一基底上已形成有第一元件結構層;提供第二基底,其中所述第二基底上已形成有第二元件結構層;藉由第一介電層,以所述第一元件結構層與所述第二元件結構層彼此面對的方式接合所述第一基底與所述第二基底;於所述第二基底上形成第二介電層;所述第二介電層、所述第二基底、所述第二元件結構層與所述第一介電層中形成矽穿孔結構,其中所述矽穿孔結構與所述第一元件結構層電性連接;至少於所述矽穿孔結構與所述第二介電層、所述第二基底以及所述第二元件結構層之間形成第一襯層;於所述第一襯層上形成第二襯層,其中所述第二襯層位於所述矽穿孔結構的上部與所述第二介電層以及部分所述第二基底之間;以及於所述第二介電層的表面處形成連接墊,其中所述連接墊與所述矽穿孔結構連接。
在本發明的半導體結構的製造方法的一實施例中,所述第二襯層自所述第二介電層延伸至與所述所述第二基底部分重 疊。
在本發明的半導體結構的製造方法的一實施例中,所述第一襯層延伸至所述矽穿孔結構與所述第一介電層之間。
在本發明的半導體結構的製造方法的一實施例中,所述矽穿孔結構、所述第一襯層、所述第二襯層與所述連接墊的形成方法包括以下步驟:至少於所述第二介電層、所述第二基底與第二元件結構層中形成開孔;於所述開孔的側壁上形成第一襯材料層;形成圖案化光阻層,其中所述圖案化光阻層暴露出所述開孔以及所述開孔周圍的部分所述第一襯材料層,且部分地填入所述開孔中;於圖案化光阻層與所述第一襯材料層上形成第二襯材料層;以所述圖案化光阻層作為罩幕來進行非等向性蝕刻製程,移除部分所述第一襯材料層、部分所述第二襯材料層與部分所述第二介電層,以於所述第二介電層中形成凹槽,且保留部分所述第一襯材料層於所述開孔的側壁與底部上以及保留部分所述第二襯材料層於所述第一襯材料層上;移除所述圖案化光阻層;移除所述第二介電層的頂面上與所述開孔的底部處的所述第一襯材料層,以及移除所述開孔下方的所述第一介電層以暴露出部分所述第一元件結構層;以及於所述開孔與所述凹槽中形成導電層。
在本發明的半導體結構的製造方法的一實施例中,在接合所述第一基底與所述第二基底之後以及在形成所述第二介電層之前,更包括減小所述第二基底的厚度。
基於上述,在本發明中,矽穿孔結構的上部周圍形成有足夠厚度的襯層。也就是說,在形成矽穿孔結構的過程中,在進行蝕刻製程以形成用以定義矽穿孔結構的開孔時,開孔的上部處具有足夠厚度的襯層。因此,在蝕刻製程之後,開孔的上部處仍可保留有襯層而不會將基底暴露出來。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、106:基底
100a、106a:正面
100b、106b:背面
102、108:元件結構層
102a:介電層
102b:連接墊
104、110、112、114:介電層
116:開孔
118、122:襯材料層
120:圖案化光阻層
124:凹槽
126、128:襯層
130:矽穿孔結構
132:連接墊
圖1A至圖1G為依照本發明實施例的半導體結構的製造流程剖面示意圖。
下文列舉實施例並配合所附圖式來進行詳細地說明,但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外,圖式僅以說明為目的,並未依照原尺寸作圖。為了方便理解,在下述說明中相同的元件將以相同的符號標示來說明。
關於文中所提到「包含」、「包括」、「具有」等的用語均為開放性的用語,也就是指「包含但不限於」。
此外,文中所提到「上」、「下」等的方向性用語,僅是用以參考圖式的方向,並非用以限制本發明。
圖1A至圖1G為依照本發明實施例的半導體結構的製造流程剖面示意圖。
首先,請參照圖1A,提供基底100。基底100例如為矽基底。基底100具有彼此相對的正面100a與背面100b。然後,於基底100的正面100a上形成元件結構層102。在本實施例中,元件結構層102可包括形成於基底100上的例如電晶體等的各種電子元件(為使圖式清晰,並未繪示出)、覆蓋電子元件的介電層102a以及位於介電層102a中並與上述電子元件電性連接的線路層(為使圖式清晰,並未完整繪示出),其中位於介電層102a的表面處的線路層可視為連接墊102b,但本發明不限於此。接著,於元件結構層102上形成介電層104。在本實施例中,介電層104例如為氧化物層,其可作為後續接合兩個基底時的接合層。
此外,提供基底106。基底106例如為矽基底。基底106具有彼此相對的正面106a與背面106b。然後,於基底106的正面106a上形成元件結構層108。在本實施例中,元件結構層108具有與元件結構層102相同或相似的架構,但本發明不限於此。元件結構層108可包括形成於基底106上的各種電子元件、覆蓋電子元件的介電層以及位於介電層中並與電子元件電性連接的線路層(為使圖式清晰,並未將這些構件繪示出)。接著,於元件結構層108上形成介電層110。在本實施例中,介電層110例如為氧化物層,其可作為後續接合兩個基底時的接合層。
接著,請參照圖1B,以元件結構層102與元件結構層108 彼此面對的方式接合基底100與基底106。在本實施例中,藉由介電層104與介電層110彼此接合來接合基底100與基底106,而此方式可稱為熔合接合(fusion bond)。在介電層104與介電層110接合之後,形成介電層112。之後,可對基底106的背面106b進行研磨,以減小基底106的厚度,但本發明不限於此。
然後,請參照圖1C,於基底106的背面106b上形成介電層114。介電層114例如為氧化物層、氮化物層或氮氧化物層。介電層114可作為基底106的保護層。接著,進行圖案化製程,以於介電層114、基底106、元件結構層108與介電層112中形成開孔116。在本實施例中,開孔116的底部位於介電層112中,且開孔116並未穿透介電層112,但本發明不限於此。在其他實施例中,開孔116的底部可與介電層112的頂面共平面,亦即開孔穿基底108但並未穿入介電層112中。開孔116未穿透或未穿入介電層112可避免元件結構102中的線路層(在本實施例中為連接墊102b)暴露出來而在後續製程中受到損壞。之後,共形地形成襯材料層118。襯材料層118覆蓋介電層114的頂面以及開孔116的側壁與底部。在本實施例中,襯材料層118例如為氧化物層。
接著,請參照圖1D,形成圖案化光阻層120。圖案化光阻層120位於介電層114上以及開孔116中。詳細地說,位於介電層114上的圖案化光阻層120暴露出開孔116以及其周圍的部分襯材料層118。圖案化光阻層120所暴露出的區域即為後續形成連接墊的區域。此外,位於開孔116中的圖案化光阻層120位於 開孔116的底部處,亦即部分地填在開孔116中。此外,位於開孔116中的圖案化光阻層120的頂面低於基底106的背面106b,且較佳高於基底106的正面106a。之後,共形地形成襯材料層122。襯材料層122覆蓋位於介電層114上的圖案化光阻層120、暴露出的襯材料層118以及位於開孔116中的圖案化光阻層120。在本實施例中,襯材料層122例如為低溫氧化物層,其與襯材料層118不相同,但本發明不限於此。在其他實施例中,襯材料層122的材料可與襯材料層118的材料相同。
然後,請參照圖1E,以圖案化光阻層120作為罩幕,進行非等向性蝕刻製程。在此步驟中,移除了覆蓋圖案化光阻層120的襯材料層122、開孔116外的被圖案化光阻層120暴露出的襯材料層122與襯材料層118、位於開孔116的周圍的部分介電層114以及位於開孔116中的圖案化光阻層120的頂面上的襯材料層122。如此一來,於開孔116的側壁與底部上保留了襯材料層118以及於開孔116的上部處保留了襯材料層122於襯材料層118上,且於介電層114中形成凹槽124。凹槽124即為後續形成連接墊的區域。
接著,請參照圖1F,移除圖案化光阻層120。然後,進行非等向性蝕刻製程,移除介電層114的頂面上與開孔116的底部處的襯材料層118以形成襯層126與襯層128,以及移除開孔116下方的介電層112以暴露出部份元件結構層102中的線路層(在本實施例中為連接墊102b)。所形成的襯層126位於開孔116 的側壁上,而所形成的襯層128位於襯層126上且自介電層114延伸至與基底106部分重疊。
在上述非等向性蝕刻製程期間,由於開孔116的上部處(特別是開孔116的上部角落處)具有襯材料層118與襯材料層122,因此在移除開孔116的底部處的襯材料層118與介電層112之後,開孔116的上部處仍可保留有足夠厚度的襯材料層。特別是,當襯材料層122的材料與襯材料層118的材料不同時,在蝕刻期間襯材料層122可作為襯材料層118的保護層。如此一來,可更確保在蝕刻製程之後開孔116的上部處仍可保留有足夠厚度的襯材料層。
之後,請參照圖1G,於開孔116與凹槽124中形成導電層。開孔116中的導電層作為矽穿孔結構130,而凹槽124中的導電層則作為與矽穿孔結構130連接的連接墊132。
如圖1G所示,本發明的半導體結構包括基底100、基底106、元件結構層102、元件結構層108、介電層112、介電層114、矽穿孔結構130、連接墊132、襯層126以及襯層128。基底106設置於基底100。元件結構層102設置於基底100與基底106之間。元件結構層108設置於基底106與元件結構層102之間。介電層112設置於元件結構層102與元件結構層108之間。介電層114設置於基底106上。矽穿孔結構130設置於介電層114、基底106、元件結構層108與介電層112中,且與元件結構層102的線路層(連接墊102b)電性連接。連接墊132設置於介電層114的 表面處,且與矽穿孔結構130連接。襯層126設置於矽穿孔結構130與介電層114、基底106、元件結構層108以及介電層112之間。襯層128設置於襯層126上,且位於矽穿孔結構130的上部與介電層114以及部分基底106之間,亦即襯層128自介電層114延伸至與基底106部分重疊。
在本實施例中,襯層126設置於矽穿孔結構130與介電層114、基底106、元件結構層108以及介電層112之間,亦即襯層126延伸至介電層112中,但本發明不限於此。在其他實施例中,襯層126可僅延伸至介電層112的表面。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、106:基底
102、108:元件結構層
102a:介電層
102b:連接墊
112、114:介電層
126、128:襯層
130:矽穿孔結構
132:連接墊

Claims (10)

  1. 一種半導體結構,包括: 第一基底; 第二基底,設置於所述第一基底上; 第一元件結構層,設置於所述第一基底與所述第二基底之間; 第二元件結構層,設置於所述第二基底與所述第一元件結構層之間; 第一介電層,設置於所述第一元件結構層與所述第二元件結構層之間; 第二介電層,設置於所述第二基底上; 矽穿孔結構,設置於所述第二介電層、所述第二基底、所述第二元件結構層與所述第一介電層中,且與所述第一元件結構層電性連接; 連接墊,設置於所述第二介電層的表面處,且與所述矽穿孔結構連接; 第一襯層,至少設置於所述矽穿孔結構與所述第二介電層、所述第二基底以及所述第二元件結構層之間;以及 第二襯層,設置於所述第一襯層上,且位於所述矽穿孔結構的上部與所述第二介電層以及部分所述第二基底之間。
  2. 如請求項1所述的半導體結構,其中所述第二襯層自所述第二介電層延伸至與所述第二基底部分重疊。
  3. 如請求項1所述的半導體結構,其中所述第一襯層延伸至所述第一介電層中。
  4. 如請求項1所述的半導體結構,其中所述第一襯層的材料與所述第二襯層的材料相同。
  5. 如請求項1所述的半導體結構,其中所述第一襯層的材料與所述第二襯層的材料不同。
  6. 一種半導體結構的製造方法,包括: 提供第一基底,其中所述第一基底上已形成有第一元件結構層; 提供第二基底,其中所述第二基底上已形成有第二元件結構層; 藉由第一介電層,以所述第一元件結構層與所述第二元件結構層彼此面對的方式接合所述第一基底與所述第二基底; 於所述第二基底上形成第二介電層; 所述第二介電層、所述第二基底、所述第二元件結構層與所述第一介電層中形成矽穿孔結構,其中所述矽穿孔結構與所述第一元件結構層電性連接; 至少於所述矽穿孔結構與所述第二介電層、所述第二基底以及所述第二元件結構層之間形成第一襯層; 於所述第一襯層上形成第二襯層,其中所述第二襯層位於所述矽穿孔結構的上部與所述第二介電層以及部分所述第二基底之間;以及 於所述第二介電層的表面處形成連接墊,其中所述連接墊與所述矽穿孔結構連接。
  7. 如請求項6所述的半導體結構的製造方法,其中所述第二襯層自所述第二介電層延伸至與所述所述第二基底部分重疊。
  8. 如請求項6所述的半導體結構的製造方法,其中所述第一襯層延伸至所述矽穿孔結構與所述第一介電層之間。
  9. 如請求項6所述的半導體結構的製造方法,其中所述矽穿孔結構、所述第一襯層、所述第二襯層與所述連接墊的形成方法包括: 至少於所述第二介電層、所述第二基底與第二元件結構層中形成開孔; 於所述開孔的側壁上形成第一襯材料層; 形成圖案化光阻層,其中所述圖案化光阻層暴露出所述開孔以及所述開孔周圍的部分所述第一襯材料層,且部分地填入所述開孔中; 於圖案化光阻層與所述第一襯材料層上形成第二襯材料層; 以所述圖案化光阻層作為罩幕來進行非等向性蝕刻製程,移除部分所述第一襯材料層、部分所述第二襯材料層與部分所述第二介電層,以於所述第二介電層中形成凹槽,且保留部分所述第一襯材料層於所述開孔的側壁與底部上以及保留部分所述第二襯材料層於所述第一襯材料層上; 移除所述圖案化光阻層; 移除所述第二介電層的頂面上與所述開孔的底部處的所述第一襯材料層,以及移除所述開孔下方的所述第一介電層以暴露出部分所述第一元件結構層;以及 於所述開孔與所述凹槽中形成導電層。
  10. 如請求項6所述的半導體結構的製造方法,其中在接合所述第一基底與所述第二基底之後以及在形成所述第二介電層之前,更包括減小所述第二基底的厚度。
TW109109335A 2020-03-02 2020-03-20 半導體結構及其製造方法 TWI726658B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/807,138 US11289370B2 (en) 2020-03-02 2020-03-02 Liner for through-silicon via
US16/807,138 2020-03-02

Publications (2)

Publication Number Publication Date
TWI726658B true TWI726658B (zh) 2021-05-01
TW202135619A TW202135619A (zh) 2021-09-16

Family

ID=77036718

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109109335A TWI726658B (zh) 2020-03-02 2020-03-20 半導體結構及其製造方法

Country Status (3)

Country Link
US (2) US11289370B2 (zh)
CN (1) CN113363227B (zh)
TW (1) TWI726658B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988120A (zh) * 2005-12-19 2007-06-27 Tdk株式会社 Ic内置基板的制造方法
TW201803427A (zh) * 2016-02-22 2018-01-16 大和股份有限公司 配線基板或配線基板材料之製造方法
TW201817293A (zh) * 2016-10-17 2018-05-01 南亞電路板股份有限公司 電路板結構與其製造方法
TW201926463A (zh) * 2017-11-29 2019-07-01 台灣積體電路製造股份有限公司 半導體裝置及其製作方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686354A (en) * 1995-06-07 1997-11-11 Advanced Micro Devices, Inc. Dual damascene with a protective mask for via etching
JP4211674B2 (ja) * 2004-05-12 2009-01-21 セイコーエプソン株式会社 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
JP4376715B2 (ja) * 2004-07-16 2009-12-02 三洋電機株式会社 半導体装置の製造方法
US20090137119A1 (en) * 2007-11-28 2009-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Novel seal isolation liner for use in contact hole formation
JP2010114201A (ja) * 2008-11-05 2010-05-20 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP5596919B2 (ja) * 2008-11-26 2014-09-24 キヤノン株式会社 半導体装置の製造方法
JP2012227328A (ja) * 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
FR2983638A1 (fr) * 2011-12-02 2013-06-07 St Microelectronics Sa Procede de formation d'un circuit integre
FR2985088B1 (fr) * 2011-12-23 2015-04-17 Commissariat Energie Atomique Via tsv dote d'une structure de liberation de contraintes et son procede de fabrication
JP2013157540A (ja) * 2012-01-31 2013-08-15 Toshiba Corp 半導体装置およびその製造方法
FR2987937B1 (fr) * 2012-03-12 2014-03-28 Altatech Semiconductor Procede de realisation de plaquettes semi-conductrices
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
CN104051424B (zh) * 2013-03-12 2017-08-15 台湾积体电路制造股份有限公司 用于连接管芯的互连结构及其制造方法
US9299640B2 (en) * 2013-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Front-to-back bonding with through-substrate via (TSV)
US9412719B2 (en) * 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
CN106328616B (zh) * 2015-07-06 2019-07-05 旺宏电子股份有限公司 导体插塞及其制造方法
KR102473664B1 (ko) * 2016-01-19 2022-12-02 삼성전자주식회사 Tsv 구조체를 가진 다중 적층 소자
US10163771B2 (en) * 2016-08-08 2018-12-25 Qualcomm Incorporated Interposer device including at least one transistor and at least one through-substrate via
WO2018186027A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
CN110610922B (zh) * 2018-06-14 2021-10-26 华邦电子股份有限公司 接触结构及其形成方法
US11004733B2 (en) * 2018-06-29 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Protection structures for bonded wafers
CN109037197B (zh) * 2018-08-03 2020-07-10 德淮半导体有限公司 半导体装置及其制造方法
CN109148360B (zh) * 2018-08-28 2019-12-03 武汉新芯集成电路制造有限公司 半导体器件制作方法
JP2020038932A (ja) * 2018-09-05 2020-03-12 キオクシア株式会社 半導体装置およびその製造方法
CN109087886B (zh) * 2018-11-05 2019-10-25 武汉新芯集成电路制造有限公司 金属互连结构及其制作方法
US11069703B2 (en) * 2019-03-04 2021-07-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
KR102622412B1 (ko) * 2019-07-05 2024-01-09 삼성전자주식회사 관통 홀을 포함하는 반도체 패키지 및 이의 제조 방법
CN110364544A (zh) * 2019-07-24 2019-10-22 武汉新芯集成电路制造有限公司 一种晶圆结构及其制造方法、芯片结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988120A (zh) * 2005-12-19 2007-06-27 Tdk株式会社 Ic内置基板的制造方法
TW201803427A (zh) * 2016-02-22 2018-01-16 大和股份有限公司 配線基板或配線基板材料之製造方法
TW201817293A (zh) * 2016-10-17 2018-05-01 南亞電路板股份有限公司 電路板結構與其製造方法
TW201926463A (zh) * 2017-11-29 2019-07-01 台灣積體電路製造股份有限公司 半導體裝置及其製作方法

Also Published As

Publication number Publication date
US11289370B2 (en) 2022-03-29
TW202135619A (zh) 2021-09-16
CN113363227B (zh) 2024-04-12
US20210272844A1 (en) 2021-09-02
US11742242B2 (en) 2023-08-29
US20220148915A1 (en) 2022-05-12
CN113363227A (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
TWI405321B (zh) 三維多層堆疊半導體結構及其製造方法
JP3904228B2 (ja) 三次元回路装置の製造方法
TWI551199B (zh) 具電性連接結構之基板及其製法
TWI732526B (zh) 形成三維半導體結構的方法
TW202008566A (zh) 記憶體結構及其形成方法
TW201906021A (zh) 半導體封裝結構及其製造方法
TWI415216B (zh) 具有用於接合之鄰近儲存槽之半導體互連及其製造方法
TWI726658B (zh) 半導體結構及其製造方法
TW202131473A (zh) 半導體組裝結構及其製備方法
TW200414286A (en) Method for manufacturing semiconductor device
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法
KR102076305B1 (ko) 반도체 소자 및 그 형성 방법
TWI722957B (zh) 半導體元件及其製備方法
JP5261926B2 (ja) 半導体装置およびその製造方法
JP2015228473A (ja) 半導体装置およびその製造方法
WO2022104972A1 (zh) 半导体器件及其制作方法
JP2001024056A (ja) 半導体装置の多層配線装置及びその製造方法
TWI815726B (zh) 半導體結構的製造方法
JPH04109654A (ja) 半導体装置及びその製造方法
KR100252914B1 (ko) 반도체 소자의 구조 및 제조 방법
US9287173B2 (en) Through silicon via and process thereof
TW201445671A (zh) 形成絕緣結構和矽貫通電極的方法
TW201349409A (zh) 載板結構與晶片封裝結構及其製作方法
JP2002280451A (ja) 多層配線形成方法
KR20060075342A (ko) 반도체 소자의 박막 레지스터 형성 방법