CN109087886B - 金属互连结构及其制作方法 - Google Patents

金属互连结构及其制作方法 Download PDF

Info

Publication number
CN109087886B
CN109087886B CN201811308906.4A CN201811308906A CN109087886B CN 109087886 B CN109087886 B CN 109087886B CN 201811308906 A CN201811308906 A CN 201811308906A CN 109087886 B CN109087886 B CN 109087886B
Authority
CN
China
Prior art keywords
groove
layer
insulating layer
metal
interconnection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811308906.4A
Other languages
English (en)
Other versions
CN109087886A (zh
Inventor
薛广杰
李赟
周俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co.,Ltd.
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201811308906.4A priority Critical patent/CN109087886B/zh
Publication of CN109087886A publication Critical patent/CN109087886A/zh
Priority to US16/250,594 priority patent/US20200144111A1/en
Application granted granted Critical
Publication of CN109087886B publication Critical patent/CN109087886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种金属互连结构及其制作方法，所述方法包括：提供一衬底，在衬底上依次形成第一绝缘层与介质层，形成多个第一凹槽在介质层内，第一凹槽暴露出部分第一绝缘层，形成第二绝缘层，第二绝缘层覆盖第一凹槽的侧壁及底部，刻蚀第一凹槽内的第二绝缘层、第一绝缘层以及部分衬底，以形成第二凹槽，第二凹槽侧壁上的第二绝缘层的顶表面低于第二凹槽的顶表面，使得第二凹槽顶部的开口尺寸大于第二凹槽其余位置处的开口尺寸，以及，形成金属层在第二凹槽内，在第二凹槽内形成金属层时，由于顶部的开口尺寸增大，能够增加金属填充时顶部悬垂效应的窗口，降低孔洞形成的可能，从而提高半导体器件的性能。

Description

金属互连结构及其制作方法
技术领域
本发明涉及半导体制造技术领域，具体涉及一种金属互连结构及其制作方法。
背景技术
金属互连结构，是半导体器件不可或缺的结构。在半导体制造过程中，形成的金属互连结构的质量对半导体器件的性能及半导体制造成本有很大影响。
在现有技术的金属互连结构形成方法中，一般首先在半导体器件结构上沉积介质层，随后进行刻蚀以形成凹槽或接触孔图案，最后在形成有凹槽或接触孔的结构上沉积金属，金属填满所述凹槽或接触孔。
然而，金属大多使用物理沉积的方法生长填充，其本身固有的各向同性特性会在介质层顶端形成悬垂物。随着半导体技术向小尺寸方向发展，这种特性越来越敏感，金属填充极容易因悬垂物封口而在凹槽或接触孔内形成孔洞，从而极大影响了半导体器件的性能。
因此，希望提供一种能够有效地消除凹槽部分的金属互连结构中的孔洞的金属互连结构形成方法及金属互连结构。
发明内容
基于以上所述的问题，本发明的目的在于提供一种金属互连结构及其制作方法，降低孔洞缺陷的产生，提高半导体器件的性能。
为实现上述目的，本发明提供一种金属互连结构的制作方法，包括：
提供一衬底，在所述衬底上依次形成第一绝缘层与介质层；
形成多个第一凹槽在所述介质层内，所述第一凹槽暴露出部分所述第一绝缘层；
形成第二绝缘层，所述第二绝缘层覆盖所述第一凹槽的侧壁及底部；
刻蚀所述第一凹槽内的所述第二绝缘层、所述第一绝缘层以及部分所述衬底，以形成第二凹槽，所述第二凹槽侧壁上的所述第二绝缘层的顶表面低于所述第二凹槽的顶表面，使得所述第二凹槽顶部的开口尺寸大于所述第二凹槽其余位置处的开口尺寸；以及，
形成金属层在所述第二凹槽内。
可选的，在所述金属互连结构的制作方法中，形成金属层之前还包括：形成阻挡层在所述第二凹槽的侧壁及底部。
可选的，在所述金属互连结构的制作方法中，形成金属层的步骤包括：
填充金属层在所述第二凹槽内，且所述金属层覆盖所述介质层；
平坦化所述金属层至暴露出所述第二绝缘层。
可选的，在所述金属互连结构的制作方法中，所述第一绝缘层与所述第二绝缘层的材质相同。
可选的，在所述金属互连结构的制作方法中，所述第一绝缘层与所述第二绝缘层均为氮化硅层，所述介质层为氧化硅层。
可选的，在所述金属互连结构的制作方法中，形成多个第一凹槽的步骤包括：
依次形成硬掩膜层与图形化的光刻胶层在所述介质层上；
以所述图形化的光刻胶层为掩膜，刻蚀所述硬掩膜层以形成多个暴露所述介质层的开口；
去除所述图形化的光刻胶层；
以形成有开口的所述硬掩膜层为掩膜，刻蚀所述介质层，以形成多个第一凹槽；以及，
去除所述硬掩膜层。
可选的，在所述金属互连结构的制作方法中，对所述介质层进行过刻蚀，以完全去除所述介质层而形成第一凹槽。
相应的，本发明还提供一种金属互连结构，包括：
衬底；
依次位于所述衬底上的第一绝缘层与介质层，且所述介质层内形成有多个暴露出所述第一绝缘层的第一凹槽；
第二绝缘层，位于所述第一凹槽的侧壁，且所述第二绝缘层的顶表面低于所述第一凹槽的顶表面；
多个第二凹槽，形成于所述第一凹槽内，贯穿所述第一绝缘层且延伸至所述衬底内，并且所述第二凹槽顶部的开口尺寸大于所述第二凹槽其余位置处的开口尺寸；以及，
金属层，位于所述第二凹槽内。
可选的，在所述金属互连结构中，还包括：阻挡层，位于所述第二凹槽的侧壁及底部。
可选的，在所述金属互连结构中，所述第一绝缘层与所述第二绝缘层的材质相同。
相应的，本发明还提供一种金属互连结构，包括：
衬底；
依次位于所述衬底上的第一绝缘层与介质层，且所述介质层内形成有多个暴露出所述第一绝缘层的第一凹槽；
第二绝缘层，位于所述第一凹槽的侧壁；
多个第二凹槽，形成于所述第一凹槽内，贯穿所述第一绝缘层且延伸至所述衬底内；以及，金属层，位于所述第二凹槽内。
与现有技术相比，本发明提供的金属互连结构及其制作方法中，形成暴露第一绝缘层的第一凹槽之后，先在所述第一凹槽的侧壁及底部形成第二绝缘层，然后对所述第一凹槽内的所述第二绝缘层、第一绝缘层以及部分衬底进行刻蚀，以形成第二凹槽，所述第二凹槽侧壁上的所述第二绝缘层的顶表面低于所述第二凹槽的顶表面，使得所述第二凹槽顶部的开口尺寸大于其余位置处的开口尺寸，在所述第二凹槽内形成金属层时，由于顶部的开口尺寸增大，能够增加金属填充时顶部悬垂效应的窗口，降低孔洞形成的可能，从而提高半导体器件的性能。
进一步的，所述第二凹槽的侧壁上形成有第二绝缘层，即相邻所述第二凹槽内填充的金属层之间不仅隔离有介质层还隔离有第二绝缘层，由此可以更好的防止金属层内金属的扩散，并增加金属互连结构的抗压性。同时，由于所述第二凹槽顶部开口尺寸的增加，能够增加金属填充机台的制程能力。
附图说明
图1～5为一金属互连结构的制作方法的各步骤结构示意图。
图6为本发明一实施例所提供的金属互连结构的制作方法的流程图。
图7～13为本发明一实施例所提供的金属互连结构的制作方法的各步骤结构示意图。
具体实施方式
图1～5为一金属互连结构的制作方法的各步骤结构示意图。请参考图1至图5所示，所述金属互连结构的制作方法具体如下。
首先，请参考图1所示，提供一衬底10，在所述衬底10上依次形成绝缘层11、介质层12、硬掩膜层13，然后在所述硬掩膜层13上形成光刻胶层，对所述光刻胶层进行曝光与显影，以形成图形化的光刻胶层14，暴露出预定形成凹槽的位置处的所述硬掩膜层13。接着，以所述图形化的光刻胶层14为掩膜，对所述硬掩膜层13进行刻蚀，以在所述硬掩膜层13内形成开口。然后，去除所述图形化的光刻胶层，以所述硬掩膜层13为掩膜，对所述介质层12、所述绝缘层11以及部分所述衬底10进行刻蚀，以形成凹槽15，最后去除所述硬掩膜层13，形成如图2所示的结构。
接着，在所述凹槽15的侧壁及底部形成阻挡层16，在形成阻挡层16的过程中，由于各向同性特性会在所述凹槽15的侧壁顶部造成悬垂效应，即在所述凹槽15的侧壁顶部形成悬垂物，也就是说，所述凹槽15的侧壁顶部的所述阻挡层16的厚度大于所述凹槽15的侧壁其余位置处的所述阻挡层16的厚度，从而使得所述凹槽15的顶部的开口尺寸小于其余位置处的开口尺寸，如图3所示。
接着，在所述凹槽15的侧壁及底部形成金属种子层(未图示)，在该过程中，也会在所述凹槽15的侧壁顶部造成悬垂效应，即在所述凹槽15的侧壁顶端形成悬垂物，从而使得所述凹槽15的顶部的开口尺寸进一步减小。最后，在所述凹槽15内形成金属层17，例如采用电镀的方法形成，在形成过程中，极容易因悬垂物封口而在所述凹槽内形成孔洞18，如图4所示。
最后，对所述金属层17进行平坦化，至暴露出所述介质层12，如图5所示，所述金属层17并未完全填充所述凹槽，从而对半导体器件的性能造成影响。
针对上述问题，本申请发明人提供一种金属互连结构的制作方法，包括：提供一衬底，在所述衬底上依次形成第一绝缘层与介质层，形成多个第一凹槽在所述介质层内，所述第一凹槽暴露出部分所述第一绝缘层，形成第二绝缘层，所述第二绝缘层覆盖所述第一凹槽的侧壁及底部，刻蚀所述第一凹槽内的所述第二绝缘层、所述第一绝缘层以及部分所述衬底，以形成第二凹槽，所述第二凹槽侧壁上的所述第二绝缘层的顶表面低于所述第二凹槽的顶表面，使得所述第二凹槽顶部的开口尺寸大于其余位置处的开口尺寸，形成金属层在所述第二凹槽内。
本发明还提供一种金属互连结构，包括：衬底，依次位于所述衬底上的第一绝缘层与介质层，且所述介质层内形成有多个暴露出所述第一绝缘层的第一凹槽，第二绝缘层，位于所述第一凹槽的侧壁，且所述第二绝缘层的顶表面低于所述第一凹槽的顶表面，多个第二凹槽，形成于所述第一凹槽内，贯穿所述第一绝缘层且位于所述衬底内，并且所述第二凹槽顶部的开口尺寸大于其余位置处的开口尺寸，以及金属层，位于所述第二凹槽内。
本发明还提供一种金属互连结构，包括：衬底，依次位于所述衬底上的第一绝缘层与介质层，且所述介质层内形成有多个暴露出所述第一绝缘层的第一凹槽，第二绝缘层，位于所述第一凹槽的侧壁；多个第二凹槽，形成于所述第一凹槽内，贯穿所述第一绝缘层且延伸至所述衬底内，以及金属层，位于所述第二凹槽内。
本发明提供的金属互连结构及其制作方法中，形成暴露第一绝缘层的第一凹槽之后，先在所述第一凹槽的侧壁及底部形成第二绝缘层，然后对所述第一凹槽内的所述第二绝缘层、第一绝缘层以及部分衬底进行刻蚀，以形成第二凹槽，所述第二凹槽侧壁上的所述第二绝缘层的顶表面低于所述第二凹槽的顶表面，使得所述第二凹槽顶部的开口尺寸大于其余位置处的开口尺寸，在所述第二凹槽内形成金属层时，由于顶部的开口尺寸增大，能够增加金属填充时顶部悬垂效应的窗口，降低孔洞形成的可能，从而提高半导体器件的性能。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图6为本发明一实施例所提供的金属互连结构的制作方法的流程图。图7～13为本发明一实施例所提供的金属互连结构的制作方法的各步骤结构示意图。以下结合附图6与附图7～13对本实施例中金属互连结构的制作方法的各个步骤进行详细说明。
在步骤S100中，请参考图6与图7所示，提供一衬底100，在所述衬底100上依次形成第一绝缘层110与介质层120。
所述衬底100的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述衬底100的材料优选为单晶硅(Si)。
在所述衬底100上依次形成第一绝缘层110与介质层120。本实施例中，所述第一绝缘层110的材质包含但不限于氮化硅，所述介质层120的材质包含但不限于氧化硅。例如均可以采用化学气相沉积的方法形成。
在形成所述介质层120之后，还包括在所述介质层120上形成硬掩膜层130，在所述硬掩膜层130上形成光刻胶层，然后对所述光刻胶层进行曝光与显影，形成图形化的光刻胶层140。
在步骤S200中，请参考图6与图8所示，形成多个第一凹槽150在所述介质层120内，所述第一凹槽150暴露出部分所述第一绝缘层110。
具体的，以所述图形化的光刻胶层140为掩膜，对所述硬掩膜层130进行刻蚀，以在所述硬掩膜层130内形成暴露所述介质层120的多个开口，即形成图形化的硬掩膜层，然后，去除所述图形化的光刻胶层140。接着，以所述图形化的硬掩膜层为掩膜，对所述介质层120进行刻蚀，以形成多个第一凹槽150。最后，去除所述图形化的硬掩膜层。
对所述介质层120进行刻蚀，可以刻蚀至暴露出所述第一绝缘层110时停止，即所述第一凹槽150完全形成于所述介质层120内。优选的，为了使得所述介质层120完全刻蚀以暴露出所述第一绝缘层110，一般对所述介质层120进行过刻蚀，使得所述介质层120完全刻蚀，但是同时不可避免的会对所述第一绝缘层110造成稍微刻蚀，如图8所示，即所述第一凹槽150贯穿所述介质层120并稍微延伸至所述第一绝缘层110内。或者，也可以对所述介质层120与部分所述第一绝缘层110进行刻蚀，以形成多个第一凹槽150，即所述第一凹槽150贯穿所述介质层120并延伸至所述第一绝缘层110内。本发明对此不作限定，但是需要保证所述第一凹槽150的底部暴露有部分厚度的所述第一绝缘层110。
在步骤S300中，请参考图6与图9所示，形成第二绝缘层160，所述第二绝缘层160覆盖所述第一凹槽150的侧壁及底部。所述第二绝缘层160的材质与所述第一绝缘层110的材质相同，本实施例中，所述第二绝缘层160的材质包含但不限于氮化硅。
在步骤S400中，请参考图6与图10所示，刻蚀所述第一凹槽150内的所述第二绝缘层160、所述第一绝缘层110以及部分所述衬底100，以形成第二凹槽150’，所述第二凹槽150’侧壁上的所述第二绝缘层160的顶表面低于所述第二凹槽150’的顶表面，使得所述第二凹槽150’顶部的开口尺寸大于其余位置处的开口尺寸。
所述第二凹槽150’形成于所述第一凹槽150内，贯穿所述第二绝缘层160、所述第一绝缘层110并延伸至所述衬底100内，所述第二凹槽150’侧壁顶部的所述第二绝缘层160被去除，暴露出所述介质层120，即所述第二凹槽150’侧壁上的所述第二绝缘层160的顶表面低于所述第二凹槽150’的顶表面，因此使得所述第二凹槽150’顶部的开口尺寸大于其余位置处的开口尺寸。
与图2相比，所述第二凹槽150’的顶部的尺寸增大，因此在后续形成金属层时，能够增大顶部悬垂效应的窗口，降低孔洞形成的可能，从而提高半导体器件的性能。需要说明的是，本实施例中，所述第二凹槽150’为形成金属互连层所需的凹槽，其尺寸为金属互连层所需的尺寸，需要根据所述第二凹槽150’的尺寸、以及所述第一凹槽150的侧壁上形成的所述第二绝缘层160的厚度，刻蚀之后所述第一凹槽150的侧壁上剩余的所述第二绝缘层160的厚度来决定所述第一凹槽150的尺寸。
本实施例中，所述第二凹槽150’的开口尺寸小于60nm，此处的开口尺寸指的是除过顶部之外的其余位置处的开口尺寸，即本实施例所提供的金属互连结构的制作方法优选使用于第二凹槽的开口尺寸小于60nm的金属互连结构中。当然，当所述第二凹槽的开口尺寸大于或等于60nm时也可以使用本实施例所提供的制作方法，但是，此时的开口尺寸比较大，采用现有技术所述的方法产生孔洞的几率较小。
在步骤S500中，请参考图6与图13所示，形成金属层180在所述第二凹槽内。
首先，请参考图11所示，在形成所述金属层180之前，首先，在所述第二凹槽150’的侧壁及底部形成阻挡层170。所述阻挡层170覆盖所述第二凹槽150’的侧壁及底部，并覆盖所述介质层120。
所述阻挡层170在形成过程中，由于各向同性会在所述第二凹槽150’的侧壁顶部造成悬垂效应，在所述第二凹槽150’的侧壁顶部形成悬垂物，使得所述第二凹槽150’侧壁顶部的所述阻挡层170的厚度大于其余侧壁及底部处的所述阻挡层170的厚度，但是由于所述第二凹槽150’顶部的开口尺寸大于其余位置处的开口尺寸，悬垂物并不会对所述第二凹槽150’顶部的开口尺寸造成太大的影响，即后续在所述第二凹槽150’内填充金属层时并不会由于开口过小而导致填充不充分的问题。
接着，在所述凹槽150’的侧壁及底部形成种子层(未图示)，所述种子层覆盖所述第二凹槽150’的侧壁及底部，并覆盖所述阻挡层170。同样的，由于所述第二凹槽150’顶部的开口尺寸大于其余位置处的开口尺寸，在形成所述种子层的过程中形成的悬垂物并不会封住所述第二凹槽150’的开口，即所述第二凹槽150’顶部的开口尺寸与所述第二凹槽150’其余位置处的开口尺寸相差不大。
接着，请参考图12所示，在所述第二凹槽150’内形成金属层180。本实施例中，可以采用电镀的方法形成所述金属层180，所述金属层180填满所述第二凹槽150’，并覆盖所述种子层。由于所述第二凹槽150’顶部的开口尺寸与所述第二凹槽150’其余位置处的开口尺寸相差不大，在填充金属层180时可以避免孔洞的产生。最后，对所述金属层180进行平坦化，至暴露出所述第二绝缘层160，形成如图13所示的结构。
本实施例中，所述阻挡层170的材质包含但不限于钛或氮化钛，所述金属层180的材质包含但不限于铜，当所述金属层180的材质为铜时，所述种子层为铜种子层。
本实施例所提供的金属互连结构的制作方法中，形成暴露第一绝缘层120的第一凹槽150之后，先在所述第一凹槽150的侧壁及底部形成第二绝缘层160，然后对所述第一凹槽150内的所述第二绝缘层160、第一绝缘层120以及部分衬底100进行刻蚀，以形成第二凹槽150’，所述第二凹槽150’侧壁上的所述第二绝缘层160的顶表面低于所述第二凹槽150’的顶表面，使得所述第二凹槽150’顶部的开口尺寸大于其余位置处的开口尺寸，在所述第二凹槽150’内形成金属层180时，由于顶部的开口尺寸增大，能够增加金属填充时顶部悬垂效应的窗口，降低孔洞形成的可能，从而提高半导体器件的性能。
并且，所述第二凹槽150’的侧壁上形成有第二绝缘层160，即相邻所述第二凹槽150’内填充的金属层180之间不仅隔离有介质层120还隔离有第二绝缘层160，由此可以更好的防止金属层180内金属的扩散，并增加金属互连结构的抗压性。同时，由于所述第二凹槽150’顶部开口尺寸的增加，能够增加金属填充机台的制程能力。
相应的，本发明还提供一种金属互连结构，采用如上所述的金属互连结构的制作方法制作而成。请参考图12所示，所述金属互连结构包括：
衬底100，依次位于所述衬底100上的第一绝缘层110与介质层120，且所述介质层120内形成有多个暴露出所述第一绝缘层110的第一凹槽150。
第二绝缘层160，位于所述第一凹槽150的侧壁，且所述第二绝缘层160的顶表面低于所述第一凹槽150的顶部。
多个第二凹槽150’，形成于所述第一凹槽150内，贯穿所述第一绝缘层110且延伸至所述衬底100内，并且所述第二凹槽150’顶部的开口尺寸大于所述第二凹槽150’其余位置处的开口尺寸。
金属层180，填充于所述第二凹槽150’内。
优选的，所述金属互连结构还包括阻挡层170，所述阻挡层170位于所述第二凹槽150’的侧壁及底部。
优选的，所述第一绝缘层110与所述第二绝缘层160的材质相同，均包含但不限于氮化硅，所述介质层120的材质包含但不限于氧化硅，所述阻挡层170的材质包含但不限于钛或氮化钛，所述金属层180的材质包含但不限于铜。
由于所述第二凹槽150’顶部的开口尺寸大于所述第二凹槽150’其余位置处的开口尺寸，在所述第二凹槽150’内形成所述阻挡层170与种子层(未图示)并不会由于顶部的，以及填充金属层时并不会由于顶部的悬垂效应造成所述第二凹槽150’顶部的开口尺寸多小，即由于所述第二凹槽150’顶部的开口尺寸与所述第二凹槽150’其余位置处的开口尺寸相差不大，在填充金属层180时可以避免孔洞的产生。
相应的，本发明还提供一种金属互连结构，采用如上所述的金属互连结构的制作方法制作而成。请参考图13所示，所述金属互连结构包括：
衬底100，依次位于所述衬底100上的第一绝缘层110与介质层120，且所述介质层120内形成有多个暴露出所述第一绝缘层110的第一凹槽150。
第二绝缘层160，位于所述第一凹槽150的侧壁。
多个第二凹槽150’，形成于所述第一凹槽150内，其侧壁暴露出所述第二绝缘层160的侧表面，所述第二凹槽150’贯穿所述第一绝缘层110且延伸至所述衬底100内。
金属层180，位于所述第二凹槽150’内。
优选的，所述金属互连结构还包括阻挡层170，所述阻挡层170位于所述第二凹槽150’的侧壁及底部。
优选的，所述第一绝缘层110与所述第二绝缘层160的材质相同，均包含但不限于氮化硅，所述介质层120的材质包含但不限于氧化硅，所述阻挡层170的材质包含但不限于钛或氮化钛，所述金属层180的材质包含但不限于铜。
图13所示为图12进行平坦化之后的金属互连结构，金属层180内并无孔洞的产生，由此可以提高最终形成的半导体器件的性能。
综上所述，本发明提供的金属互连结构及其制作方法中，形成暴露第一绝缘层的第一凹槽之后，先在所述第一凹槽的侧壁及底部形成第二绝缘层，然后对所述第一凹槽内的所述第二绝缘层、第一绝缘层以及部分衬底进行刻蚀，以形成第二凹槽，所述第二凹槽侧壁上的所述第二绝缘层的顶表面低于所述第二凹槽的顶表面，使得所述第二凹槽顶部的开口尺寸大于其余位置处的开口尺寸，在所述第二凹槽内形成金属层时，由于顶部的开口尺寸增大，能够增加金属填充时顶部悬垂效应的窗口，降低孔洞形成的可能，从而提高半导体器件的性能。
进一步的，所述第二凹槽的侧壁上形成有第二绝缘层，即相邻所述第二凹槽内填充的金属层之间不仅隔离有介质层还隔离有第二绝缘层，由此可以更好的防止金属层内金属的扩散，并增加金属互连结构的抗压性。同时，由于所述第二凹槽顶部开口尺寸的增加，能够增加金属填充机台的制程能力。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (11)

1.一种金属互连结构的制作方法，其特征在于，包括：
提供一衬底，在所述衬底上依次形成第一绝缘层与介质层；
形成多个第一凹槽在所述介质层内，所述第一凹槽暴露出部分所述第一绝缘层；
形成第二绝缘层，所述第二绝缘层覆盖所述第一凹槽的侧壁及底部；
刻蚀所述第一凹槽内的所述第二绝缘层、所述第一绝缘层以及部分所述衬底，以形成第二凹槽，所述第二凹槽侧壁上的所述第二绝缘层的顶表面低于所述第二凹槽的顶表面，使得所述第二凹槽顶部的开口尺寸大于所述第二凹槽其余位置处的开口尺寸；以及，
形成金属层在所述第二凹槽内。
2.如权利要求1所述的金属互连结构的制作方法，其特征在于，形成金属层之前还包括：形成阻挡层在所述第二凹槽的侧壁及底部。
3.如权利要求2所述的金属互连结构的制作方法，其特征在于，形成金属层的步骤包括：
填充金属层在所述第二凹槽内，且所述金属层覆盖所述介质层；
平坦化所述金属层至暴露出所述第二绝缘层。
4.如权利要求1所述的金属互连结构的制作方法，其特征在于，所述第一绝缘层与所述第二绝缘层的材质相同。
5.如权利要求4所述的金属互连结构的制作方法，其特征在于，所述第一绝缘层与所述第二绝缘层均为氮化硅层，所述介质层为氧化硅层。
6.如权利要求1所述的金属互连结构的制作方法，其特征在于，形成多个第一凹槽的步骤包括：
依次形成硬掩膜层与图形化的光刻胶层在所述介质层上；
以所述图形化的光刻胶层为掩膜，刻蚀所述硬掩膜层以形成多个暴露所述介质层的开口；
去除所述图形化的光刻胶层；
以形成有开口的所述硬掩膜层为掩膜，刻蚀所述介质层，以形成多个第一凹槽；以及，
去除所述硬掩膜层。
7.如权利要求6所述的金属互连结构的制作方法，其特征在于，对所述介质层进行过刻蚀，以完全去除所述介质层而形成第一凹槽。
8.一种金属互连结构，其特征在于，包括：
衬底；
依次位于所述衬底上的第一绝缘层与介质层，且所述介质层内形成有多个暴露出所述第一绝缘层的第一凹槽；
第二绝缘层，位于所述第一凹槽的侧壁，且所述第二绝缘层的顶表面低于所述第一凹槽的顶表面；
多个第二凹槽，形成于所述第一凹槽内，贯穿所述第一绝缘层且延伸至所述衬底内，并且所述第二凹槽顶部的开口尺寸大于所述第二凹槽其余位置处的开口尺寸；以及，金属层，位于所述第二凹槽内。
9.如权利要求8所述的金属互连结构，其特征在于，还包括：阻挡层，位于所述第二凹槽的侧壁及底部。
10.如权利要求8所述的金属互连结构，其特征在于，所述第一绝缘层与所述第二绝缘层的材质相同。
11.一种金属互连结构，采用如权利要求1所述的金属互连结构的制作方法制成，其特征在于，包括：
衬底；
依次位于所述衬底上的第一绝缘层与介质层，且所述介质层内形成有多个暴露出所述第一绝缘层的第一凹槽；
第二绝缘层，位于所述第一凹槽的侧壁；
多个第二凹槽，形成于所述第一凹槽内，贯穿所述第一绝缘层且延伸至所述衬底内；以及，金属层，位于所述第二凹槽内。
CN201811308906.4A 2018-11-05 2018-11-05 金属互连结构及其制作方法 Active CN109087886B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811308906.4A CN109087886B (zh) 2018-11-05 2018-11-05 金属互连结构及其制作方法
US16/250,594 US20200144111A1 (en) 2018-11-05 2019-01-17 Metal interconnection structure and method for fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811308906.4A CN109087886B (zh) 2018-11-05 2018-11-05 金属互连结构及其制作方法

Publications (2)

Publication Number Publication Date
CN109087886A CN109087886A (zh) 2018-12-25
CN109087886B true CN109087886B (zh) 2019-10-25

Family

ID=64844756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811308906.4A Active CN109087886B (zh) 2018-11-05 2018-11-05 金属互连结构及其制作方法

Country Status (2)

Country Link
US (1) US20200144111A1 (zh)
CN (1) CN109087886B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289370B2 (en) 2020-03-02 2022-03-29 Nanya Technology Corporation Liner for through-silicon via

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295665A (zh) * 2007-04-23 2008-10-29 中芯国际集成电路制造(上海)有限公司 一种喇叭状接触的制作方法
CN101651117A (zh) * 2008-08-14 2010-02-17 北京北方微电子基地设备工艺研究中心有限责任公司 大马士革互连工艺中铜金属填充方法
CN103515292A (zh) * 2012-06-19 2014-01-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107910294A (zh) * 2017-11-24 2018-04-13 睿力集成电路有限公司 半导体器件的互连线结构及半导体器件的互连线制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126120A1 (en) * 2005-12-06 2007-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
WO2013095433A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures
US9245824B2 (en) * 2013-04-18 2016-01-26 Globalfoundries Inc. Through-vias for wiring layers of semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295665A (zh) * 2007-04-23 2008-10-29 中芯国际集成电路制造(上海)有限公司 一种喇叭状接触的制作方法
CN101651117A (zh) * 2008-08-14 2010-02-17 北京北方微电子基地设备工艺研究中心有限责任公司 大马士革互连工艺中铜金属填充方法
CN103515292A (zh) * 2012-06-19 2014-01-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107910294A (zh) * 2017-11-24 2018-04-13 睿力集成电路有限公司 半导体器件的互连线结构及半导体器件的互连线制造方法

Also Published As

Publication number Publication date
CN109087886A (zh) 2018-12-25
US20200144111A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
CN107369646A (zh) 位于晶体管栅极上方的气隙以及相关方法
US8304322B2 (en) Methods of filling isolation trenches for semiconductor devices and resulting structures
US5326715A (en) Method for forming a field oxide film of a semiconductor device
CN110211923A (zh) 金属互连结构及其制作方法
CN109087886B (zh) 金属互连结构及其制作方法
US7566924B2 (en) Semiconductor device with gate spacer of positive slope and fabrication method thereof
JPS59172246A (ja) 凹部分離半導体装置とその製造方法
CN210092094U (zh) 半导体结构
CN104465728A (zh) 分离栅功率器件的栅极结构及工艺方法
CN109962035A (zh) 半导体结构和图像传感器的形成方法
CN111987039A (zh) 半导体器件制备方法
CN111312713B (zh) 三维存储器及其制备方法、及电子设备
KR100226501B1 (ko) 반도체장치의 소자격리방법
CN111987040A (zh) 半导体器件制备方法及半导体器件
CN111952367A (zh) 半导体结构及其形成方法
CN113223949B (zh) 屏蔽栅功率器件制造方法及其功率器件
CN111384025B (zh) 半导体结构及其制备方法
KR100546752B1 (ko) 반도체 소자의 필드산화막 형성방법
CN208738246U (zh) 字线驱动器
KR100664391B1 (ko) 얕은 트렌치 소자분리막의 보이드 방지 방법
KR19990081483A (ko) 반도체장치의 소자 격리 방법
KR20010008607A (ko) 반도체장치의 소자분리막 형성방법
KR100800131B1 (ko) 반도체소자의 제조방법
KR100309810B1 (ko) 반도체소자의소자분리막형성방법
TW451398B (en) Manufacturing method of trench isolator with a side extended structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address