CN110211923A - 金属互连结构及其制作方法 - Google Patents
金属互连结构及其制作方法 Download PDFInfo
- Publication number
- CN110211923A CN110211923A CN201910497416.1A CN201910497416A CN110211923A CN 110211923 A CN110211923 A CN 110211923A CN 201910497416 A CN201910497416 A CN 201910497416A CN 110211923 A CN110211923 A CN 110211923A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- metal layer
- groove
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种金属互连结构及其制作方法，所述方法包括：提供一衬底，在衬底上形成介质层与第一金属层，且介质层包围第一金属层，刻蚀介质层及其下方的部分第一金属层，以形成多个第一凹槽，且第一凹槽在第一金属层内的开口尺寸大于第一凹槽在介质层内靠近第一金属层处的开口尺寸，以及，形成第二金属层在第一凹槽内，扩大了第一凹槽在第一金属层内的开口尺寸，可以增加第二金属层与第一金属层的接触面积，从而减小第一金属层与第二金属层之间的接触电阻，提高第一金属层与第二金属层的接触性能，最终提高半导体器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种金属互连结构及其制作方法。
背景技术
金属互连结构，是半导体器件不可或缺的结构。在半导体制造过程中，形成的金属互连结构的质量对半导体器件的性能有很大影响。
随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，半导体器件的性能越来越强。然而，随着半导体尺寸的不断缩小，越来越小的互连结构中承载越来越高的电流，且互连结构的响应时间要求越来越短，传统铝互连结构已经不能满足要求。由此不断发展出新材料的互连结构，例如铜铝互连(Cu/Al)、钨铜互连(W/Cu)、钨铝互连(W/Al)等互连结构。然而新的互连结构也并非完美无缺的，也不可避免的存在各种问题。例如：在铝铜互连工艺中，由于铝的晶粒较大，表面形貌不平坦，厚度均一性差等性质，导致通过铜将铝接出时，铜和铝的接触容易出现短路或者接触电阻过大等异常情况，从而影响到器件的性能和使用寿命。
因此，希望提供一种能够减小接触电阻的金属互连结构形成方法及金属互连结构。
发明内容
基于以上所述的问题，本发明的目的在于提供一种金属互连结构及其制作方法，减小金属互连结构的接触电阻，提高半导体器件的性能。
为实现上述目的，本发明提供一种金属互连结构的制作方法，包括：
提供一衬底，在所述衬底上形成介质层与第一金属层，且所述介质层包围所述第一金属层；
刻蚀所述介质层及其下方的部分所述第一金属层，以形成多个第一凹槽，且所述第一凹槽在所述第一金属层内的开口尺寸大于所述第一凹槽在所述介质层内靠近所述第一金属层处的开口尺寸；以及，
形成第二金属层在所述第一凹槽内。
可选的，在所述金属互连结构的制作方法中，形成所述介质层与所述第一金属层的方法包括：
依次形成第一介质层与第一金属材料层在所述衬底上；
图形化所述第一金属材料层，以形成第一金属层；
形成第二介质层，所述第二介质层覆盖所述第一金属层与所述第一介质层。
可选的，在所述金属互连结构的制作方法中，在形成第一金属材料层之后，在图形化所述第一金属材料层之前，还包括：
依次形成硬掩膜层与抗反射层在所述第一金属材料层上。
可选的，在所述金属互连结构的制作方法中，刻蚀所述介质层与部分所述第一金属层，以形成多个第一凹槽的方法包括：
对所述介质层进行第一次图形化，以形成多个第二凹槽在所述介质层内；
对所述第二凹槽内的所述介质层及及其下方的部分所述第一金属层进行第二次图形化，以形成多个通孔，所述通孔的开口尺寸小于所述第二凹槽的开口尺寸，所述第二凹槽与所述通孔共同组成所述第一凹槽。
可选的，在所述金属互连结构的制作方法中，所述第一次图形化的步骤包括：
形成图形化的第一光刻胶层在所述介质层上；
以所述图形化的第一光刻胶层为掩膜，刻蚀所述介质层以形成多个第二凹槽，且所述第二凹槽未暴露出所述第一金属层；以及，
去除所述图形化的第一光刻胶层；
所述第二次图形化的步骤包括：
形成图形化的第二光刻胶层在所述介质层上，且所述图形化的第二光刻胶层暴露出部分所述第二凹槽；
以所述图形化的第二光刻胶层为掩膜，刻蚀所述介质层与部分所述第一金属层，在所述第二凹槽的底部形成通孔；以及，
去除所述图形化的第二光刻胶层。
可选的，在所述金属互连结构的制作方法中，在所述第二次图形化过程中，采用等离子体干法刻蚀的方法或者采用等离子体干法刻蚀与湿法刻蚀相结合的方法形成所述通孔，使得所述第一金属层内的所述通孔的侧壁呈向内侧弯曲的弧形。
可选的，在所述金属互连结构的制作方法中，所述第一金属层的材质包含铝，所述第二金属层的材质包含铜。
相应的，本发明还提供一种金属互连结构，包括：
衬底；
位于所述衬底上的介质层与第一金属层，所述介质层包围所述第一金属层，所述介质层及其下方的部分所述第一金属层内形成有多个第一凹槽，且所述第一凹槽在所述第一金属层内的开口尺寸大于所述第一凹槽在所述介质层内靠近所述第一金属层处的开口尺寸；以及，
第二金属层，位于所述第一凹槽内。
可选的，在所述金属互连结构中，所述第一凹槽包含第二凹槽与位于所述第二凹槽底部的通孔，所述第二凹槽形成于所述介质层内，所述通孔形成于所述介质层及其下方的部分所述第一金属层内，且位于所述第一金属层内的所述通孔的侧壁呈向内侧弯曲的弧形。
可选的，所述第一金属层的材质包含铝，所述第二金属层的材质包含铜。
与现有技术相比，本发明提供的金属互连结构及其制作方法中，在介质层及其下方的部分第一金属层内形成第一凹槽，所述第一凹槽在所述第一金属层内的开口尺寸大于所述第一凹槽在所述介质层内靠近所述第一金属层处的开口尺寸，即与现有技术相比，扩大了第一凹槽在第一金属层内的开口尺寸，在所述第一凹槽内形成第二金属层之后，可以增加第二金属层与第一金属层的接触面积，从而减小第一金属层与第二金属层之间的接触电阻，提高第一金属层与第二金属层的接触性能，最终提高半导体器件的性能。
附图说明
图1为本发明一实施例所提供的金属互连结构的制作方法的流程图。
图2～6为本发明一实施例所提供的金属互连结构的制作方法的各步骤结构示意图。
具体实施方式
基于上述问题，本发明提供一种金属互连结构的制作方法，包括：提供一衬底，在所述衬底上形成介质层与第一金属层，且所述介质层包围所述第一金属层；刻蚀所述介质层及其下方的部分所述第一金属层，以形成多个第一凹槽，且所述第一凹槽在所述第一金属层内的开口尺寸大于所述第一凹槽在所述介质层内靠近所述第一金属层处的开口尺寸；以及，形成第二金属层在所述第一凹槽内。
相应的，本发明还提供一种金属互连结构，包括：衬底；位于所述衬底上的介质层与第一金属层，所述介质层包围所述第一金属层，所述介质层及其下方的部分所述第一金属层内形成有多个第一凹槽，且所述第一凹槽在所述第一金属层内的开口尺寸大于所述第一凹槽在所述介质层内靠近所述第一金属层处的开口尺寸；以及，第二金属层，位于所述第一凹槽内。
在本发明提供的金属互连结构及其制作方法中，在介质层及其下方的部分第一金属层内形成第一凹槽，所述第一凹槽在所述第一金属层内的开口尺寸大于所述第一凹槽在所述介质层内靠近所述第一金属层处的开口尺寸，即与现有技术相比，扩大了第一凹槽在第一金属层内的开口尺寸，在所述第一凹槽内形成第二金属层之后，可以增加第二金属层与第一金属层的接触面积，从而减小第一金属层与第二金属层之间的接触电阻，提高第一金属层与第二金属层的接触性能，最终提高半导体器件的性能。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图1为本发明一实施例所提供的金属互连结构的制作方法的流程图。图2～6为本发明一实施例所提供的金属互连结构的制作方法的各步骤结构示意图。以下结合附图1与附图2～6对本实施例中金属互连结构的制作方法的各个步骤进行详细说明。
在步骤S100中，请参考图1与图3所示，提供一衬底10，在所述衬底10上形成介质层11与第一金属层12，且所述介质层11包围所述第一金属层12。
所述衬底10的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述衬底10的材料优选为单晶硅(Si)。
具体的，请参考图2所示，首先在所述衬底100上形成第一介质层11a，接着，在所述第一介质层11a上形成第一金属材料层(未图示)。本实施例中，可以采用化学气相沉积的方法形成所述第一介质层11a，所述第一介质层11a的材质包含但不限于氧化硅、氮化硅或氮氧化硅等，本实施例中，所述第一介质层11a的材质优选为氧化硅。所述第一金属材料层的材质包含但不限于铝，例如可以采用溅射的方法形成。
本实施例中，在形成所述第一金属材料层之后，还包括在所述第一金属材料层上依次形成硬掩膜材料层与抗反射材料层，然后在所述抗反射材料层上形成第三光刻胶层，接着对所述第三光刻胶层进行曝光与显影，形成图形化的第三光刻胶层，以图形化的第三光刻胶层为掩膜，依次对所述抗反射材料层、硬掩膜材料层以及第一金属材料层进行刻蚀，至暴露出所述第一介质层11a，最终形成第一金属层12、硬掩膜层13以及抗反射层14，并去除图形化的第三光刻胶层，如图2所示。当然，在其他实施例中，也可以在形成所述第一金属材料层之后，直接图形化形成第一金属层12。
在本实施例中，形成所述第一金属层12、硬掩膜层13以及抗反射层14之后，还包括形成绝缘层15，所述绝缘层15覆盖所述第一金属层12、硬掩膜层13、抗反射层14以及第一介质层11a。
接着，请参考图3所示，形成第二介质层11b，所述第二介质层11b覆盖所述绝缘层15。本实施例中，所述第二介质层11b的材质包含但不限于氧化硅、氮化硅或氮氧化硅等，本实施例中，所述第二介质层11b的材质优选为氧化硅，例如可以采用化学气相沉积的方法形成。在其他实施例中，可以直接在所述第一金属层12上形成第二介质层11b，所述第二介质层11b覆盖所述第一介质层11a与所述第一金属层12。本发明对此不作限定。
在步骤S200中，请参考图1与图5所示，刻蚀所述介质层11及其下方的部分所述第一金属层12，以形成多个第一凹槽16，且所述第一凹槽16在所述第一金属层12内的开口尺寸大于所述第一凹槽16在所述介质层11内靠近所述第一金属层12处的开口尺寸。
首先，请参考图4所示，对所述介质层11进行第一次图形化，以形成多个第二凹槽16a在所述介质层11内。
具体的，在所述第二介质层11b上形成第一光刻胶层(未图示)，接着对所述第一光刻胶层进行曝光与显影，形成图形化的第一光刻胶层，以图形化的第一光刻胶层为掩膜，对所述第二介质层11b进行刻蚀，形成位于所述第二介质层11b内的多个第二凹槽16a，所述第二凹槽16a未暴露出所述第一金属层12。最后去除所述图形化的第一光刻胶层。
接着，请参考图5所示，对所述第二凹槽16a内的所述介质层11及其下方的部分所述第一金属层12进行第二次图形化，以形成多个通孔16b，所述通孔16b的开口尺寸小于所述第二凹槽16a的开口尺寸，所述第二凹槽16a与所述通孔16b共同组成所述第一凹槽16。
具体的，形成第二光刻胶层(未图示)，所述第二光刻胶层覆盖所述介质层11以及所述第二凹槽16a。接着，对所述第二光刻胶层进行曝光与显影，形成图形化的第二光刻胶层，且所述图形化的第二光刻胶层暴露出部分所述第二凹槽16a。以图形化的第二光刻胶层为掩膜，对暴露出的所述第二凹槽16a内的所述第二介质层11b进行刻蚀，至暴露出所述第一金属层12，接着，继续对暴露出的所述第一金属层12进行刻蚀，以在所述第二凹槽16a的底部形成通孔16b。
可以采用等离子体干法刻蚀的方法形成所述通孔16b。如上所述，当形成有硬掩膜层13时，采用等离子体干法刻蚀的方法依次对所述第二介质层11b、绝缘层15、抗反射层14、硬掩膜层13以及部分第一金属层12进行刻蚀以形成所述通孔16b。在部分所述硬掩膜层13被刻蚀之后，等离子体通过所述硬掩膜层13的缺口进入所述第一金属层12内，对所述第一金属层12进行刻蚀，等离子体的相互碰撞及未被刻蚀的所述硬掩膜层13的反射，使得所述第一金属层12被侧向刻蚀，从而使得所述第一金属层12内的所述通孔16b的侧壁呈弧形，所述弧形向所述通孔16b的内侧弯曲，即所述通孔16b在所述第一金属层12内的开口尺寸大于所述通孔16b在所述第二介质层11b内的开口尺寸。
当没有形成所述硬掩膜层13时，采用等离子体干法刻蚀与湿法刻蚀相结合的方法进行刻蚀。例如：采用等离子体干法刻蚀对所述第二介质层11b进行刻蚀，至暴露出所述第一金属层12，接着采用湿法刻蚀对所述第一金属层12进行刻蚀，由于湿法刻蚀的各向同性，会导致第一金属层12的侧向刻蚀，使得所述第一金属层12内的所述通孔16b的侧壁呈弧形，所述弧形向所述通孔16b的内侧弯曲，即所述通孔16b在所述第一金属层12内的开口尺寸大于所述通孔16b在所述第二介质层11b内的开口尺寸。
所述通孔16b的开口尺寸小于所述第二凹槽16a的开口尺寸，所述通孔16b在所述第一金属层12内的开口尺寸大于所述通孔16b在所述介质层11内的开口尺寸，亦即所述第一凹槽16具有三个开口尺寸，位于所述介质层11内远离所述第一金属层12处的第一开口尺寸，位于所述介质层11内靠近所述第一金属层12的第二开口尺寸，以及位于所述第一金属层12内的第三开口尺寸。所述第一开口尺寸大于所述第二开口尺寸与所述第三开口尺寸，所述第三开口尺寸大于所述第二开口尺寸。
在步骤S300中，请参考图1与图6所示，形成第二金属层17在所述第一凹槽16内。
首先，在形成所述金属层17之前，在所述第一凹槽16的侧壁及底部形成阻挡层(未图示)。所述阻挡层覆盖所述第一凹槽16的侧壁及底部。
接着，在所述第一凹槽16的侧壁及底部形成种子层(未图示)，所述种子层覆盖所述第一凹槽16的侧壁及底部，并覆盖所述阻挡层。
由于所述第一金属层12内的所述通孔16b的侧壁呈弧形，在形成所述阻挡层与所述种子层的过程中，需要调整工艺条件使得所述阻挡层与所述种子层能够填充至所述通孔16b的弧形内表面。本实施例中，可以调整沉积的次数以及材料浓度以填充至弧形内表面，例如：进行两次沉积，两次沉积采用不同的浓度，使得第一次沉积的溅射能力大，第二次沉积的溅射能力小，从而使得所述阻挡层与所述种子层完全填充于所述第一凹槽11的侧壁及底部。
最后，在所述第一凹槽16内形成第二金属层17。本实施中，可以采用电镀的方法形成所述第二金属层17，所述第二金属层17填满所述第一凹槽16，并覆盖所述种子层。由于所述第一凹槽16在所述第一金属层12内的开口尺寸大于所述第一凹槽16在靠近所述第一金属层12的介质层11内的开口尺寸，即增大了所述第一凹槽16在所述第一金属层12内的开口尺寸，在形成第二金属层17时可以增加第一金属层12与第二金属层17之间的接触面积，从而减小第一金属层与第二金属层之间的接触电阻，提高第一金属层与第二金属层的接触性能，最终提高半导体器件的性能。最后，对所述第二金属层17进行平坦化，至暴露出所述介质层11，形成如图6所示的结构。
本实施例中，所述阻挡层的材质包含但不限于钛或氮化钛，所述第二金属层17的材质包含但不限于铜，当所述第二金属层17的材质为铜时，所述种子层为铜种子层。
本实施例所提供的金属互连结构的制作方法中，在介质层11及其下方的部分第一金属层12内形成第一凹槽16，所述第一凹槽16在所述第一金属层12内的开口尺寸大于所述第一凹槽16在所述介质层11内靠近所述第一金属层12处的开口尺寸，即与现有技术相比，扩大了第一凹槽16在第一金属层11内的开口尺寸，在所述第一凹槽16内形成第二金属层17之后，可以增加第二金属层17与第一金属层12的接触面积，从而减小第一金属层12与第二金属层17之间的接触电阻，提高第一金属层12与第二金属层17的接触性能，最终提高半导体器件的性能。
相应的，本发明还提供一种金属互连结构，采用如上所述的金属互连结构的制作方法制作而成。请参考图6所示，所述金属互连结构包括：
衬底10；
位于所述衬底10上的介质层11与第一金属层12，所述介质层11包围所述第一金属层12，所述介质层11及其下方的部分所述第一金属层12内形成有多个第一凹槽16，且所述第一凹槽16在所述第一金属层12内的开口尺寸大于所述第一凹槽16在所述介质层11内靠近所述第一金属层12处的开口尺寸；以及，
第二金属层17，位于所述第一凹槽16内。
优选的，所述介质层11包含第一介质层11a与第二介质层11b，所述第一介质层11a位于所述衬底10之上，所述第一金属层12位于所述第一介质层11a之上，所述第二介质层11b覆盖所述第一介质层11a与所述第一金属层12。
优选的，所述第一凹槽16包含第二凹槽16a与位于所述第二凹槽16a底部的通孔16b，所述第二凹槽16a形成于所述第二介质层11b内，所述通孔16b形成于所述第二介质层11b与部分所述第一金属层12内，且位于所述第一金属层12内的所述通孔16b的侧壁呈向内侧弯曲的弧形。
优选的，所述第一金属层12的材质包含铝，所述第二金属层17的材质包含铜。
由于所述第一凹槽16在所述第一金属层12内的开口尺寸大于所述第一凹槽16在所述介质层11内靠近所述第一金属层12处的开口尺寸，即与现有技术相比，扩大了第一凹槽16在第一金属层11内的开口尺寸，在所述第一凹槽16内形成第二金属层17之后，可以增加第二金属层17与第一金属层12的接触面积，从而减小第一金属层12与第二金属层17之间的接触电阻，提高第一金属层12与第二金属层17的接触性能，最终提高半导体器件的性能。
综上所述，本发明提供的金属互连结构及其制作方法中，在介质层及其下方的部分第一金属层内形成第一凹槽，所述第一凹槽在所述第一金属层内的开口尺寸大于所述第一凹槽在所述介质层内靠近所述第一金属层处的开口尺寸，即与现有技术相比，扩大了第一凹槽在第一金属层内的开口尺寸，在所述第一凹槽内形成第二金属层之后，可以增加第二金属层与第一金属层的接触面积，从而减小第一金属层与第二金属层之间的接触电阻，提高第一金属层与第二金属层的接触性能，最终提高半导体器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种金属互连结构的制作方法，其特征在于，包括：
提供一衬底，在所述衬底上形成介质层与第一金属层，且所述介质层包围所述第一金属层；
刻蚀所述介质层及其下方的部分所述第一金属层，以形成多个第一凹槽，且所述第一凹槽在所述第一金属层内的开口尺寸大于所述第一凹槽在所述介质层内靠近所述第一金属层处的开口尺寸；以及，
形成第二金属层在所述第一凹槽内。
2.如权利要求1所述的金属互连结构的制作方法，其特征在于，形成所述介质层与所述第一金属层的方法包括：
依次形成第一介质层与第一金属材料层在所述衬底上；
图形化所述第一金属材料层，以形成第一金属层；
形成第二介质层，所述第二介质层覆盖所述第一金属层与所述第一介质层。
3.如权利要求1所述的金属互连结构的制作方法，其特征在于，在形成第一金属材料层之后，在图形化所述第一金属材料层之前，还包括：
依次形成硬掩膜层与抗反射层在所述第一金属材料层上。
4.如权利要求1所述的金属互连结构的制作方法，其特征在于，刻蚀所述介质层与部分所述第一金属层，以形成多个第一凹槽的方法包括：
对所述介质层进行第一次图形化，以形成多个第二凹槽在所述介质层内；
对所述第二凹槽内的所述介质层及其下方的部分所述第一金属层进行第二次图形化，以形成多个通孔，所述通孔的开口尺寸小于所述第二凹槽的开口尺寸，所述第二凹槽与所述通孔共同组成所述第一凹槽。
5.如权利要求4所述的金属互连结构的制作方法，其特征在于，所述第一次图形化的步骤包括：
形成图形化的第一光刻胶层在所述介质层上；
以所述图形化的第一光刻胶层为掩膜，刻蚀所述介质层以形成多个第二凹槽，且所述第二凹槽未暴露出所述第一金属层；以及，
去除所述图形化的第一光刻胶层；
所述第二次图形化的步骤包括：
形成图形化的第二光刻胶层在所述介质层上，且所述图形化的第二光刻胶层暴露出部分所述第二凹槽；
以所述图形化的第二光刻胶层为掩膜，刻蚀所述介质层与部分所述第一金属层，在所述第二凹槽的底部形成通孔；以及，
去除所述图形化的第二光刻胶层。
6.如权利要求5所述的金属互连结构的制作方法，其特征在于，在所述第二次图形化过程中，采用等离子体干法刻蚀的方法或者采用等离子体干法刻蚀与湿法刻蚀相结合的方法形成所述通孔，使得所述第一金属层内的所述通孔的侧壁呈向内侧弯曲的弧形。
7.如权利要求1～6中任一项所述的金属互连结构的制作方法，其特征在于，所述第一金属层的材质包含铝，所述第二金属层的材质包含铜。
8.一种金属互连结构，其特征在于，包括：
衬底；
位于所述衬底上的介质层与第一金属层，所述介质层包围所述第一金属层，所述介质层及其下方的部分所述第一金属层内形成有多个第一凹槽，且所述第一凹槽在所述第一金属层内的开口尺寸大于所述第一凹槽在所述介质层内靠近所述第一金属层处的开口尺寸；以及，
第二金属层，位于所述第一凹槽内。
9.如权利要求8所述的金属互连结构，其特征在于，所述第一凹槽包含第二凹槽与位于所述第二凹槽底部的通孔，所述第二凹槽形成于所述介质层内，所述通孔形成于所述介质层及其下方的部分所述第一金属层内，且位于所述第一金属层内的所述通孔的侧壁呈向内侧弯曲的弧形。
10.如权利要求8所述的金属互连结构，其特征在于，所述第一金属层的材质包含铝，所述第二金属层的材质包含铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910497416.1A CN110211923A (zh) | 2019-06-10 | 2019-06-10 | 金属互连结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910497416.1A CN110211923A (zh) | 2019-06-10 | 2019-06-10 | 金属互连结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110211923A true CN110211923A (zh) | 2019-09-06 |
Family
ID=67791808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910497416.1A Pending CN110211923A (zh) | 2019-06-10 | 2019-06-10 | 金属互连结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110211923A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110797301A (zh) * | 2019-11-06 | 2020-02-14 | 武汉新芯集成电路制造有限公司 | 一种键合孔的形成方法 |
| CN112563208A (zh) * | 2019-09-26 | 2021-03-26 | 长鑫存储技术有限公司 | 半导体存储器及其制备方法 |
| CN115662949A (zh) * | 2022-12-28 | 2023-01-31 | 广州粤芯半导体技术有限公司 | 一种半导体结构及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104835780A (zh) * | 2014-02-07 | 2015-08-12 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
-
2019
- 2019-06-10 CN CN201910497416.1A patent/CN110211923A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104835780A (zh) * | 2014-02-07 | 2015-08-12 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112563208A (zh) * | 2019-09-26 | 2021-03-26 | 长鑫存储技术有限公司 | 半导体存储器及其制备方法 |
| CN110797301A (zh) * | 2019-11-06 | 2020-02-14 | 武汉新芯集成电路制造有限公司 | 一种键合孔的形成方法 |
| CN115662949A (zh) * | 2022-12-28 | 2023-01-31 | 广州粤芯半导体技术有限公司 | 一种半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9768031B2 (en) | Semiconductor device manufacturing methods | |
| US20200126913A1 (en) | Method of Preventing Pattern Collapse | |
| CN110211923A (zh) | 金属互连结构及其制作方法 | |
| US7863180B2 (en) | Through substrate via including variable sidewall profile | |
| TW201501210A (zh) | 包含接觸結構與形成於接觸蝕刻停止層之側壁上之保護層的半導體設備 | |
| CN107017206B (zh) | 半导体装置及制造方法 | |
| TWI811657B (zh) | 半導體元件及其形成方法 | |
| CN109216165A (zh) | 多重图形及半导体器件的制造方法 | |
| CN107039335A (zh) | 半导体结构的形成方法 | |
| CN102299096B (zh) | 半导体器件的接触的制造方法及具有该接触的半导体器件 | |
| CN108831859A (zh) | 通孔的制造方法 | |
| CN109559978B (zh) | 半导体结构及其形成方法 | |
| CN104752321B (zh) | 半导体器件的制造方法 | |
| TWI704598B (zh) | 形成深溝渠於半導體基板內的方法及深溝渠隔離結構 | |
| CN218333793U (zh) | 半导体结构及半导体装置 | |
| US7297636B1 (en) | Methods for fabricating device features having small dimensions | |
| CN112349588A (zh) | 半导体结构的形成方法、晶体管 | |
| CN109087886B (zh) | 金属互连结构及其制作方法 | |
| US9941204B2 (en) | III-V compatible anti-fuses | |
| CN112349652A (zh) | 半导体结构及其形成方法 | |
| CN106298635B (zh) | 半导体器件的制造方法 | |
| US20230290863A1 (en) | Semiconductor device and methods of formation | |
| TWI835167B (zh) | 積體電路裝置的形成方法及半導體裝置 | |
| CN114256136B (zh) | 接触窗结构、金属插塞及其形成方法、半导体结构 | |
| US9786596B2 (en) | Fuse formed from III-V aspect ratio structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190906 |
|
| RJ01 | Rejection of invention patent application after publication |