CN108831859A - 通孔的制造方法 - Google Patents

通孔的制造方法 Download PDF

Info

Publication number
CN108831859A
CN108831859A CN201810634871.7A CN201810634871A CN108831859A CN 108831859 A CN108831859 A CN 108831859A CN 201810634871 A CN201810634871 A CN 201810634871A CN 108831859 A CN108831859 A CN 108831859A
Authority
CN
China
Prior art keywords
hole
layer
diffusion barrier
manufacturing
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810634871.7A
Other languages
English (en)
Inventor
赵东光
占琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810634871.7A priority Critical patent/CN108831859A/zh
Publication of CN108831859A publication Critical patent/CN108831859A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种通孔的制造方法，通过增加一道通孔底部上的第一扩散阻挡层的过刻蚀以及一道第二扩散阻挡层的沉积，将去除光阻层时在通孔底部上堆积的残留物去除，并保证扩散阻挡层的整体效果，从而可以保证通孔的上下连通性，改善通孔的导通性能。

Description

通孔的制造方法
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种通孔的制造方法。
背景技术
集成电路中通常需要一层以上的金属层提供足够的互连能力，其中的多层金属层之间(例如上、下层金属层之间)的互连以及器件有源区与外界电路之间的连接均通过已填充导电材料的通孔(contact/Via，此时也称为导电插塞)实现，以完成整个集成电路中的各种信号传递功能。随着集成电路尺寸的进一步微缩，电路布线越来越复杂，为了节约通孔占用面积，目前多采用单通孔(single Via)的布线方式，但是这种方式下有个严重的问题就是其中某个通孔连通失效会导致整个集成电路失效。
目前的填充有导电材料的通孔的制造方法，通常包括以下步骤：
首先，请参考图1A，在一半导体衬底100的表面上依次形成介质层101(可以为氧化物)以及用于定义通孔图案的光阻层102，以所述光阻层102为掩膜，刻蚀所述介质层101，以在介质层101中形成通孔103；
然后，去除所述光阻层102，并在所述介质层101以及通孔103的表面上沉积一层氮化钛(TiN)105用作扩散阻挡层；
接着，通过溅射沉积等工艺在所述通孔103中填充钨(W)等导电材料，直至填满通孔103，并通过化学机械抛光(CMP)工艺对填充的导电材料的顶面进行平坦化，直至介质层101的表面，从而形成填充有导电材料的通孔，即导电插塞。
上述的制造方法中，通常将刻蚀介质层101形成通孔103以及去除光阻层102的工艺放在同一个配方体(recipe body，工艺配方中所有的参数值)里面，刻蚀介质层101形成的通孔103的侧壁会被暴露在去除光阻层102工艺的偏置功率产生的等离子体轰击(bombardment)下，进而使得侧壁上被轰击下来的介质层101材料会沉积到通孔103底部，形成残留物104，氮化钛105以及填充的钨等导电材料均直接层叠在残留物104上，残留物104的存在会增加导通电阻，甚至会造成通孔的连通失效(Via open)。
发明内容
本发明的目的在于提供一种通孔的制造方法，可以消除现有工艺中的通孔底部的残留物，改善通孔的导通性能。
为了实现上述目的，本发明提供一种通孔的制造方法，包括以下步骤：
提供半导体衬底，在所述半导体衬底的表面上依次形成用于制作通孔的通孔材料层以及图案化的光阻层；
以所述图案化的光阻层为掩膜，刻蚀所述通孔材料层至所述半导体衬底的表面，以形成通孔；
去除所述光阻层，并在所述通孔材料层和所述通孔的表面上沉积第一扩散阻挡层；
采用过刻蚀工艺刻蚀去除所述通孔的底部上的第一扩散阻挡层及所述第一扩散阻挡层下方的残留物；
形成第二扩散阻挡层，所述第二扩散阻挡层至少覆盖在剩余的第一扩散阻挡层以及所述通孔底部暴露出的半导体衬底表面上；
填充导电材料于所述通孔中。
可选地，在所述半导体衬底的表面上形成所述通孔材料层之前，先在所述半导体衬底的表面上形成刻蚀停止层。
可选地，在形成图案化的光阻层之前，先在所述通孔材料层的表面上形成硬掩膜层和抗反射层。
可选地，在刻蚀所述通孔材料层而形成所述通孔后，和/或，在去除所述光阻层之后，进行通孔测量，以确定所述第一扩散阻挡层的厚度。
可选地，根据所述第一扩散阻挡层的厚度以及所述通孔测量的结果确定所述过刻蚀工艺的工艺参数，采用所述工艺参数对所述通孔的底部上的第一扩散阻挡层进行过刻蚀。
可选地，所述过刻蚀工艺为干法刻蚀或先干法刻蚀后湿法刻蚀。
可选地，在去除所述通孔的底部上的第一扩散阻挡层后进行通孔测量，以确定所述第二扩散阻挡层的厚度。
可选地，刻蚀所述通孔材料层而形成的通孔的截面形状为上宽下窄的倒梯形或者上下宽度一致的矩形。
可选地，刻蚀所述通孔材料层而形成所述通孔之后，或者，在刻蚀去除所述通孔的底部上的第一扩散阻挡层之后，对所述通孔进行圆角化。
可选地，所述通孔材料层的材料包括二氧化硅、介电常数低于二氧化硅的低K介质、多晶硅、非晶硅、硅锗、碳硅中的至少一种。
可选地，所述导电材料包括金属、金属硅化物、石墨烯和碳纳米管中的至少一种。
可选地，填充所述导电材料于所述通孔中的步骤包括：
在所述第二扩散阻挡层的表面上沉积导电材料，直至所述导电材料填满所述通孔；
采用化学机械抛光工艺平坦化所述导电材料的顶面至所述通孔材料层的顶面。
可选地，所述通孔为用于制作栅极的栅极通孔、用于制作嵌入式源漏的源漏孔、用于与源漏极电接触的源漏极接触孔、用于与栅极电接触的栅极接触孔、用于源漏极与栅极共享的共享接触通孔或者用于电连接两层互连金属线的互连通孔。
与现有技术相比，本发明的通孔的制造方法，通过增加一道通孔底部上的第一扩散阻挡层的过刻蚀以及一道第二扩散阻挡层的沉积，将去除光阻层时在通孔底部上堆积的残留物(即第一扩散阻挡层下方覆盖的残留物)去除，并保证扩散阻挡层的整体效果，从而可以保证通孔的上下连通性，改善通孔的导通性能。本发明的通孔的制造方法适用于任何需要借助光阻层来形成通孔的工艺，例如所述通孔可以为用于与源漏极电接触的源漏极接触孔、用于源漏极与栅极共享的共享接触通孔、用于电连接两层互连金属线的互连通孔或硅穿通孔。
附图说明
图1A至图1D是现有的一种填充导电材料的通孔的制造方法中的器件剖面结构示意图；
图2是本发明具体实施例的通孔的制造方法流程图；
图3A至图3F是本发明具体实施例的通孔的制造方法中的器件剖面结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，结合附图对本发明的技术方案作详细的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图2，本发明提供一种通孔的制造方法，包括以下步骤：
S1，提供半导体衬底，在所述半导体衬底的表面上依次形成用于制作通孔的通孔材料层以及图案化的光阻层；
S2，以所述图案化的光阻层为掩膜，刻蚀所述通孔材料层至所述半导体衬底的表面，以形成通孔；
S3，去除所述光阻层，并在所述通孔材料层和所述通孔的表面上沉积第一扩散阻挡层；
S4，采用过刻蚀工艺刻蚀去除所述通孔的底部上的第一扩散阻挡层及所述第一扩散阻挡层下方的残留物；
S5，形成第二扩散阻挡层，所述第二扩散阻挡层至少覆盖在剩余的第一扩散阻挡层以及所述通孔底部暴露出的半导体衬底表面上；
S6，填充导电材料于所述通孔中。
请参图3A，在步骤S1中，提供的半导体衬底300为形成各种半导体器件提供一个载体，半导体衬底300的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)、碳硅(SiC)；也可以是绝缘体上硅(SOI)、绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。半导体衬底300中可具有前序工艺中所形成的器件结构层，例如隔离结构(可以是浅沟槽隔离结构，或本领域技术人员公知的其他用于器件隔离或有源区隔离的隔离结构)、互连金属层结构(可以是铜互连结构)、MOS晶体管等，本发明对此不作限定。在步骤S1中，首先可以采用化学气相沉积法(CVD)、等离子体增强化学气相沉积法(PECVD)或原子层沉积法(ALD)等在半导体衬底300的表面上形成刻蚀停止层(未图示)，刻蚀停止层的材料可以是如氮化硅(SiN)、碳化硅(SiC)、碳氧化硅(SiOC)或碳氮化硅(SiNC)等材料中的一种或其任意组合，刻蚀停止层可以确保其刻蚀后续的通孔材料层301而形成通孔303时能够最终停止于半导体衬底300的表面，可以防止刻蚀通孔材料层301以及继续刻蚀所述刻蚀停止层的工艺对半导体衬底300表面造成损伤。接着，可以通过化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积法(ALD)、旋涂等工艺在刻蚀停止层的表面上形成一通孔材料层301，通孔材料层301的材料可以根据待形成的通孔的用途而定，例如当待形成的通孔为硅穿通孔(包括用于制作嵌入式源漏的源漏孔)时，通孔材料层301的材料可以是多晶硅、单晶硅、非晶硅、单晶锗、硅锗或硅碳等；当所述通孔为用于与源漏极电接触的源漏极接触孔、用于源漏极与栅极共享的共享接触通孔、用于与栅极电接触的栅极接触孔或者用于电连接两层互连金属线的互连通孔时，所述通孔材料层301的材料可以是二氧化硅或介电常数低于二氧化硅的低K介质，所述低K介质例如是碳掺杂的氧化硅或氟掺杂的氧化硅(即氟硅玻璃FSG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)或黑钻石(BD，K＜3)中的一种或它们的任意组合。为了保护通孔材料层301并提高后续光阻层的图案向通孔材料层301中的转移效果，在形成光阻层之前，可以在通孔材料层301表面上依次形成硬掩膜层(未图示)和抗反射层(未图示)，硬掩膜层的材料选取与通孔材料层301具有较高的刻蚀选择比的材料，例如为氮化硅或氮氧化硅，抗反射层可以是单层结构，也可以是叠层结构(包括底部抗反射层BARC和介质抗反射层DARC)。当然，在本发明的其它实施例中，硬掩膜层和抗反射层均可以不采用，本发明对此不作限定。形成图案化的光阻层302的具体过程可以为：通过旋涂工艺在通孔材料层301上(有抗反射层时在抗反射层上)形成光阻层，然后对光阻层进行曝光和显影等工艺，形成具有通孔图案的图案化的光阻层302。图案化的光阻层302中的通孔图案可以定义一个或多个通孔。
请继续参考图3A，在步骤S2中，以所述图案化的光阻层302为掩膜，采用等离子体干法刻蚀工艺依次刻蚀抗反射层、硬掩膜层、所述通孔材料层301以及刻蚀停止层，直至暴露出所述半导体衬底300的表面，以形成通孔303。所述等离子体干法刻蚀工艺的刻蚀气体可以包括碳氟气体，例如CF4(四氟化碳)、CHF3(三氟甲烷)、CH3F、C4F8和C5F8中的一种或者几种作为反应气体，并利用氩气等惰性气体作为载气，可以提供较高的选择比和刻蚀均匀性，使得需要去除的通孔材料层301可以很快的被去除，从而形成通孔303。当然，本发明并不对具体的刻蚀温度和刻蚀气体流量进行限定，本领域技术人员通过试验即可获得经验数值。此外，通常情况下，图案化的光阻层302中的图案尺寸要大于待形成的通孔的尺寸，在本步骤中可以选用具有高的碳/氟比的刻蚀气体进行刻蚀，以产生较多的聚合物，附着在通孔303的侧壁上，进而减少通孔303侧壁的横向刻蚀，达到缩小孔径的目的。此外，形成的通孔303的截面形状可以为上宽下窄的倒梯形，也可以是上下宽度一致的矩形，优选为上宽下窄的倒梯形，以降低深宽比，有利于后续的导电材料的填充。另外，为了防止对半导体衬底300的表面造成损伤，可以进行两步不同的等离子体干法刻蚀工艺：第一步等离子体干法刻蚀工艺可以以较快的刻蚀速率以及较高的刻蚀选择比对抗反射层、硬掩膜层、所述通孔材料层301进行刻蚀，刻蚀在刻蚀停止层的表面上，由此可以节约工艺时间；第二步等离子体干法刻蚀工艺的工艺参数相对第一步等离子体干法刻蚀工艺会有所调整，使得刻蚀停止层相对半导体衬底300具有较高的刻蚀选择比，且第二步等离子体干法刻蚀工艺的刻蚀速率可以相对第一步等离子体干法刻蚀工艺慢一些，从而可以保证刻蚀能够完全停止在半导体衬底300的表面上，且尽可能地避免在半导体衬底300的表面上产生刻蚀损伤。
请参考图3B，在步骤S3中，首先，可利用氧气等离子灰化工艺去除图案化的光阻层302以及抗反射层。为了节约时间以及设备成本，所述氧气等离子灰化工艺与刻蚀所述通孔材料层301而形成通孔303的工艺在同一反应腔中进行。所述氧气等离子灰化工艺的温度是10℃～100℃。在去除图案化的光阻层302的过程中，氧等离子会因偏置功率的影响而轰击通孔303侧壁上的通孔材料层301，轰击产生的残留物304会掉落到通孔303的底部而堆积(即重新沉积)起来，这些残留物的存在会影响制作的通孔的导通性能。因此需要去除，本发明中借助第一扩散阻挡层的沉积和过刻蚀来去除通孔303底部上的残留物304，同时保护通孔303的侧壁的通孔材料层301不受影响。因此，请参考图3C，在步骤S3中，接着，可以采用溅射沉积、物理气相沉积、化学气相沉积或原子层沉积等工艺在通孔303的表面以及通孔材料层301的表面上(当有硬掩膜层时在通孔303的表面以及硬掩膜层的表面上)覆盖一第一扩散阻挡层305，第一扩散阻挡层305可以具有增强后续的第二扩散阻挡层306与通孔材料层301之间的粘附性的作用，也具有阻挡后续填充的导电材料中的物质向通孔材料层301中扩散的作用，也可以是两者作用兼具，第一扩散阻挡层305例如是氮化钛、钛、氮化钽、钽、碳化钛、钛铝和氮化钨中的至少一种。第一扩散阻挡层305的沉积厚度会影响到残留物304的去除效果以及后续的第二扩散阻挡层305的沉积厚度，因此，较佳地，在刻蚀所述通孔材料层301而形成所述通孔303后，和/或，在去除所述图案化的光阻层302之后，可以进行通孔测量(After ETCH inspection,AEI)，以确定所述第一扩散阻挡层305的较为合适的沉积厚度。
请参考图3D，在步骤S4中，采用过刻蚀工艺刻蚀去除通孔303底部上的第一扩散阻挡层305以及残留物304。所述过刻蚀工艺可以仅仅采用干法刻蚀方法对通孔303底部上的第一扩散阻挡层305以及残留物304一刻到底；也可以是先采用干法刻蚀来打开通孔303底部上的第一扩散阻挡层305，暴露出残留物304的表面，然后再采用湿法刻蚀来去除残留物304，在湿法刻蚀的期间，剩余的第一扩散阻挡层305’可以保护通孔303侧壁上的通孔材料层，进而保证通孔303的形状和尺寸符合要求。其中，所述干法刻蚀的工艺气体可以包括四氟化碳和氮气；所述湿法刻蚀所采用的化学试剂可以包括硫酸和双氧水或者DSP溶液，所述DSP溶液是指含有硫酸、双氧水和氢氟酸的混合溶液。为了提高过刻蚀工艺的效果并尽量减小对半导体衬底300以及通孔303侧壁上通孔材料层301的损伤，可以根据步骤S3中沉积的所述第一扩散阻挡层305的厚度以及步骤S3中所述的通孔测量的结果来确定所述过刻蚀工艺的工艺参数，采用所述工艺参数对所述通孔的底部上的第一扩散阻挡层305进行过刻蚀。
为了降低导通电阻，还可以通过金属硅化物的制造工艺在所述通孔303底部被剩余的第一扩散层305’暴露出的半导体衬底300的表面上形成金属硅化物。
请参考图3E，在步骤S5中，可以采用溅射沉积、物理气相沉积、化学气相沉积或原子层沉积等工艺在通孔303的表面(包括剩余的第一扩散阻挡层305’的表面以及暴露出的半导体衬底300的表面)以及通孔材料层301的表面上(当有硬掩膜层时在通孔303的表面以及硬掩膜层的表面上)覆盖第二扩散阻挡层306，第二扩散阻挡层306的主要作用是补偿在去除残留物304时造成的第一扩散阻挡层305的损失，在通孔303的侧壁和底面上形成完整的扩散阻挡膜层，以保证扩散阻挡膜层的效果。第二扩散阻挡层306的材料可以与第一扩散阻挡层305相同，也可以不同。优选地，当第一扩散阻挡层305为氮化钛或氮化钽时，第二扩散阻挡层306的材料为钛、钽或钛铝，以增强粘附性。第二扩散阻挡层306的沉积厚度会影响到导通电阻的大小，因此为了精确控制第二扩散阻挡层306在剩余的第一扩散阻挡层305’表面上的沉积厚度，可以在去除所述通孔303的底部上的第一扩散阻挡层后进行通孔测量，以确定所述第二扩散阻挡层306的厚度。
请参考图3E和3F，在步骤S6中，首先，可以采用电镀、溅射沉积、真空蒸镀、化学气相沉积、涂覆沉积等工艺在第二扩散阻挡层306的表面上覆盖导电材料307，直至导电材料307填满所述通孔303，所述导电材料307的选材需要根据所述通孔的用途来选择，当用于制作栅极时，所述导电材料307可以包括金属和金属硅化物，当用于与源漏极电接触的源漏极接触孔、用于与栅极电接触的栅极接触孔、用于源漏极与栅极共享的共享接触通孔或者用于电连接两层互连金属线的互连通孔时，所述导电材料307可以包括金属(例如是CoWP、镍Ni、钨W、铝Al、钴Co和铜Cu中的至少一种)、金属硅化物、石墨烯和碳纳米管中的至少一种。接着，可以采用化学机械抛光工艺对填充的导电材料307的顶面进行平坦化，直至去除通孔材料层301上方的部分，从而形成所需的填充有导电材料的通孔。此外，为了尽量减少导电材料307填充空洞的问题，刻蚀所述通孔材料层301而形成所述通孔303之后，或者，在刻蚀去除所述通孔303的底部上的第一扩散阻挡层305之后，对所述通孔303进行圆角化，以提高第二扩散阻挡层306的台阶覆盖性能，并有利于导电材料307的填充。
综上所述，本发明的通孔的制造方法，通过增加一道通孔底部上的第一扩散阻挡层的过刻蚀以及一道第二扩散阻挡层的沉积，将去除光阻层时在通孔底部上堆积的残留物去除，并保证扩散阻挡层的整体效果，从而可以保证通孔的上下连通性，改善通孔的导通性能。本发明的通孔的制造方法适用于任何需要借助光阻层来形成通孔的工艺，例如用于与源漏极电接触的源漏极接触孔的制造工艺、用于源漏极与栅极共享的共享接触通孔的制造工艺、用于电连接两层互连金属线的互连通孔的制造工艺或者一些硅穿通孔的制造工艺。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (13)

1.一种通孔的制造方法，其特征在于，包括以下步骤：
提供半导体衬底，在所述半导体衬底的表面上依次形成用于制作通孔的通孔材料层以及图案化的光阻层；
以所述图案化的光阻层为掩膜，刻蚀所述通孔材料层至所述半导体衬底的表面，以形成通孔；
去除所述光阻层，并在所述通孔材料层和所述通孔的表面上沉积第一扩散阻挡层；
采用过刻蚀工艺刻蚀去除所述通孔的底部上的第一扩散阻挡层及所述第一扩散阻挡层下方的残留物；
形成第二扩散阻挡层，所述第二扩散阻挡层至少覆盖在剩余的第一扩散阻挡层以及所述通孔底部暴露出的半导体衬底表面上；
填充导电材料于所述通孔中。
2.如权利要求1所述的通孔的制造方法，其特征在于，在所述半导体衬底的表面上形成所述通孔材料层之前，先在所述半导体衬底的表面上形成刻蚀停止层。
3.如权利要求1所述的通孔的制造方法，其特征在于，在形成图案化的光阻层之前，先在所述通孔材料层的表面上形成硬掩膜层和抗反射层。
4.如权利要求1所述的通孔的制造方法，其特征在于，在刻蚀所述通孔材料层而形成所述通孔后，和/或，在去除所述光阻层之后，进行通孔测量，以确定所述第一扩散阻挡层的厚度。
5.如权利要求4所述的通孔的制造方法，其特征在于，根据所述第一扩散阻挡层的厚度以及所述通孔测量的结果确定所述过刻蚀工艺的工艺参数，采用所述工艺参数对所述通孔的底部上的第一扩散阻挡层进行过刻蚀。
6.如权利要求5所述的通孔的制造方法，其特征在于，所述过刻蚀工艺为干法刻蚀或先干法刻蚀后湿法刻蚀。
7.如权利要求1所述的通孔的制造方法，其特征在于，在去除所述通孔的底部上的第一扩散阻挡层后进行通孔测量，以确定所述第二扩散阻挡层的厚度。
8.如权利要求1所述的通孔的制造方法，其特征在于，刻蚀所述通孔材料层而形成的通孔的截面形状为上宽下窄的倒梯形或者上下宽度一致的矩形。
9.如权利要求1所述的通孔的制造方法，其特征在于，刻蚀所述通孔材料层而形成所述通孔之后，或者，在刻蚀去除所述通孔的底部上的第一扩散阻挡层之后，对所述通孔进行圆角化。
10.如权利要求1所述的通孔的制造方法，其特征在于，所述通孔材料层的材料包括二氧化硅、介电常数低于二氧化硅的低K介质、多晶硅、非晶硅、硅锗、碳硅中的至少一种。
11.如权利要求1所述的通孔的制造方法，其特征在于，所述导电材料包括金属、金属硅化物、石墨烯和碳纳米管中的至少一种。
12.如权利要求1所述的通孔的制造方法，其特征在于，填充所述导电材料于所述通孔中的步骤包括：
在所述第二扩散阻挡层的表面上沉积导电材料，直至所述导电材料填满所述通孔；
采用化学机械抛光工艺平坦化所述导电材料的顶面至所述通孔材料层的顶面。
13.如权利要求1所述的通孔的制造方法，其特征在于，所述通孔为用于与源漏极电接触的源漏极接触孔、用于与栅极电接触的栅极接触孔、用于源漏极与栅极共享的共享接触通孔、用于电连接两层互连金属线的互连通孔或硅穿通孔。
CN201810634871.7A 2018-06-15 2018-06-15 通孔的制造方法 Pending CN108831859A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810634871.7A CN108831859A (zh) 2018-06-15 2018-06-15 通孔的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810634871.7A CN108831859A (zh) 2018-06-15 2018-06-15 通孔的制造方法

Publications (1)

Publication Number Publication Date
CN108831859A true CN108831859A (zh) 2018-11-16

Family

ID=64142627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810634871.7A Pending CN108831859A (zh) 2018-06-15 2018-06-15 通孔的制造方法

Country Status (1)

Country Link
CN (1) CN108831859A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860037A (zh) * 2019-01-18 2019-06-07 长江存储科技有限责任公司 3d nand存储器的阵列共源极的形成方法
US20220077297A1 (en) * 2020-09-09 2022-03-10 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof
WO2022095433A1 (zh) * 2020-11-04 2022-05-12 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
WO2023201887A1 (zh) * 2022-04-22 2023-10-26 上海积塔半导体有限公司 屏蔽栅沟槽型场效应晶体管的制备方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5660682A (en) * 1996-03-14 1997-08-26 Lsi Logic Corporation Plasma clean with hydrogen gas
WO1997049122A1 (en) * 1996-06-19 1997-12-24 Technische Universiteit Delft Method for cleaning a hole
US20030073314A1 (en) * 2001-10-11 2003-04-17 Epion Corporation GCIB processing to improve interconnection vias and improved interconnection via
WO2006055460A2 (en) * 2004-11-16 2006-05-26 Applied Materials, Inc. Post-etch treatment to remove residues
US7470631B1 (en) * 1998-03-05 2008-12-30 Micron Technology, Inc. Methods for fabricating residue-free contact openings
CN101692437A (zh) * 2009-10-15 2010-04-07 复旦大学 一种选择性淀积铜互连扩散阻挡层的方法
CN102184863A (zh) * 2011-04-08 2011-09-14 昆山华太电子科技有限公司 基于自对准硅化物和钨塞结构的rfldmos及其制备方法
CN102437097A (zh) * 2011-09-08 2012-05-02 上海华力微电子有限公司 一种新的接触孔的制造方法
EP1233448B1 (en) * 2001-02-14 2012-05-30 Texas Instruments Inc. Reliable interconnects with low via/contact resistance
CN102569144A (zh) * 2010-12-22 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种通孔刻蚀方法
CN103681462A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104377169A (zh) * 2013-08-13 2015-02-25 格罗方德半导体公司 栅极先制的高介电常数金属栅极方法所形成的全硅化栅极
CN107644842A (zh) * 2017-10-23 2018-01-30 上海华虹宏力半导体制造有限公司 通孔的制造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5660682A (en) * 1996-03-14 1997-08-26 Lsi Logic Corporation Plasma clean with hydrogen gas
WO1997049122A1 (en) * 1996-06-19 1997-12-24 Technische Universiteit Delft Method for cleaning a hole
US7470631B1 (en) * 1998-03-05 2008-12-30 Micron Technology, Inc. Methods for fabricating residue-free contact openings
EP1233448B1 (en) * 2001-02-14 2012-05-30 Texas Instruments Inc. Reliable interconnects with low via/contact resistance
US20030073314A1 (en) * 2001-10-11 2003-04-17 Epion Corporation GCIB processing to improve interconnection vias and improved interconnection via
WO2006055460A2 (en) * 2004-11-16 2006-05-26 Applied Materials, Inc. Post-etch treatment to remove residues
CN101692437A (zh) * 2009-10-15 2010-04-07 复旦大学 一种选择性淀积铜互连扩散阻挡层的方法
CN102569144A (zh) * 2010-12-22 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种通孔刻蚀方法
CN102184863A (zh) * 2011-04-08 2011-09-14 昆山华太电子科技有限公司 基于自对准硅化物和钨塞结构的rfldmos及其制备方法
CN102437097A (zh) * 2011-09-08 2012-05-02 上海华力微电子有限公司 一种新的接触孔的制造方法
CN103681462A (zh) * 2012-09-12 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104377169A (zh) * 2013-08-13 2015-02-25 格罗方德半导体公司 栅极先制的高介电常数金属栅极方法所形成的全硅化栅极
CN107644842A (zh) * 2017-10-23 2018-01-30 上海华虹宏力半导体制造有限公司 通孔的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860037A (zh) * 2019-01-18 2019-06-07 长江存储科技有限责任公司 3d nand存储器的阵列共源极的形成方法
US20220077297A1 (en) * 2020-09-09 2022-03-10 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof
US11742406B2 (en) * 2020-09-09 2023-08-29 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and fabrication method thereof
WO2022095433A1 (zh) * 2020-11-04 2022-05-12 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
WO2023201887A1 (zh) * 2022-04-22 2023-10-26 上海积塔半导体有限公司 屏蔽栅沟槽型场效应晶体管的制备方法

Similar Documents

Publication Publication Date Title
US20220208749A1 (en) Semiconductor devices and methods of manufacture thereof
US10867921B2 (en) Semiconductor structure with tapered conductor
US7193327B2 (en) Barrier structure for semiconductor devices
KR101202800B1 (ko) 듀얼 다마신 공정을 사용하는 미세 전자 소자의 배선 제조방법
US7871923B2 (en) Self-aligned air-gap in interconnect structures
TWI557809B (zh) 包含接觸結構與形成於接觸蝕刻停止層之側壁上之保護層的半導體設備以及製造半導體裝置的方法
CN101847597B (zh) 集成电路结构
US20060019485A1 (en) Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them
CN108831859A (zh) 通孔的制造方法
US11594419B2 (en) Reduction of line wiggling
KR20180033483A (ko) 반도체 디바이스용 인터커넥트 구조
TW202145392A (zh) 半導體結構
KR20190024540A (ko) 라인 위글을 감소시키기 위한 에칭
KR102216291B1 (ko) 초전도 상호 접속 구조에서 저항성 엘리먼트를 형성하기 위한 방법
US8293638B2 (en) Method of fabricating damascene structures
CN108321083A (zh) 半导体结构及其形成方法
US11114338B2 (en) Fully aligned via in ground rule region
US20200043851A1 (en) Interconnect Structure for Semiconductor Devices
TW202145482A (zh) 電路
CN109755175B (zh) 互连结构及其形成方法
US7439177B2 (en) Method of manufacturing semiconductor device for improving contact hole filling characteristics while reducing parasitic capacitance of inter-metal dielectric
US7326632B2 (en) Method for fabricating metal wirings of semiconductor device
CN113644025A (zh) 一种通孔填充方法和通孔

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181116

RJ01 Rejection of invention patent application after publication