CN113363227B - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN113363227B
CN113363227B CN202010274214.3A CN202010274214A CN113363227B CN 113363227 B CN113363227 B CN 113363227B CN 202010274214 A CN202010274214 A CN 202010274214A CN 113363227 B CN113363227 B CN 113363227B
Authority
CN
China
Prior art keywords
layer
substrate
dielectric layer
liner
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010274214.3A
Other languages
English (en)
Other versions
CN113363227A (zh
Inventor
施信益
黄圣富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN113363227A publication Critical patent/CN113363227A/zh
Application granted granted Critical
Publication of CN113363227B publication Critical patent/CN113363227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体结构及其制造方法。所述半导体结构包括第一与第二衬底、第一与第二组件结构层、第一与第二介电层、硅穿孔结构、连接垫及第一与第二衬层。第一组件结构层位于第一与第二衬底之间。第二组件结构层位于第二衬底与第一组件结构层之间。第一介电层位于第一与第二组件结构层之间。第二介电层位于第二衬底上。硅穿孔结构位于第二介电层、第二衬底、第二组件结构层与第一介电层中。连接垫位于第二介电层的表面处且与硅穿孔结构连接。第一衬层位于硅穿孔结构与第二介电层、第二衬底及第二组件结构层之间。第二衬层位于硅穿孔结构的上部与第二介电层及部分第二衬底之间。

Description

半导体结构及其制造方法
技术领域
本发明涉及一种半导体结构及其制造方法。
背景技术
随着电路设计复杂度及半导体工艺的快速发展，近来集成电路(integratedcircuit，IC)已发展至三维(3D)电路的连接方式，其可减少电路径的长度而降低RC延迟，使得电路效能增加。硅穿孔(through-silicon Via，TSV)结构为一种三维电路的连接方式，其贯穿各硅衬底以在各硅衬底之间作为垂直导通结构。
一般来说，在形成硅穿孔结构时，会先形成贯穿位于上方的硅衬底的开孔。然后，于开孔的侧壁上形成绝缘层来作为衬层。接着，移除开孔的底部处的绝缘层，以暴露出位于下方的硅衬底上的导电区(例如连接垫)。之后，于开孔中形成导电层。然而，在移除开孔的底部处的绝缘层时，往往会对开孔的顶部处(例如开孔的顶部角落处)的衬层造成损坏，甚至将开孔的顶部处的衬层移除，因而对硅穿孔结构的电性造成影响。
发明内容
本发明是针对一种半导体结构，其中硅穿孔结构的上部周围设置有足够厚度的衬层。
本发明是针对一种半导体结构的制造方法，其用以制造上述的半导体结构。
本发明的半导体结构包括第一衬底、第二衬底、第一组件结构层、第二组件结构层、第一介电层、第二介电层、硅穿孔结构、连接垫、第一衬层以及第二衬层。所述第二衬底设置于所述第一衬底上。所述第一组件结构层设置于所述第一衬底与所述第二衬底之间。所述第二组件结构层设置于所述第二衬底与所述第一组件结构层之间。所述第一介电层设置于所述第一组件结构层与所述第二组件结构层之间。所述第二介电层设置于所述第二衬底上。所述硅穿孔结构设置于所述第二介电层、所述第二衬底、所述第二组件结构层与所述第一介电层中，且与所述第一组件结构层电性连接。所述连接垫设置于所述第二介电层的表面处，且与所述硅穿孔结构连接。所述第一衬层至少设置于所述硅穿孔结构与所述第二介电层、所述第二衬底以及所述第二组件结构层之间。所述第二衬层设置于所述第一衬层上，且位于所述硅穿孔结构的上部与所述第二介电层以及部分所述第二衬底之间。
在本发明的半导体结构的一实施例中，所述第二衬层自所述第二介电层延伸至与所述第二衬底部分重叠。
在本发明的半导体结构的一实施例中，所述第一衬层延伸至所述第一介电层中。
在本发明的半导体结构的一实施例中，所述第一衬层的材料与所述第二衬层的材料相同。
在本发明的半导体结构的一实施例中，所述第一衬层的材料与所述第二衬层的材料不同。
本发明的半导体结构的制造方法包括以下步骤：提供第一衬底，其中所述第一衬底上已形成有第一组件结构层；提供第二衬底，其中所述第二衬底上已形成有第二组件结构层；通过第一介电层，以所述第一组件结构层与所述第二组件结构层彼此面对的方式接合所述第一衬底与所述第二衬底；于所述第二衬底上形成第二介电层；所述第二介电层、所述第二衬底、所述第二组件结构层与所述第一介电层中形成硅穿孔结构，其中所述硅穿孔结构与所述第一组件结构层电性连接；至少于所述硅穿孔结构与所述第二介电层、所述第二衬底以及所述第二组件结构层之间形成第一衬层；于所述第一衬层上形成第二衬层，其中所述第二衬层位于所述硅穿孔结构的上部与所述第二介电层以及部分所述第二衬底之间；以及于所述第二介电层的表面处形成连接垫，其中所述连接垫与所述硅穿孔结构连接。
在本发明的半导体结构的制造方法的一实施例中，所述第二衬层自所述第二介电层延伸至与所述所述第二衬底部分重叠。
在本发明的半导体结构的制造方法的一实施例中，所述第一衬层延伸至所述硅穿孔结构与所述第一介电层之间。
在本发明的半导体结构的制造方法的一实施例中，所述硅穿孔结构、所述第一衬层、所述第二衬层与所述连接垫的形成方法包括以下步骤：至少于所述第二介电层、所述第二衬底与第二组件结构层中形成开孔；于所述开孔的侧壁上形成第一衬材料层；形成图案化光刻胶层，其中所述图案化光刻胶层暴露出所述开孔以及所述开孔周围的部分所述第一衬材料层，且部分地填入所述开孔中；于图案化光刻胶层与所述第一衬材料层上形成第二衬材料层；以所述图案化光刻胶层作为罩幕来进行各向异性蚀刻工艺，移除部分所述第一衬材料层、部分所述第二衬材料层与部分所述第二介电层，以于所述第二介电层中形成凹槽，且保留部分所述第一衬材料层于所述开孔的侧壁与底部上以及保留部分所述第二衬材料层于所述第一衬材料层上；移除所述图案化光刻胶层；移除所述第二介电层的顶面上与所述开孔的底部处的所述第一衬材料层，以及移除所述开孔下方的所述第一介电层以暴露出部分所述第一组件结构层；以及于所述开孔与所述凹槽中形成导电层。
在本发明的半导体结构的制造方法的一实施例中，在接合所述第一衬底与所述第二衬底之后以及在形成所述第二介电层之前，还包括减小所述第二衬底的厚度。
基于上述，在本发明中，硅穿孔结构的上部周围形成有足够厚度的衬层。也就是说，在形成硅穿孔结构的过程中，在进行蚀刻工艺以形成用以界定硅穿孔结构的开孔时，开孔的上部处具有足够厚度的衬层。因此，在蚀刻工艺之后，开孔的上部处仍可保留有衬层而不会将衬底暴露出来。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1A至图1G为依照本发明实施例的半导体结构的制造流程剖面示意图。
具体实施方式
下文列举实施例并配合附图来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为了方便理解，在下述说明中相同的组件将以相同的符号标示来说明。
关于文中所提到“包含”、“包括”、“具有”等的用语均为开放性的用语，也就是指“包含但不限于”。
此外，文中所提到“上”、“下”等的方向性用语，仅是用以参考附图的方向，并非用以限制本发明。
图1A至图1G为依照本发明实施例的半导体结构的制造流程剖面示意图。
首先，请参照图1A，提供衬底100。衬底100例如为硅衬底。衬底100具有彼此相对的正面100a与背面100b。然后，于衬底100的正面100a上形成组件结构层102。在本实施例中，组件结构层102可包括形成于衬底100上的例如晶体管等的各种电子组件(为使附图清晰，并未绘出)、覆盖电子组件的介电层102a以及位于介电层102a中并与上述电子组件电性连接的线路层(为使附图清晰，并未完整绘出)，其中位于介电层102a的表面处的线路层可视为连接垫102b，但本发明不限于此。接着，于组件结构层102上形成介电层104。在本实施例中，介电层104例如为氧化物层，其可作为后续接合两个衬底时的接合层。
此外，提供衬底106。衬底106例如为硅衬底。衬底106具有彼此相对的正面106a与背面106b。然后，于衬底106的正面106a上形成组件结构层108。在本实施例中，组件结构层108具有与组件结构层102相同或相似的架构，但本发明不限于此。组件结构层108可包括形成于衬底100上的各种电子组件、覆盖电子组件的介电层以及位于介电层中并与电子组件电性连接的线路层(为使附图清晰，并未将这些构件绘出)。接着，于组件结构层108上形成介电层110。在本实施例中，介电层104例如为氧化物层，其可作为后续接合两个衬底时的接合层。
接着，请参照图1B，以组件结构层102与组件结构层108彼此面对的方式接合衬底100与衬底106。在本实施例中，通过介电层104与介电层110彼此接合来接合衬底100与衬底106，而此方式可称为熔合接合(fusion bond)。在介电层104与介电层110接合之后，形成介电层112。之后，可对衬底106的背面106b进行抛光，以减小衬底106的厚度，但本发明不限于此。
然后，请参照图1C，于衬底106的背面106b上形成介电层114。介电层114例如为氧化物层、氮化物层或氮氧化物层。介电层114可作为衬底106的保护层。接着，进行图案化工艺，以于介电层114、衬底106、组件结构层108与介电层112中形成开孔116。在本实施例中，开孔116的底部位于介电层112中，且开孔116并未穿透介电层112，但本发明不限于此。在其他实施例中，开孔116的底部可与介电层112的顶面共平面，亦即开孔穿衬底108但并未穿入介电层112中。开孔116未穿透或未穿入介电层112可避免组件结构102中的线路层(在本实施例中为连接垫102b)暴露出来而在后续工艺中受到损坏。之后，共形地形成衬材料层118。衬材料层118覆盖介电层114的顶面以及开孔116的侧壁与底部。在本实施例中，衬材料层118例如为氧化物层。
接着，请参照图1D，形成图案化光刻胶层120。图案化光刻胶层120位于介电层114上以及开孔116中。详细地说，位于介电层114上的图案化光刻胶层120暴露出开孔116以及其周围的部分衬材料层118。图案化光刻胶层120所暴露出的区域即为后续形成连接垫的区域。此外，位于开孔116中的图案化光刻胶层120位于开孔116的底部处，亦即部分地填在开孔116中。此外，位于开孔116中的图案化光刻胶层120的顶面低于衬底106的背面106b，且较佳高于衬底106的正面106a。之后，共形地形成衬材料层122。衬材料层122覆盖位于介电层114上的图案化光刻胶层120、暴露出的衬材料层118以及位于开孔116中的图案化光刻胶层120。在本实施例中，衬材料层122例如为低温氧化物层，其与衬材料层118不相同，但本发明不限于此。在其他实施例中，衬材料层122的材料可与衬材料层118的材料相同。
然后，请参照图1E，以图案化光刻胶层120作为罩幕，进行各向异性蚀刻工艺。在此步骤中，移除了覆盖图案化光刻胶层120的衬材料层122、开孔116外的被图案化光刻胶层120暴露出的衬材料层122与衬材料层118、位于开孔116的周围的部分介电层114以及位于开孔116中的图案化光刻胶层120的顶面上的衬材料层122。如此一来，于开孔116的侧壁与底部上保留了衬材料层118以及于开孔116的上部处保留了衬材料层122于衬材料层118上，且于介电层114中形成凹槽124。凹槽124即为后续形成连接垫的区域。
接着，请参照图1F，移除图案化光刻胶层120。然后，进行各向异性蚀刻工艺，移除介电层114的顶面上与开孔116的底部处的衬材料层118以形成衬层126与衬层128，以及移除开孔116下方的介电层112以暴露出部分组件结构层102中的线路层(在本实施例中为连接垫102b)。所形成的衬层126位于开孔116的侧壁上，而所形成的衬层128位于衬层126上且自介电层114延伸至与衬底106部分重叠。
在上述各向异性蚀刻工艺期间，由于开孔116的上部处(特别是开孔116的上部角落处)具有衬材料层118与衬材料层122，因此在移除开孔116的底部处的衬材料层118与介电层112之后，开孔116的上部处仍可保留有足够厚度的衬材料层。特别是，当衬材料层122的材料与衬材料层118的材料不同时，在蚀刻期间衬材料层122可作为衬材料层118的保护层。如此一来，可更确保在蚀刻工艺之后开孔116的上部处仍可保留有足够厚度的衬材料层。
之后，请参照图1G，于开孔116与凹槽124中形成导电层。开孔116中的导电层作为硅穿孔结构130，而凹槽124中的导电层则作为与硅穿孔结构130连接的连接垫132。
如图1G所示，本发明的半导体结构包括衬底100、衬底106、组件结构层102、组件结构层108、介电层112、介电层114、硅穿孔结构130、连接垫132、衬层126以及衬层128。衬底106设置于衬底100。组件结构层102设置于衬底100与衬底106之间。组件结构层108设置于衬底106与组件结构层102之间。介电层112设置于组件结构层102与组件结构层108之间。介电层114设置于衬底106上。硅穿孔结构130设置于介电层114、衬底106、组件结构层108与介电层112中，且与组件结构层102的线路层(连接垫102b)电性连接。连接垫132设置于介电层114的表面处，且与硅穿孔结构130连接。衬层126设置于硅穿孔结构130与介电层114、衬底106、组件结构层108以及介电层112之间。衬层128设置于衬层126上，且位于硅穿孔结构130的上部与介电层114以及部分衬底106之间，亦即衬层128自介电层114延伸至与衬底106部分重叠。
在本实施例中，衬层126设置于硅穿孔结构130与介电层114、衬底106、组件结构层108以及介电层112之间，亦即衬层126延伸至介电层112中，但本发明不限于此。在其他实施例中，衬层126可仅延伸至介电层112的表面。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (4)

1.一种半导体结构的制造方法，其特征在于，包括：
提供第一衬底，其中所述第一衬底上已形成有第一组件结构层；
提供第二衬底，其中所述第二衬底上已形成有第二组件结构层；
通过第一介电层，以所述第一组件结构层与所述第二组件结构层彼此面对的方式接合所述第一衬底与所述第二衬底；
于所述第二衬底上形成第二介电层；
所述第二介电层、所述第二衬底、所述第二组件结构层与所述第一介电层中形成硅穿孔结构，其中所述硅穿孔结构与所述第一组件结构层电性连接；
至少于所述硅穿孔结构与所述第二介电层、所述第二衬底以及所述第二组件结构层之间形成第一衬层；
于所述第一衬层上形成第二衬层，其中所述第二衬层位于所述硅穿孔结构的上部与所述第二介电层以及部分所述第二衬底之间；以及
于所述第二介电层的表面处形成连接垫，其中所述连接垫与所述硅穿孔结构连接，
所述硅穿孔结构、所述第一衬层、所述第二衬层与所述连接垫的形成方法包括：
至少于所述第二介电层、所述第二衬底与第二组件结构层中形成开孔；
于所述开孔的侧壁与底部以及所述第二介电层的顶面上形成第一衬材料层；
形成图案化光刻胶层，其中所述图案化光刻胶层暴露出所述开孔以及所述开孔周围的部分所述第一衬材料层，且部分地填入所述开孔中；
于图案化光刻胶层与所述第一衬材料层上形成第二衬材料层；
以所述图案化光刻胶层作为罩幕来进行各向异性蚀刻工艺，移除部分所述第一衬材料层、部分所述第二衬材料层与部分所述第二介电层，以于所述第二介电层中形成凹槽，且保留部分所述第一衬材料层于所述开孔的侧壁与底部上以及保留部分所述第二衬材料层于所述第一衬材料层上；
移除所述图案化光刻胶层；
移除所述第二介电层的顶面上与所述开孔的底部处的所述第一衬材料层，以及移除所述开孔下方的所述第一介电层以暴露出部分所述第一组件结构层；以及
于所述开孔与所述凹槽中形成导电层。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第二衬层自所述第二介电层延伸至与所述所述第二衬底部分重叠。
3.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第一衬层延伸至所述硅穿孔结构与所述第一介电层之间。
4.根据权利要求1所述的半导体结构的制造方法，其特征在于，在接合所述第一衬底与所述第二衬底之后以及在形成所述第二介电层之前，还包括减小所述第二衬底的厚度。
CN202010274214.3A 2020-03-02 2020-04-09 半导体结构及其制造方法 Active CN113363227B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/807,138 2020-03-02
US16/807,138 US11289370B2 (en) 2020-03-02 2020-03-02 Liner for through-silicon via

Publications (2)

Publication Number Publication Date
CN113363227A CN113363227A (zh) 2021-09-07
CN113363227B true CN113363227B (zh) 2024-04-12

Family

ID=77036718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010274214.3A Active CN113363227B (zh) 2020-03-02 2020-04-09 半导体结构及其制造方法

Country Status (3)

Country Link
US (2) US11289370B2 (zh)
CN (1) CN113363227B (zh)
TW (1) TWI726658B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686354A (en) * 1995-06-07 1997-11-11 Advanced Micro Devices, Inc. Dual damascene with a protective mask for via etching
CN1697128A (zh) * 2004-05-12 2005-11-16 精工爱普生株式会社 半导体装置及其制造方法、电光装置及其制造方法和电子设备
CN101447448A (zh) * 2007-11-28 2009-06-03 台湾积体电路制造股份有限公司 蚀刻方法及其在多层堆叠中形成孔的应用
JP2010114201A (ja) * 2008-11-05 2010-05-20 Oki Semiconductor Co Ltd 半導体装置の製造方法
CN102751234A (zh) * 2011-04-19 2012-10-24 索尼公司 半导体装置及其制造方法、固体摄像装置以及电子设备
CN103137566A (zh) * 2011-12-02 2013-06-05 意法半导体有限公司 用于形成集成电路的方法
JP2013157540A (ja) * 2012-01-31 2013-08-15 Toshiba Corp 半導体装置およびその製造方法
CN104051424A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 用于连接管芯的互连结构及其制造方法
CN106328616A (zh) * 2015-07-06 2017-01-11 旺宏电子股份有限公司 导体插塞及其制造方法
CN109037197A (zh) * 2018-08-03 2018-12-18 德淮半导体有限公司 半导体装置及其制造方法
CN109087886A (zh) * 2018-11-05 2018-12-25 武汉新芯集成电路制造有限公司 金属互连结构及其制作方法
CN109148360A (zh) * 2018-08-28 2019-01-04 武汉新芯集成电路制造有限公司 半导体器件制作方法
CN110364544A (zh) * 2019-07-24 2019-10-22 武汉新芯集成电路制造有限公司 一种晶圆结构及其制造方法、芯片结构
CN110610922A (zh) * 2018-06-14 2019-12-24 华邦电子股份有限公司 接触结构及其形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4376715B2 (ja) * 2004-07-16 2009-12-02 三洋電機株式会社 半導体装置の製造方法
JP4826248B2 (ja) 2005-12-19 2011-11-30 Ｔｄｋ株式会社 Ｉｃ内蔵基板の製造方法
JP5596919B2 (ja) * 2008-11-26 2014-09-24 キヤノン株式会社 半導体装置の製造方法
FR2985088B1 (fr) * 2011-12-23 2015-04-17 Commissariat Energie Atomique Via tsv dote d'une structure de liberation de contraintes et son procede de fabrication
FR2987937B1 (fr) * 2012-03-12 2014-03-28 Altatech Semiconductor Procede de realisation de plaquettes semi-conductrices
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US9299640B2 (en) * 2013-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Front-to-back bonding with through-substrate via (TSV)
US9412719B2 (en) * 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
KR102473664B1 (ko) * 2016-01-19 2022-12-02 삼성전자주식회사 Tsv 구조체를 가진 다중 적층 소자
JP6788268B2 (ja) 2016-02-22 2020-11-25 株式会社ダイワ工業 配線基板又は配線基板材料の製造方法
US10163771B2 (en) * 2016-08-08 2018-12-25 Qualcomm Incorporated Interposer device including at least one transistor and at least one through-substrate via
TWI625991B (zh) 2016-10-17 2018-06-01 南亞電路板股份有限公司 電路板結構與其製造方法
CN110476228B (zh) * 2017-04-04 2024-01-16 索尼半导体解决方案公司 半导体装置、制造半导体装置的方法和电子设备
US10510839B2 (en) 2017-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US11004733B2 (en) * 2018-06-29 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Protection structures for bonded wafers
JP2020038932A (ja) * 2018-09-05 2020-03-12 キオクシア株式会社 半導体装置およびその製造方法
US11069703B2 (en) * 2019-03-04 2021-07-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
KR102622412B1 (ko) * 2019-07-05 2024-01-09 삼성전자주식회사 관통 홀을 포함하는 반도체 패키지 및 이의 제조 방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686354A (en) * 1995-06-07 1997-11-11 Advanced Micro Devices, Inc. Dual damascene with a protective mask for via etching
CN1697128A (zh) * 2004-05-12 2005-11-16 精工爱普生株式会社 半导体装置及其制造方法、电光装置及其制造方法和电子设备
CN101447448A (zh) * 2007-11-28 2009-06-03 台湾积体电路制造股份有限公司 蚀刻方法及其在多层堆叠中形成孔的应用
JP2010114201A (ja) * 2008-11-05 2010-05-20 Oki Semiconductor Co Ltd 半導体装置の製造方法
CN102751234A (zh) * 2011-04-19 2012-10-24 索尼公司 半导体装置及其制造方法、固体摄像装置以及电子设备
CN103137566A (zh) * 2011-12-02 2013-06-05 意法半导体有限公司 用于形成集成电路的方法
JP2013157540A (ja) * 2012-01-31 2013-08-15 Toshiba Corp 半導体装置およびその製造方法
CN104051424A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 用于连接管芯的互连结构及其制造方法
CN106328616A (zh) * 2015-07-06 2017-01-11 旺宏电子股份有限公司 导体插塞及其制造方法
CN110610922A (zh) * 2018-06-14 2019-12-24 华邦电子股份有限公司 接触结构及其形成方法
CN109037197A (zh) * 2018-08-03 2018-12-18 德淮半导体有限公司 半导体装置及其制造方法
CN109148360A (zh) * 2018-08-28 2019-01-04 武汉新芯集成电路制造有限公司 半导体器件制作方法
CN109087886A (zh) * 2018-11-05 2018-12-25 武汉新芯集成电路制造有限公司 金属互连结构及其制作方法
CN110364544A (zh) * 2019-07-24 2019-10-22 武汉新芯集成电路制造有限公司 一种晶圆结构及其制造方法、芯片结构

Also Published As

Publication number Publication date
US20220148915A1 (en) 2022-05-12
US11289370B2 (en) 2022-03-29
US20210272844A1 (en) 2021-09-02
TWI726658B (zh) 2021-05-01
TW202135619A (zh) 2021-09-16
CN113363227A (zh) 2021-09-07
US11742242B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
US9793192B2 (en) Formation of through via before contact processing
JP4366510B2 (ja) 垂直型接続部を使用したチップおよびウェハ集積方法
US9287172B2 (en) Interposer-on-glass package method
US8421238B2 (en) Stacked semiconductor device with through via
TWI405321B (zh) 三維多層堆疊半導體結構及其製造方法
US8168533B2 (en) Through-silicon via structure and method for making the same
JP5268752B2 (ja) 半導体パッケージ及びその製造方法
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
JP2002289623A (ja) 半導体装置及びその製造方法
JP2012525696A (ja) 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体
CN111968954B (zh) 半导体器件及其制造方法
TWI732526B (zh) 形成三維半導體結構的方法
KR20200052536A (ko) 관통 실리콘 비아를 포함하는 반도체 소자 및 그 제조 방법
TW202137455A (zh) 半導體組裝結構及其製備方法
CN104332455B (zh) 一种基于硅通孔的片上半导体器件结构及其制备方法
US20070123021A1 (en) Circuit under pad structure and bonding pad process
TWI415216B (zh) 具有用於接合之鄰近儲存槽之半導體互連及其製造方法
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
KR100787371B1 (ko) 전극 및 반도체 장치 제조 방법
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法
CN113363227B (zh) 半导体结构及其制造方法
KR20140134132A (ko) 반도체 소자 및 그 형성 방법
WO2022104972A1 (zh) 半导体器件及其制作方法
CN110858597B (zh) 硅通孔结构的形成方法、cis晶圆的形成方法及cis晶圆
JP2004221351A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant