CN101447448A - 蚀刻方法及其在多层堆叠中形成孔的应用 - Google Patents

蚀刻方法及其在多层堆叠中形成孔的应用 Download PDF

Info

Publication number
CN101447448A
CN101447448A CNA2008100980362A CN200810098036A CN101447448A CN 101447448 A CN101447448 A CN 101447448A CN A2008100980362 A CNA2008100980362 A CN A2008100980362A CN 200810098036 A CN200810098036 A CN 200810098036A CN 101447448 A CN101447448 A CN 101447448A
Authority
CN
China
Prior art keywords
layer
etching step
dielectric layer
hole
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100980362A
Other languages
English (en)
Other versions
CN101447448B (zh
Inventor
刘兴伦
林焕哲
陈世昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101447448A publication Critical patent/CN101447448A/zh
Application granted granted Critical
Publication of CN101447448B publication Critical patent/CN101447448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种在电介质层堆叠中蚀刻接触孔的方法。该方法可最小化接触孔与邻近的导电结构之间的桥接缺陷。衬底具有导电材料层与有源器件设置在其上。蚀刻终止层覆盖在元件与导电材料层上。接着提供层间电介质层与抗反射覆盖层。利用图形化的光刻胶，蚀刻一孔穿过电介质层堆叠。利用灰化来去除所有但不去除蚀刻终止层与层间电介质层。沉积隔离衬层在层间电介质层、孔的侧壁表面与蚀刻终止层的暴露上表面上。另一个蚀刻去除位于蚀刻终止层的暴露上表面上的隔离衬层，并去除下方的蚀刻终止层，以暴露出导电材料层的上表面。

Description

蚀刻方法及其在多层堆叠中形成孔的应用
技术领域
本发明有关于一种制作接触孔的改进方法，且特别是有关于一种接触孔的制作技术，可减低多晶硅对接触(contact)的桥接缺陷(bridging defects)。
背景技术
随着集成电路致力于更高层级的集成度，其渐缩的内部尺寸，包括电路构件的尺寸以及介于电路构件之间的间隔，对高合格率制作努力造成问题。会发生的一个问题为“桥接”，其中桥接是导因于设计为电性隔离的相邻构件(例如金属填充的过孔与接触)之间的非计划且不受欢迎的电性连接。桥接经常以蚀刻工艺的副产品的状态而发生，其中过孔开口或接触孔(contactholes)垂直地蚀刻在数层电介质材料层的堆叠中。受到蚀刻工艺中固有变化性，这样的垂直蚀刻也可导致材料遭到横向去除(亦即可造成过孔开口或接触孔的侧壁的蚀刻)。在相邻结构非常邻近于彼此的地方，该横向蚀刻可在这些结构之间产生突破点，或者可在这些结构之间形成很薄的电介质墙，以致于在元件运转期间产生不受欢迎的电性连接(桥)。
这类的问题因为会在相邻结构之间造成非计划的导电接合，而导致短路与元件故障，因此会影响制造合格率。
已实施的一种解决桥接问题的方法为缩减过孔开口或接触孔的关键尺寸(CD)，用以增加隔开过孔开口/接触孔与邻近的导电结构的电介质材料的厚度，但这样的方法在光掩膜叠置偏移时并不可靠。
因此，急需提供一种制作接触孔或过孔开口的工艺，可最小化或消除接触孔/过孔开口与邻近导电结构之间的桥接。
发明内容
本发明所要解决的技术问题在于提供一种提供接触孔及/或过孔开口隔离衬层的工艺，以减低或消除接触孔/过孔开口的横向蚀刻，进而可减低或消除相邻导电电路构件之间的不受欢迎的桥接。
为了实现上述目的，本发明提出一种在多层堆叠中形成孔的方法，至少包括下列步骤：提供一衬底层；提供一导电材料层在衬底层上；提供一蚀刻终止层在导电材料层上；提供一电介质层在蚀刻终止层上；提供一光刻胶层在电介质层上，光刻胶层具有一预设图形；进行一第一蚀刻步骤，以去除电介质层与蚀刻终止层未受到预设图形保护的多个部分，用以形成由预设图形所定义的一孔穿过电介质层与部分的蚀刻终止层；去除光刻胶层；提供一隔离衬层在电介质层的一上表面上，隔离衬层还覆盖蚀刻过电介质层的孔的多个内侧表面与第一蚀刻步骤所暴露出的蚀刻终止层的一上表面；以及进行一第二蚀刻步骤，以去除隔离衬层位于第一蚀刻步骤所暴露出的蚀刻终止层的上表面上的部分；其中第二蚀刻步骤暴露出部分的导电材料层。
为了实现上述目的，本发明还进一步提出一种形成接触孔或过孔开口的方法，至少包括下列步骤：提供一衬底；提供一导电材料层在衬底上；提供一半导体元件在导电材料层上；提供一多层堆叠，其中多层堆叠至少包括多个电介质层；提供一图形化光刻胶层在多层堆叠上；进行一第一蚀刻步骤，以去除这些电介质层的未为图形化光刻胶层保护的多个部分，其中第一蚀刻步骤形成一孔穿过这些电介质层并终止在多层堆叠的一第一电介质层上或之中，且第一电介质层直接位于导电材料层上；去除图形化光刻胶层、与这些电介质层中二者以外的所有电介质层，而留下第一电介质层与一第二电介质层，且孔穿过第一电介质层与第二电介质层；提供一隔离衬层在第二电介质层的一上表面上，该隔离衬层还覆盖孔的多个内侧表面与第一蚀刻步骤所暴露出的第一电介质层的一上表面；以及进行一第二蚀刻步骤，以去除隔离衬层位于第一蚀刻步骤所暴露出的第一电介质层的上表面上的部分；其中第二蚀刻步骤暴露出部分的导电材料层。
附图说明
本发明的上述与其它特征及优点已完整地揭露或加以凸显在下述本发明的较佳实施例配合所附附图所作的详细描述中，其中相同图号代表相同构件，其中：
图1是在一传统制作接触的工艺期间的第一阶段结构的剖面图；
图2A是图1的结构经蚀刻与去除上方的电介质层与光刻胶层后的剖面图；
图2B是图1的结构的剖面图，其显示出经后续蚀刻光刻胶掩膜未对准之处后，相邻导电结构的桥接现象；
图3是一电介质层堆叠的部分剖面图，其中接触孔已蚀刻在该电介质层堆叠中；
图4是图3的结构经示范隔离衬层沉积后的剖面图；
图5是图4的结构经蚀刻隔离衬层而暴露出下方的接触后的示意图；
图6是利用传统工艺所形成的完整接触的剖面图；
图7是利用所揭露的工艺而形成的完整接触孔的剖面图，其显示出隔离衬层的存在、以及具有关键尺寸比图6的结构的接触孔小的接触孔；以及
图8是描述依照本发明的一种制造接触孔的工艺的流程图。
【主要组件符号说明】
1：堆叠结构               2：衬底
4：导电材料层             6A：栅极结构
6B：栅极结构              8：氮化硅层
10：层间电介质层            12：抗反射覆盖层
14：电介质抗反射覆盖层    16：光刻胶层
17：图形                  18：接触孔
19：上表面                20：多层堆叠
22：衬底层                24：导电材料层
26：蚀刻终止层            28：层间电介质层
30：孔                    32：隔离衬层
34：上表面                36：侧壁表面
38：上表面                40：上表面
42：接触孔                50：步骤
60：步骤                  70：步骤
80：步骤                  90：步骤
100：步骤                 110：步骤
120：步骤            130：步骤
140：步骤            150：步骤
160：步骤            CD：关键尺寸
D：尺寸
具体实施方式
在此所揭露一种在数层电介质层的堆叠中蚀刻接触孔的方法，其中在最终蚀刻步骤前，在接触孔之处提供有隔离衬层，以减低或消除不受欢迎的横向蚀刻，其中这样的横向蚀刻若未经检查可能会导致桥接。该隔离衬层可包括一些合适材料中的任一者。
请参照图1，堆叠结构1至少包括衬底2、导电材料层4、栅极结构6A与6B、氮化硅层8、层间电介质层10、抗反射覆盖(ARC)层12、电介质抗反射覆盖(DARC)层14、与图形化光刻胶层16。氮化硅层8的厚度可介于约
Figure A200810098036D0008144831QIETU
至约
Figure A200810098036D0008144842QIETU
。层间电介质层10的厚度可介于约至约
Figure A200810098036D0008144859QIETU
。抗反射覆盖层12的厚度可介于约
Figure A200810098036D0008144910QIETU
至约
Figure A200810098036D0008144919QIETU
。电介质抗反射覆盖层14的厚度可介于约
Figure A200810098036D0008144930QIETU
至约
Figure A200810098036D0008144934QIETU
可利用各向异性蚀刻技术，并根据光刻胶层16中的图形17，而在堆叠结构1中的所需位置上形成孔(hole)。在图示的实施例中，图形17是一孔洞(hole)，且该孔洞具有约为50～60nm的剖面尺寸D。因此，可利用光刻胶层16的图形17来形成接触孔18穿过抗反射覆盖层12与电介质抗反射覆盖层14。进行蚀刻时，可利用氮化硅层8来作为各向异性蚀刻的蚀刻终点。
接着，可利用等离子体灰化工艺来去除光刻胶层16，以及残余的电介质抗反射覆盖层14与抗反射覆盖层12。接下来，可进行第二各向异性蚀刻，以去除位于先前形成的接触孔18下方的氮化硅层8的部分，而暴露出导电材料层4的上表面19，以提供完整成型的接触孔18。
所形成的结构如图2A所示。如同所能看见的，接触孔18可具有实质三角形的剖面，且在立体视图中，接触孔18可具有圆锥状外型。接触孔18可具有约40nm的关键尺寸CD，其关键尺寸是测量约与多晶硅栅极结构6B的顶端等高处，其中该处是具有接触对多晶硅桥接的高风险处。可了解的一点是，由于具有圆锥或三角形的外型，孔的底部的关键尺寸略小于上述所测量的数值，而孔的顶端的关键尺寸将略大于所测量的数值。
图2B所示的结构图示出与传统工艺有关的问题，称之为光刻胶掩膜的些微失准(slight misalignment)会恶化横向蚀刻的问题，而造成其中一个多晶硅栅极结构6B与接触孔18连接。多晶硅栅极结构6B与接触孔18之间的“桥接”在设计为电性隔离的相邻构件之间造成不受欢迎的电性连接，而导致不受欢迎的返工或废弃。
现在请参照图3，其示出多层堆叠20，其中该多层堆叠至少包括衬底层22、导电材料层24、蚀刻终止层26与层间电介质层28。在一实施例中，蚀刻终止层26包括氮化硅，层间电介质层28包括氧化硅、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)或未掺杂的硅玻璃(USG)。导电材料层24可包括硅化镍(NiSi)、硅化钴(CoSi)或硅化钛(TiSi)。可在层间电介质层28上图形化一光刻胶掩膜(未示出)。此外，虽然未示出，但可在层间电介质层28与光刻胶掩膜之间设置一或多层抗反射覆盖材料及/或电介质抗反射覆盖材料。接着，依照光刻胶掩膜的图形对多层堆叠20进行各向异性蚀刻，以形成孔30穿过多层堆叠20的这些层，并终止在蚀刻终止层26处或蚀刻终止层26中，用以保护导电材料层24使其不遭受蚀刻工艺。在一示范实施例中，孔30可具有介于约35nm至约45nm的关键尺寸CD，且在一实施例中，可具有约40nm的关键尺寸CD，其中其关键尺寸是测量相邻多晶硅栅极结构6A与6B的顶端或邻近顶端处。导电材料层24的厚度可介于约
Figure A200810098036D0009145028QIETU
至约
Figure A200810098036D0009145032QIETU
。蚀刻终止层26的厚度可介于约
Figure A200810098036D0009145040QIETU
至约
Figure A200810098036D0009145045QIETU
。层间电介质层28的厚度可介于约
Figure A200810098036D0009145112QIETU
至约
Figure A200810098036D0009145119QIETU
。在提供有抗反射覆盖层与电介质抗反射覆盖层时，所提供的抗反射覆盖层与电介质抗反射覆盖层的厚度可如同先前针对图1所作的讨论。
可利用各种已知技术，包括电镀、气相沉积、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)等等，的任一种来沉积导电材料层24。此外，可利用合适的化学气相沉积或等离子体增强化学气相沉积技术来沉积蚀刻终止层26、层间电介质层28、与抗反射覆盖层和电介质抗反射覆盖层。可根据需求而利用旋转涂布工艺或化学气相沉积工艺来沉积光刻胶层。
在第一蚀刻步骤后，可应用等离子体灰化工艺来去除光刻胶、抗反射覆盖层与电介质抗反射覆盖层(在有采用的情况下)、以及任何因蚀刻工艺而留置在孔30的内侧表面上的残留高分子聚合物。
接下来，可沉积隔离衬层32在层间电介质层28的上表面34、孔30的侧壁表面36与蚀刻终止层26的上表面38上。在该方法中，隔离衬层32衬垫在孔30的墙壁与底部上。可利用化学气相沉积、等离子体增强化学气相沉积或其它合适的沉积技术来涂覆隔离衬层32，而形成一层厚度约为
Figure A200810098036D0010145143QIETU
至约
Figure A200810098036D0010145148QIETU
的结构。在一实施例中，隔离衬层32是利用高深宽比工艺(HARP)来加以沉积，而达到5～10nm的缩减。如此是有利的，因为受到衬层厚度的加入所产生的缩减，而可使所形成的孔30具有较小的关键尺寸。用来制作隔离衬层32的材料可根据其在抵抗用以形成孔30的蚀刻剂的横向蚀刻性质来进行选择。举例而言，因为高深宽比工艺薄膜(氧化物)的优异均匀度与阶梯覆盖，因此可使用高深宽比工艺薄膜。用来作为隔离衬层32的非限定示范材料包括非导电性薄膜，例如氧化物(OX)、氮化硅与氮氧化硅。
当已沉积隔离衬层32后，接着可进行隔离衬层32与蚀刻终止层26的各向异性蚀刻，以去除隔离衬层32位于层间电介质层28的上表面34上的部分，并暴露出导电材料层24的上表面40，而形成有内衬的接触孔42。各向异性蚀刻去除位于孔30底部的隔离衬层32，但并未实质去除沉积在有内衬的接触孔42的侧表面上的隔离衬层32是有利的。
有内衬的接触孔42可具有约30～50nm的关键尺寸CD，该关键尺寸小于原先的各向异性蚀刻步骤中所形成的孔30的关键尺寸，其中有内衬的接触孔42的关键尺寸是测量接触孔42的中央处或附近。
可了解的一点是，各向同性或各向异性蚀刻技术可应用来形成有内衬的接触孔42，但由于各向异性蚀刻技术可减小位于孔30的侧壁表面36上的隔离衬层32的横向蚀刻，因此各向异性蚀刻技术可更令人满意。此外，可配合特定各向异性蚀刻剂气体或气体组合的应用，来选择用来制作隔离衬层32的材料，以缩减横向蚀刻。
可了解的一点是，将隔离衬层32加至侧壁表面36可使相邻导电结构之间的绝缘材料具有较大的横向厚度，因此可降低光掩膜的未对位与侵略性的横向蚀刻所造成的不受欢迎的桥接的可能性。
额外的优点为，相较于周围的层间电介质层28，用来制作隔离衬层32的材料可具有更优异的绝缘特性，而可更进一步防止相邻导电结构之间的桥接。最后，隔离衬层32可提供接触孔比利用传统工艺所形成的接触孔还要小的关键尺寸CD，也可降低接触孔的深宽比。
现在请参照图6与图7，其示出了完成的接触孔结构的剖面图。图6还特别显示出利用传统工艺所形成的接触孔，其中该接触孔(再次具有大致呈三角形的剖面)在其底部具有
Figure A200810098036D0011145218QIETU
的剖面尺寸，在其中点具有约的剖面尺寸，而在其顶端具有约
Figure A200810098036D0011145233QIETU
的剖面尺寸。图7显示出利用所揭露的工艺所制作的接触孔，其中该接触孔在其底部具有
Figure A200810098036D0011145237QIETU
的剖面尺寸，在其中点具有约
Figure A200810098036D0011145244QIETU
的剖面尺寸，而在其顶端具有约
Figure A200810098036D0011145252QIETU
的剖面尺寸。
现在将配合图8来描述制作接触孔18的示范工艺。在步骤50中，形成导电材料层24在衬底层22上。在步骤60中，利用一或多个不连续步骤，形成元件在导电材料层24上。在步骤70中，提供蚀刻终止层26在元件与导电材料层24上。在步骤80中，沉积层间电介质层28在蚀刻终止层26上。在步骤90与100中，沉积非必须的抗反射覆盖层与电介质抗反射覆盖层在层间电介质层28上。在步骤110中，提供图形化的光刻胶层在电介质抗反射覆盖层上。若未采用抗反射覆盖层或电介质抗反射覆盖层，光刻胶层是提供在层间电介质层28上。
在步骤120中，进行第一蚀刻步骤，以去除电介质抗反射覆盖层、抗反射覆盖层、层间电介质层28与蚀刻终止层26中未受到光刻胶层中的预设图形所保护的部分，因而形成孔30穿过层间电介质层28与部分的蚀刻终止层26。在步骤130中，利用灰化工艺去除残余的光刻胶层、选择性设置的抗反射覆盖层与电介质抗反射覆盖层。在步骤140中，沉积隔离衬层32在层间电介质层28的上表面、以及孔30的内侧的侧壁表面36与底部表面上。在一实施例中，进行上述的步骤140时是利用高深宽比工艺，且达到约5～10nm的厚度缩减。在步骤150中，进行第二各向异性蚀刻，以去除位于蚀刻终止层26的上表面38上的隔离衬层32的部分，并暴露出位于孔30下方的导电材料层24的部分。在步骤160中，将导电材料，例如铜等等，填入有内衬的接触孔42。
发明的优点
该创新工艺简单，因此可在低成本下实施。此外，由于适当选择用来形成隔离衬层的材料，因此可实质消除横向蚀刻，进而可实质消除不受欢迎的桥接缺陷的机会。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (15)

1、一种在多层堆叠中形成孔的方法，其特征在于，至少包括：
a、提供一衬底层；
b、提供一导电材料层在该衬底层上；
c、提供一蚀刻终止层在该导电材料层上；
d、提供一电介质层在该蚀刻终止层上；
e、提供一光刻胶层在该电介质层上，该光刻胶层具有一预设图形；
f、进行一第一蚀刻步骤，以去除该电介质层与该蚀刻终止层未受到该预设图形保护的多个部分，用以形成由该预设图形所定义的一孔穿过该电介质层与部分的该蚀刻终止层；
g、去除该光刻胶层；
h、提供一隔离衬层在该电介质层的一上表面上，该隔离衬层还覆盖蚀刻过该电介质层的该孔的多个内侧表面与该第一蚀刻步骤所暴露出的该蚀刻终止层的一上表面；以及
i、进行一第二蚀刻步骤，以去除该隔离衬层位于该第一蚀刻步骤所暴露出的该蚀刻终止层的该上表面上的部分；
其中该第二蚀刻步骤暴露出部分的该导电材料层。
2、根据权利要求1所述的在多层堆叠中形成孔的方法，其特征在于，该隔离衬层是利用一高深宽比工艺来进行沉积，并达成5～10nm的厚度缩减。
3、根据权利要求2所述的在多层堆叠中形成孔的方法，其特征在于，该第一蚀刻步骤与该第二蚀刻步骤包括多个各向异性蚀刻步骤。
4、根据权利要求1所述的在多层堆叠中形成孔的方法，其特征在于，还至少包括：
提供一抗反射覆盖层在该电介质层上；以及
提供一电介质抗反射覆盖层在该抗反射覆盖层上；
其中提供该抗反射覆盖层的步骤与提供该电介质抗反射覆盖层的步骤是在提供该光刻胶层的步骤前进行。
5、根据权利要求1所述的在多层堆叠中形成孔的方法，其特征在于，该导电材料层包括硅化镍。
6、根据权利要求5所述的在多层堆叠中形成孔的方法，其特征在于，该隔离衬层包括一材料，且该材料是选自于由氧化物、氮化硅与氮氧化硅所组成的一族群。
7、一种在多层堆叠中形成接触孔或过孔开口的方法，其特征在于，至少包括：
a、提供一衬底；
b、提供一导电材料层在该衬底上；
c、提供一半导体元件在该导电材料层上；
d、提供一多层堆叠，其中该多层堆叠至少包括多个电介质层；
e、提供一图形化光刻胶层在该多层堆叠上；
f、进行一第一蚀刻步骤，以去除所述电介质层的未被该图形化光刻胶层保护的多个部分，其中该第一蚀刻步骤形成一孔穿过所述电介质层并终止在该多层堆叠的一第一电介质层上或之中，且该第一电介质层直接位于该导电材料层上；
g、去除该图形化光刻胶层、与所述电介质层中二者以外的所有所述电介质层，而留下该第一电介质层与一第二电介质层，且该孔穿过该第一电介质层与该第二电介质层；
h、提供一隔离衬层在该第二电介质层的一上表面上，该隔离衬层还覆盖该孔的多个内侧表面与该第一蚀刻步骤所暴露出的该第一电介质层的一上表面；以及
i、进行一第二蚀刻步骤，以去除该隔离衬层位于该第一蚀刻步骤所暴露出的该第一电介质层的该上表面上的部分；
其中该第二蚀刻步骤暴露出部分的该导电材料层。
8、根据权利要求7所述的在多层堆叠中形成接触孔或过孔开口的方法，其特征在于，该隔离衬层是利用一高深宽比工艺来进行沉积，并达成5～10nm的厚度缩减。
9、根据权利要求8所述的在多层堆叠中形成接触孔或过孔开口的方法，其特征在于，直接位于该导电材料层上的该第一电介质层包括一蚀刻终止层。
10、根据权利要求9所述的在多层堆叠中形成接触孔或过孔开口的方法，其特征在于，每一该第一蚀刻步骤与该第二蚀刻步骤包括一各向异性蚀刻步骤。
11、根据权利要求7所述的在多层堆叠中形成接触孔或过孔开口的方法，其特征在于，该隔离衬层包括一材料，且该材料是选自于由氧化物、氮化硅与氮氧化硅所组成的一族群。
12、一种蚀刻方法，其特征在于，至少包括：
a、提供一导电材料层在一衬底上，其中该导电材料层上设有一有源器件；
b、提供一蚀刻终止层在该有源器件与该导电材料层上；
c、提供多个电介质层在该蚀刻终止层上；
d、提供一图形化光刻胶层在所述电介质层上；
e、进行一第一蚀刻步骤，以去除所述电介质层的未为该图形化光刻胶层保护的多个部分，其中该第一蚀刻步骤形成一孔穿过所述电介质层并终止在该蚀刻终止层上或之中；
f、去除该图形化光刻胶层、以及位于所述电介质层的一第一电介质层与该蚀刻终止层上的任一层；
g、提供一隔离衬层在所述电介质层中的该第一电介质层的一上表面上，该隔离衬层还覆盖该孔的多个内侧表面与该第一蚀刻步骤所暴露出的该蚀刻终止层的一上表面；以及
h、进行一第二蚀刻步骤，以去除该隔离衬层位于该第一蚀刻步骤所暴露出的该蚀刻终止层的该上表面上的部分；
其中该第二蚀刻步骤暴露出部分的该导电材料层。
13、根据权利要求12所述的蚀刻方法，其特征在于，该隔离衬层是利用一高深宽比工艺来进行沉积，并达成5～10nm的厚度缩减。
14、根据权利要求13所述的蚀刻方法，其特征在于，每一该第一蚀刻步骤与该第二蚀刻步骤包括一各向异性蚀刻步骤。
15、根据权利要求12所述的蚀刻方法，其特征在于，该隔离衬层包括一材料，且该材料是选自于由氧化物、氮化硅与氮氧化硅所组成的一族群。
CN2008100980362A 2007-11-28 2008-05-20 蚀刻方法及其在多层堆叠中形成孔的应用 Active CN101447448B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/946,489 US20090137119A1 (en) 2007-11-28 2007-11-28 Novel seal isolation liner for use in contact hole formation
US11/946,489 2007-11-28

Publications (2)

Publication Number Publication Date
CN101447448A true CN101447448A (zh) 2009-06-03
CN101447448B CN101447448B (zh) 2010-09-15

Family

ID=40670112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100980362A Active CN101447448B (zh) 2007-11-28 2008-05-20 蚀刻方法及其在多层堆叠中形成孔的应用

Country Status (2)

Country Link
US (1) US20090137119A1 (zh)
CN (1) CN101447448B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347218A (zh) * 2010-07-23 2012-02-08 台湾积体电路制造股份有限公司 间距缩减的方法
CN103839881A (zh) * 2012-11-26 2014-06-04 台湾积体电路制造股份有限公司 具有自对准端对端导线结构的半导体器件及其制造方法
CN109148358A (zh) * 2017-06-27 2019-01-04 台湾积体电路制造股份有限公司 半导体装置结构的制造方法
CN113363227A (zh) * 2020-03-02 2021-09-07 南亚科技股份有限公司 半导体结构及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709229A (zh) * 2012-05-22 2012-10-03 上海华力微电子有限公司 一种形成钨塞的方法
US9425086B2 (en) * 2013-12-21 2016-08-23 Macronix International Co., Ltd. Method of controlling contact hole profile for metal fill-in

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175144B1 (en) * 1998-05-15 2001-01-16 Advanced Micro Devices, Inc. Advanced isolation structure for high density semiconductor devices
US6221772B1 (en) * 1999-07-14 2001-04-24 United Microelectronics Corp. Method of cleaning the polymer from within holes on a semiconductor wafer
US7030024B2 (en) * 2002-08-23 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-gate structure and method of fabricating integrated circuits having dual-gate structures
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
US7223616B2 (en) * 2004-06-04 2007-05-29 Lsi Corporation Test structures in unused areas of semiconductor integrated circuits and methods for designing the same
US20060094131A1 (en) * 2004-11-02 2006-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for critical dimension control in semiconductor manufacturing
US7387961B2 (en) * 2005-01-31 2008-06-17 Taiwan Semiconductor Manufacturing Co., Ltd Dual damascene with via liner
US7238619B2 (en) * 2005-07-06 2007-07-03 United Microelectronics Corp. Method for eliminating bridging defect in via first dual damascene process
US20070026584A1 (en) * 2005-07-29 2007-02-01 Texas Instruments Inc. Dielectric isolated body biasing of silicon on insulator
US7414282B2 (en) * 2005-08-15 2008-08-19 Macronix International Co., Ltd. Method of manufacturing a non-volatile memory device
JP2007123526A (ja) * 2005-10-27 2007-05-17 Toshiba Corp 半導体装置及びその製造方法
JP4802040B2 (ja) * 2006-01-23 2011-10-26 株式会社東芝 不揮発性半導体記憶装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347218A (zh) * 2010-07-23 2012-02-08 台湾积体电路制造股份有限公司 间距缩减的方法
US8563439B2 (en) 2010-07-23 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pitch dimension shrinkage
CN103839881A (zh) * 2012-11-26 2014-06-04 台湾积体电路制造股份有限公司 具有自对准端对端导线结构的半导体器件及其制造方法
CN103839881B (zh) * 2012-11-26 2016-10-05 台湾积体电路制造股份有限公司 具有自对准端对端导线结构的半导体器件及其制造方法
CN109148358A (zh) * 2017-06-27 2019-01-04 台湾积体电路制造股份有限公司 半导体装置结构的制造方法
CN113363227A (zh) * 2020-03-02 2021-09-07 南亚科技股份有限公司 半导体结构及其制造方法
US11742242B2 (en) 2020-03-02 2023-08-29 Nanya Technology Corporation Method for manufacturing through-silicon via with liner
CN113363227B (zh) * 2020-03-02 2024-04-12 南亚科技股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
CN101447448B (zh) 2010-09-15
US20090137119A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
US9330974B2 (en) Through level vias and methods of formation thereof
US7602068B2 (en) Dual-damascene process to fabricate thick wire structure
US8062971B2 (en) Dual damascene process
US7683415B2 (en) Semiconductor device and method for fabricating the same
US7728390B2 (en) Multi-level interconnection memory device
US20070134917A1 (en) Partial-via-first dual-damascene process with tri-layer resist approach
US10784160B2 (en) Semiconductor device having voids and method of forming same
CN102082114B (zh) 双大马士革结构的形成方法
CN101447448B (zh) 蚀刻方法及其在多层堆叠中形成孔的应用
TW200522203A (en) Method for fabricating semiconductor device
US11121027B2 (en) High aspect ratio via etch using atomic layer deposition protection layer
US6475810B1 (en) Method of manufacturing embedded organic stop layer for dual damascene patterning
US7557038B2 (en) Method for fabricating self-aligned contact hole
US8293638B2 (en) Method of fabricating damascene structures
US7179734B2 (en) Method for forming dual damascene pattern
US8101493B2 (en) Capacitor of semiconductor device and method for manufacturing the same
KR20010059540A (ko) 반도체 소자의 금속배선 형성방법
US7901976B1 (en) Method of forming borderless contacts
US20030045091A1 (en) Method of forming a contact for a semiconductor device
CN114628317A (zh) 一种先通孔双镶嵌的制作方法
CN112838048A (zh) 互连结构以及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant