CN114628317A - 一种先通孔双镶嵌的制作方法 - Google Patents

一种先通孔双镶嵌的制作方法 Download PDF

Info

Publication number
CN114628317A
CN114628317A CN202011443168.1A CN202011443168A CN114628317A CN 114628317 A CN114628317 A CN 114628317A CN 202011443168 A CN202011443168 A CN 202011443168A CN 114628317 A CN114628317 A CN 114628317A
Authority
CN
China
Prior art keywords
layer
hole
dual damascene
soluble polymer
water
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011443168.1A
Other languages
English (en)
Inventor
李大烨
南兑浩
周娜
李俊杰
李琳
王佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202011443168.1A priority Critical patent/CN114628317A/zh
Publication of CN114628317A publication Critical patent/CN114628317A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1026—Forming openings in dielectrics for dual damascene structures the via being formed by burying a sacrificial pillar in the dielectric and removing the pillar

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及半导体制造领域，具体涉及一种先通孔双镶嵌方法，包括以下步骤：在半导体衬底的介质层内形成连接孔通孔；在所述介质层的上方以及连接孔通孔内形成水溶性聚合物层；在所述水溶性聚合物层上依次形成硬掩膜层旋涂硬掩膜层、底部抗反射层以及光刻胶图案；执行光刻、刻蚀工艺，以在所述通孔的上方形成与通孔连通的沟槽；在所述通孔以及所述沟槽内填充Cu。

Description

一种先通孔双镶嵌的制作方法
技术领域
本申请涉及半导体制造领域，具体涉及一种先通孔双镶嵌方法。
背景技术
半导体制造工艺上频繁使用双镶嵌工艺(也称双大马士革工艺)来形成通孔和沟槽，然后将Cu、W、Si进行一次沉积形成，然后再进行一次平坦化处理工艺，可以根据先进行哪个工艺，来区分是通孔先刻蚀还是沟槽先刻蚀，目前多采用通孔先刻蚀的双镶嵌工艺，如图1-4所示，在通孔先刻蚀的工艺过程中，先形成通孔图案，具体是刻蚀通孔10’至刻蚀停止层，然后在通孔10’中填充有机物质11’以保护通孔10’，接下来再刻蚀沟槽12’。但是耐蚀性较好的有机物质11’会附着在通孔10’的壁面上，在沟槽12’形成的同时，往往会伴随产生氧化物栅栏13’，通常需要单独的刻蚀工艺来去除氧化物栅栏13’，这使得工艺步骤的增加以及产生沟槽图形被破坏的问题。
发明内容
本申请至少在一定程度上解决相关技术中的上述技术问题。为此，本申请提出一种先通孔双镶嵌方法，以解决上述至少一个技术问题。
为了实现上述目的，本申请第一方面提供了一种先通孔双镶嵌方法，包括以下步骤：
在半导体衬底的介质层内形成通孔；
在所述介质层的上方以及通孔内形成水溶性聚合物层；
在所述水溶性聚合物层上依次形成旋涂硬掩膜层、底部抗反射层以及光刻胶图案；
执行光刻、刻蚀工艺，以在所述通孔的上方形成与通孔连通的沟槽；
在所述通孔以及所述沟槽内填充金属层。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了现有技术中通孔形成后的结构示意图；
图2示出了现有技术中刻蚀形成沟槽前的结构示意图；
图3示出了图2形成沟槽后的结构示意图；
图4示出了图3的扫描电镜图；
图5示出了在半导体衬底上涂布底部抗反射层和光刻胶后的结构示意图；
图6示出了图5形成光刻胶图案后的结构示意图；
图7示出了图6形成通孔后的结构示意图；
图8示出了图7涂布水溶性聚合物层后的结构示意图；
图9示出了图8形成光刻胶图案后的结构示意图；
图10示出了聚乙烯醇的性能曲线图；
图11示出了图9刻蚀通孔内部分水溶性聚合物层后的结构示意图；
图12示出了图11刻蚀通孔内剩余水溶性聚合物层后的结构示意图；
图13示出了图12形成完整沟槽后的结构示意图；
图14示出了图13沉积Cu种子层后的结构示意图；
图15示出了图14平坦化处理后的结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
请参考图5至图15，本发明提供一种先通孔双镶嵌方法，包括以下步骤：
如图5所示，提供一半导体衬底10，所述半导体衬底10内形成有导电层11，且该半导体衬底10上由下至上依次形成第一刻蚀停止层12、第一层间介质层13、第二刻蚀停止层14、第二层间介质层15以及第三刻蚀停止层16，第一刻蚀停止层12、第一层间介质层13、第二刻蚀停止层14、第二层间介质层15以及第三刻蚀停止层16构成介质层；
具体地，半导体衬底10可以包括任何公知的基于硅的半导体材料，其包含硅、硅-锗、绝缘体上硅、或蓝宝石上硅衬底。可选地，半导体衬底10可以包括在非基于硅的半导体材料上形成的硅层，该非基于硅的半导体材料，例如，砷化镓、锗、氮化镓、或铝-磷。在某些实施例中，半导体衬底10是掺杂的或未掺杂的硅衬底。
所述导电层11例如是包括铜导电层，所述第一刻蚀停止层12、第二刻蚀停止层14、第三刻蚀停止层16的材料例如是氮化硅，所述第一层间介质层13和所述第二层间介质层15的材料例如是氧化物。
接着，参照图5-6，在所述半导体衬底10从下至上涂布底部抗反射层(BottomAntiReflective Coating，BARC)17和光刻胶18，图案化处理所述光刻胶18，形成光刻胶图案；
接着，请参照图7，以光刻胶图案为掩模，自上而下依次刻蚀底部抗反射层17、第三刻蚀停止层16、第二层间介质层15、第二刻蚀停止层14以及第一层间介质层13，直至暴露第一刻蚀停止层12，去除底部抗反射层17以及光刻胶18，以形成通孔19；
接着，请参照图8，在第三刻蚀停止层16的表面以及通孔19内涂布水溶性聚合物层20，具体地，在本实施例中，水溶性聚合物层20可以是聚乙烯醇，且水溶性聚合物层的厚度为
Figure BDA0002830717360000044
接着，请参照图9，在水溶性聚合物层20上依次形成旋涂硬掩膜层21、SiON层、底部抗反射层22以及光刻胶18，图案化处理所述光刻胶18，形成光刻胶图案；值得一提的是，光刻胶图案的开口形状与待形成的沟槽形状对应，通孔19位于光刻胶图案的开口内；
其中，常用的硬掩膜材料可以是金属、金属氧化物如氧化铁、硅的氧化物与无定形碳等。以下的实施例中以无定形碳为例，因而，给定的反应气体等参数也会考虑到其对无定形碳的影响。光刻胶18的厚度为
Figure BDA0002830717360000043
SiON层的厚度为
Figure BDA0002830717360000041
旋涂硬掩膜层21的厚度为
Figure BDA0002830717360000042
形成旋涂硬掩膜层的工艺条件为：完成旋涂硬掩膜层21的涂布后，再以300-400℃进行烘烤30-120秒。值得一提的是，由于水溶性聚合物层20为玻璃转移温度(GlassTransition Temperature，Tg)较低的聚乙烯醇，如图10所示，聚乙烯醇的Tg值在200-500℃，其在旋涂硬掩膜层21被烘烤的过程中，不会受到烘烤的影响而粘附在通孔19的内壁上，从而可以避免在后续沟槽刻蚀时产生栅栏的问题。
接着，请参照图11，刻蚀去除光刻胶图案开口对应的旋涂硬掩膜层21、SiON层、底部抗反射层22、第三刻蚀停止层16的表面的水溶性聚合物层20以及通孔19内的部分水溶性聚合物层20，此时通孔19内的还有一部分水溶性聚合物层20，第三刻蚀停止层16的表面被暴露；值得一提的是，水溶性聚合物层20的刻蚀速率大于硬掩模层21的刻蚀速率，这样一来，在上述刻蚀的过程中，水溶性聚合物层20可以被很快地刻蚀掉，进而避免形成栅栏的问题。
在上述步骤中，水溶性聚合物层20的部分被消耗，使得通孔19内的水溶性聚合物层20高度下降，且所述水溶性聚合物层20的高度例如是低于所述第二刻蚀停止层14。
接着，请参照图12，继续刻蚀去除掉通孔19内剩余的水溶性聚合物层20，同时一并去除掉旋涂硬掩膜层21、SiON层、底部抗反射层22以及第三刻蚀停止层16的表面的水溶性聚合物层20，直至将第三刻蚀停止层16的表面暴露出来；
接着，请参照图13，继续刻蚀掉第二刻蚀停止层14位于开口内的部分，直至将第二层间介质层15位于开口内的部分暴露出来，此时形成了完整的沟槽23，其中，沟槽23位于通孔19的正上方，并与通孔19连通，通孔19位于所述沟槽23的底部，所述通孔19的开口尺寸小于所述沟槽23的开口尺寸。
上述步骤的刻蚀介质例如是选用CF4、CHF3、Ar，以及少量的C4F8和O2的混合气体。
接着，请参照图14，在通孔19内沉积Cu种子层，这样在所述沟槽23内以及第三刻蚀停止层16的表面沉积金属Cu层24；
接着，请参照图15，对金属Cu层24进行平坦化处理，去除第三刻蚀停止层16表面上的金属Cu层，进而形成双镶嵌结构。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种先通孔双镶嵌方法，其特征在于，包括以下步骤：
在半导体衬底的介质层内形成通孔；
在所述介质层的上方以及通孔内形成水溶性聚合物层；
在所述水溶性聚合物层上依次形成旋涂硬掩膜层、底部抗反射层以及光刻胶图案；
执行光刻、刻蚀工艺，以在所述通孔的上方形成与通孔连通的沟槽；
在所述通孔以及所述沟槽内填充金属层。
2.根据权利要求1所述的先通孔双镶嵌方法，其特征在于，所述水溶性聚合物层Tg值的范围为200℃-500℃。
3.根据权利要求1所述的先通孔双镶嵌方法，其特征在于，所述水溶性聚合物层的刻蚀速率大于所述硬掩模层的刻蚀速率。
4.根据权利要求2或3所述的先通孔双镶嵌方法，其特征在于，所述水溶性聚合物层包括聚乙烯醇。
5.根据权利要求4所述的先通孔双镶嵌方法，其特征在于，在所述介质层上方的所述水溶性聚合物层的厚度为
Figure FDA0002830717350000011
6.根据权利要求5所述的先通孔双镶嵌方法，其特征在于，所述硬掩模层的厚度为
Figure FDA0002830717350000012
形成所述硬掩模层的工艺条件为：完成所述硬掩模层的涂布后，再以300-400℃进行烘烤30-120秒。
7.根据权利要求6所述的先通孔双镶嵌方法，其特征在于，所述光刻胶图案的厚度为
Figure FDA0002830717350000013
8.根据权利要求1所述的先通孔双镶嵌方法，其特征在于，形成通孔的步骤包括：
在所述介质层上形成底部抗反射层以及光刻胶图案；
执行光刻、刻蚀工艺，去除光刻胶图案。
9.根据权利要求8所述的先通孔双镶嵌方法，其特征在于，所述介质层包括在所述半导体衬底上形成的三层刻蚀停止层以及两层层间介质层，其中，每两层刻蚀停止层之间夹设有一层层间介质层；
所述刻蚀工艺分三步进行，包括：
首先，刻蚀去除所述光刻胶图案开口对应的旋涂硬掩膜层、底部抗反射层以及部分水溶性聚合物层；
其次，刻蚀去除所述光刻胶图案开口对应的介质层，直至暴露中部的刻蚀停止层；
最后，刻蚀去除中部的刻蚀停止层以及底部的刻蚀停止层，直至暴露半导体衬底的上表面。
10.根据权利要求6所述的先通孔双镶嵌方法，其特征在于，还包括：在旋涂硬掩膜层、底部抗反射层之间形成SiON层，所述SiON层的厚度为
Figure FDA0002830717350000022
Figure FDA0002830717350000021
CN202011443168.1A 2020-12-11 2020-12-11 一种先通孔双镶嵌的制作方法 Pending CN114628317A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011443168.1A CN114628317A (zh) 2020-12-11 2020-12-11 一种先通孔双镶嵌的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011443168.1A CN114628317A (zh) 2020-12-11 2020-12-11 一种先通孔双镶嵌的制作方法

Publications (1)

Publication Number Publication Date
CN114628317A true CN114628317A (zh) 2022-06-14

Family

ID=81894715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011443168.1A Pending CN114628317A (zh) 2020-12-11 2020-12-11 一种先通孔双镶嵌的制作方法

Country Status (1)

Country Link
CN (1) CN114628317A (zh)

Similar Documents

Publication Publication Date Title
US6077733A (en) Method of manufacturing self-aligned T-shaped gate through dual damascene
US11011421B2 (en) Semiconductor device having voids and method of forming same
US8669180B1 (en) Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same
US8404580B2 (en) Methods for fabricating semiconductor devices
EP2047505A2 (en) An interconnect structure with dielectric air gaps
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JPWO2011018857A1 (ja) 半導体装置の製造方法
CN101447448B (zh) 蚀刻方法及其在多层堆叠中形成孔的应用
US7557038B2 (en) Method for fabricating self-aligned contact hole
US6262484B1 (en) Dual damascene method for backened metallization using poly stop layers
US7196002B2 (en) Method of making dual damascene with via etch through
CN101295665A (zh) 一种喇叭状接触的制作方法
US6483153B1 (en) Method to improve LDD corner control with an in-situ film for local interconnect processing
CN114628317A (zh) 一种先通孔双镶嵌的制作方法
JP5276289B2 (ja) 高アスペクト比ビアエッチング
JPH10116904A (ja) 半導体装置の製造方法
TW200540985A (en) Method for forming contact plug of semiconductor device
US20150380298A1 (en) Air-Gap Assisted Etch Self-Aligned Dual Damascene
US7704820B2 (en) Fabricating method of metal line
US7550389B1 (en) Dual damascene method of forming a metal line of semiconductor device
US6599825B2 (en) Method for forming wiring in semiconductor device
CN114823491A (zh) 一种先通孔双镶嵌的制作方法
US7326632B2 (en) Method for fabricating metal wirings of semiconductor device
KR20080014201A (ko) 반도체 소자 및 그 제조 방법
CN106971973B (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination