CN101822132B - 搭载半导体元件的基板 - Google Patents

搭载半导体元件的基板 Download PDF

Info

Publication number
CN101822132B
CN101822132B CN200880111487.3A CN200880111487A CN101822132B CN 101822132 B CN101822132 B CN 101822132B CN 200880111487 A CN200880111487 A CN 200880111487A CN 101822132 B CN101822132 B CN 101822132B
Authority
CN
China
Prior art keywords
substrate
semiconductor element
element mounted
resin
top layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880111487.3A
Other languages
English (en)
Other versions
CN101822132A (zh
Inventor
杉野光生
原英贵
和布浦徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN101822132A publication Critical patent/CN101822132A/zh
Application granted granted Critical
Publication of CN101822132B publication Critical patent/CN101822132B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种搭载半导体元件的基板(10)，其特征在于，具有：芯基板(1)；在芯基板(1)的一个面上搭载的半导体元件(2)；包埋半导体元件(2)的第一层(3)；在芯基板(1)的与第一层(3)相反的侧上设置的第二层(4)，第二层(4)的材料及组成比例与第一层(3)的材料及组成比例相同；在第一层(3)上以及第二层(4)上设置的至少一层的表层(5)，表层(5)比第一层(3)以及第二层(4)硬。将表层(5)在25℃时的杨氏模量设为X[GPa]，将第一层(3)在25℃时的杨氏模量设为Y[GPa]时，优选满足0.5≤X-Y≤13的关系。

Description

搭载半导体元件的基板
技术领域
本发明涉及一种搭载半导体元件的基板。
背景技术
电子设备中搭载有连接了IC芯片、电容器等半导体元件的基板。
近年来，伴随着电子设备的小型化、高功能化，搭载在一个基板上的半导体元件数愈发增多，由此产生了半导体元件的安装面积不足的问题。
为了解决上述问题，人们进行了如下尝试，即，通过将半导体元件包埋于多层布线基板内，确保半导体元件的安装面积，实现高密度封装化(例如，参照专利文献1)。
但是，在这样内藏有半导体元件的搭载半导体元件的基板中，其结构上下不对称，而且，物理性质也变得不对称，因此，存在有在基板上产生翘曲等的问题、搭载半导体元件的基板的可靠性降低的问题。
专利文献1：日本特开2005-236039号公报
发明内容
发明要解决的课题
本发明的目的在于提供一种搭载半导体元件的基板，其能够防止因外部环境的变化而产生的翘曲，并且，能够防止内藏的半导体元件从基板上剥离。
解决课题的方法
上述目的通过下述(1)～(17)的本发明的技术方案来实现。
(1)一种搭载半导体元件的基板，其特征在于，具有：基板；在前述基板的一个面上搭载的半导体元件；包埋前述半导体元件的第一层；在前述基板的与前述第一层相反的侧上设置的第二层，第二层的材料及组成比例与所述第一层的材料及组成比例相同；在前述第一层上和前述第二层上设置的至少一层的表层，前述表层比前述第一层和前述第二层硬。
(2)根据上述(1)所述的搭载半导体元件的基板，其中，将前述表层在25℃时的杨氏模量设为X[GPa]，将前述第一层在25℃时的杨氏模量设为Y[GPa]时，满足0.5≤X-Y≤13的关系。
(3)根据上述(2)所述的搭载半导体元件的基板，其中，前述表层在25℃时的杨氏模量为4～15GPa。
(4)根据上述(2)或(3)所述的搭载半导体元件的基板，其中，前述第一层在25℃时的杨氏模量为2～10GPa。
(5)根据上述(1)～(4)中的任一项所述的搭载半导体元件的基板，其中，将前述表层的在20℃以上且根据JIS C 6481测定的前述表层的玻璃化转变温度Tga[℃]以下的、根据JIS C 6481测定的面方向上的热膨胀系数设为A[ppm/℃]，将前述第一层的在20℃以上且根据JIS C 6481测定的前述第一层的玻璃化转变温度Tgb[℃]以下的、根据JIS C 6481测定的面方向上的热膨胀系数设为B[ppm/℃]时，满足0.5≤B-A≤50的关系。
(6)根据上述(5)所述的搭载半导体元件的基板，其中，前述表层的在20℃以上且根据JIS C 6481测定的前述表层的玻璃化转变温度Tga[℃]以下的、根据JIS C 6481测定的面方向上的热膨胀系数为40ppm/℃以下。
(7)根据上述(5)或(6)所述的搭载半导体元件的基板，其中，前述第一层的在20℃以上且根据JIS C 6481测定的前述第一层的玻璃化转变温度Tgb[℃]以下的、根据JIS C 6481测定的面方向上的热膨胀系数为25～50ppm/℃。
(8)根据上述(1)～(7)中的任一项所述的搭载半导体元件的基板，其中，根据JIS C 6481测定的前述表层的玻璃化转变温度Tga处于100～300℃的范围内。
(9)根据上述(1)～(8)中的任一项所述的搭载半导体元件的基板，其中，根据JIS C 6481测定的前述第一层的玻璃化转变温度Tgb处于100～250℃的范围内。
(10)根据上述(1)～(9)中的任一项所述的搭载半导体元件的基板，其中，前述基板在25℃时的杨氏模量为20～50GPa。
(11)根据上述(1)～(10)中的任一项所述的搭载半导体元件的基板，其中，前述基板的在20℃以上且根据JIS C 6481测定的前述基板的玻璃化转变温度Tgc[℃]以下的、根据JIS C 6481测定的面方向上的热膨胀系数为13ppm/℃以下。
(12)根据上述(1)～(11)中的任一项所述的搭载半导体元件的基板，其中，前述半导体元件通过膜搭载在前述基板上。
(13)根据上述(1)～(12)中的任一项所述的搭载半导体元件的基板，其中，前述表层主要由含有氰酸酯树脂的树脂材料和无机填充材料构成。
(14)根据上述(13)所述的搭载半导体元件的基板，其中，前述表层中的前述树脂材料的含量为30～70重量％。
(15)根据上述(13)或者(14)所述的搭载半导体元件的基板，其中，前述表层中的前述无机填充材料的含量为5～40重量％。
(16)根据上述(13)～(15)中的任一项所述的搭载半导体元件的基板，其中，前述树脂材料进一步含有环氧树脂，将前述树脂材料中的前述氰酸酯树脂的含有率设为C[重量％]，将前述树脂材料中的环氧树脂的含有率设为D[重量％]时，0.5≤D/C≤4。
(17)根据上述(13)～(16)中的任一项所述的搭载半导体元件的基板，其中，前述树脂材料进一步含有苯氧树脂，将前述树脂材料中的前述氰酸酯树脂的含有率设为C[重量％]，将前述树脂材料中的苯氧树脂的含有率设为E[重量％]时，0.2≤E/C≤2。
附图说明
图1是表示本发明的搭载半导体元件的基板的合适的实施方式的纵剖面图；
图2是表示本发明的搭载半导体元件的基板的制造方法的一个实例的图形。
具体实施方式
下面，对本发明的搭载半导体元件的基板，基于适宜的实施方式进行详细说明。
图1是表示本发明的搭载半导体元件的基板的适宜的实施方式的纵剖面图。在以下的说明中，将图1中的上侧称作“上”或者“上方”。
如图1所示，搭载半导体元件的基板10具有：芯基板(基板)1；搭载于芯基板1的上侧的半导体元件2；用于包埋半导体元件2而形成的第一层3；形成于芯基板1的下侧的第二层4；形成于第一层3和第二层4的表面上的表层5。另外，其构成方式为：在芯基板1、第一层3以及第二层4、表层5上，分别形成有未图示的布线图案，分别进行电连接。另外，半导体元件2与表层5上的布线图案电连接。
芯基板1具有支撑搭载的半导体元件2的功能。
另外，芯基板1由绝缘性高且刚性(杨氏模量)高的材料构成。
芯基板1可以由具有上述特性的任何材料构成，优选主要由纤维基材、树脂材料和无机填充材料构成。
作为纤维基材，例如，可举出：玻璃织布、玻璃无纺布等玻璃纤维基材；以聚酰胺系树脂纤维(聚酰胺树脂纤维、芳香族聚酰胺树脂纤维、全芳香族聚酰胺树脂纤维等)、聚酯系树脂纤维(聚酯树脂纤维、芳香族聚酯树脂纤维、全芳香族聚酯树脂纤维等)、聚酰亚胺树脂纤维、氟树脂纤维等为主成分的织布或者无纺布所构成的合成纤维基材；以牛皮纸、棉短绒纸、棉短绒和牛皮纸浆的混抄纸等为主成分的纸基材等。其中，优选为玻璃纤维基材。由此，能够使芯基板1的刚性更高，还能使芯基板1变薄。进而，也能够减小芯基板1的热膨胀系数，由此，能够更有效地减少在搭载半导体元件的基板10上产生翘曲，减少对所搭载的半导体元件的应力，能够防止搭载后的半导体元件中产生不良。
作为构成这种玻璃纤维基材的玻璃，例如，可举出E玻璃、C玻璃、A玻璃、S玻璃、D玻璃、NE玻璃、T玻璃、H玻璃等。其中，优选为T玻璃。由此，能够减小玻璃纤维基材的热膨胀系数，由此，能够进一步减小芯基板1的热膨胀系数。
另外，优选芯基板1的纤维基材的含有率为30～70重量％，更优选为40～60重量％。由此，能够更有效地减小芯基板1的热膨胀系数。
另外，作为构成芯基板1的树脂材料，只要具有绝缘性即可，没有特别限制，例如，优选采用与构成后述的表层5等的树脂材料同等的材料。由此，能够更有效地减小芯基板1的热膨胀系数。
芯基板1中的树脂材料的含量，优选为15～40重量％，更优选为20～35重量％。由此，能够更有效地提高芯基板1的刚性。
另外，作为无机填充材料，例如，可举出滑石、氧化铝、玻璃、二氧化硅、云母、氢氧化铝、氢氧化镁等。
芯基板1中的无机填充材料的含量，优选为12～35重量％，更优选为18～30重量％。由此，能够更有效地提高芯基板1的刚性。
芯基板1在25℃时的杨氏模量，优选为20～50GPa，更优选为25～40GPa。由此，能够更有效地减少在搭载半导体元件的基板10上产生翘曲。
另外，芯基板1的250℃下的杨氏模量，优选为10～45GPa，更优选为13～35GPa。由此，加热时的刚性优良，因此，能够更确实地减少在搭载半导体元件的基板10上产生翘曲，能够提高搭载半导体元件的基板10的可靠性。
另外，芯基板1的在20℃以上且根据JIS C 6481测定的芯基板1的玻璃化转变温度Tgc[℃]以下的、根据JIS C 6481测定的面方向上的热膨胀系数，优选为13ppm/℃以下，更优选为3～11ppm/℃。由此，能够进一步有效地减少在搭载半导体元件的基板10上产生翘曲，能够减少对所搭载的半导体元件的应力。
芯基板1的平均厚度优选为25～800μm，更优选为40～200μm。
半导体元件2如图1所示，通过粘接膜6接合于基板1上。
作为这种半导体元件2，例如，可举出IC芯片、电容器、二极管、三极管、晶体闸流管等。
粘接膜6是具有挠性的部件，主要由粘接剂构成。由此，通过粘接膜6将半导体元件2接合于基板1上，由此，在后述的第一层3中，即使因使用环境下的外部环境温度湿度等的变化而产生尺寸变化等，并因该变化而导致对半导体元件2作用外力的情况下，也能够通过该粘接膜6缓和这种外力。其结果是，能够更有效地防止半导体元件2从芯基板1上剥离或者半导体元件2破裂等不良情况的产生。
作为构成粘接膜6的粘接剂，例如，可举出使用有环氧树脂、硅酮树脂、聚酰亚胺树脂、丙烯酸树脂、聚酯树脂等的膜状的粘接膜。关于该粘接膜，也可以采用在膜中添加导电粒子而赋予其导电功能的膜。另外，也可以以使用有同样树脂的液态粘接剂的形态来使用。
关于上述的粘接膜6，其20℃以上且根据JIS C 6481测定的粘接膜6的玻璃化转变温度Tga[℃]以下的、根据JIS C 6481测定的面方向上的热膨胀系数，优选为30～300ppm/℃，更优选为500～160ppm/℃。由此，粘接膜6能够更确实地迎合半导体元件2的尺寸变动。其结果是，能够更确实地防止半导体元件2从芯基板1上非本意地剥离。
另外，粘接膜6在25℃时的杨氏模量优选为5～900MPa左右，更优选为10～400MPa左右。由此，粘接膜6能够更确实地迎合半导体元件2的尺寸变动。其结果是，能够更确实地防止半导体元件2从芯基板1上非本意地剥离。
如图1所示，在芯基板1的两面上，形成有用于包埋前述半导体元件2所形成的第一层3和第二层4。
第一层3和第二层4的构成材料及其组成比率相同，具有同等的物理性质(热膨胀系数，杨氏模量等)。另外，第一层3和第二层4由绝缘性高的材料构成。关于第一层3和第二层4的构成材料在后面有详细说明。
另外，在第一层3上和第二层4上，分别形成表层5。
在本发明中，表层具有比第一层和第二层硬的特点。通过设置这种比较硬的表层，即使因外部温度或外部湿度等外部环境的变化而在其他层(第一层，第二层等)中产生尺寸变化的情况下，也能够抑制其变化。其结果是，能够防止在搭载半导体元件的基板上产生翘曲。另外，包埋了半导体元件的第一层比较柔软，因此，即使第一层因外部环境变化而产生尺寸变化的情况下，也能够进一步减小对半导体元件的影响。其结果是，能够防止半导体元件非本意的剥离。另外，在作为搭载半导体元件的基板整体产生了翘曲的情况下，能够通过第一层和第二层缓和、吸收想要翘曲的力，由此，也能够减少在搭载半导体元件的基板上产生翘曲。另外，第一层和第二层是体现出同等物理性质的层，因此，能够使因外部环境的变化而产生的搭载半导体元件的基板的翘曲变得特别小。
如上所述，表层5比第一层3(第二层4)硬，具体来讲，将表层5在25℃时的杨氏模量设为X[GPa]，将第一层3在25℃时的杨氏模量设为Y[GPa]时，优选满足0.5≤X-Y≤13的关系，更优选满足3≤X-Y≤8的关系。由此，能够使前述的本发明的效果更显著。
表层5在25℃时的杨氏模量具体优选为4～20GPa，更优选为5～15GPa。由此，能够更有效地减少在搭载半导体元件的基板10上产生翘曲。
另外，第一层3(第二层4)在25℃时的杨氏模量具体来讲优选为2～10GPa，更优选为3～7GPa。由此，能够更有效地防止半导体元件2的非本意的剥离。
另外，将表层5的在20℃以上且根据JIS C 6481测定的表层5的玻璃化转变温度Tga[℃]以下的、根据JIS C 6481测定的面方向上的热膨胀系数设为A[ppm/℃]，将第一层3(第二层4)的在20℃以上且根据JIS C 6481测定的第一层3的玻璃化转变温度Tgb[℃]以下的、根据JIS C 6481测定的面方向上的热膨胀系数设为B[ppm/℃]时，优选满足0.5≤B-A≤50的关系，更优选满足5≤B-A≤40的关系。通过满足上述关系，能够更确实地防止半导体元件2从芯基板1上剥离，并且，能够更确实地防止搭载半导体元件的基板10的翘曲。
表层5的在20℃以上且根据JIS C 6481测定的前述表层的玻璃化转变温度Tga[℃]以下的、根据JIS C 6481测定的面方向上的热膨胀系数，具体来讲，优选为40ppm/℃以下，更优选为3～30ppm/℃。由此，能够更有效地防止半导体元件2的剥离，并且，能够更有效地防止搭载半导体元件的基板10的翘曲。
第一层3(第二层4)的在20℃以上且根据JIS C 6481测定的第一层3(第二层4)的玻璃化转变温度Tgb[℃]以下的、根据JIS C 6481测定的面方向上的热膨胀系数，具体来讲，优选为25～50ppm/℃，更优选为30～46ppm/℃。由此，能够更有效地防止半导体元件2的剥离，并且，更有效地防止搭载半导体元件的基板10的翘曲。
另外，根据JIS C 6481测定的表层5的玻璃化转变温度Tga，优选处于190～300℃的范围内，更优选处于230～280℃的范围内。由此，能够减少在搭载半导体元件的基板10上产生翘曲，并且，能够进一步提高搭载半导体元件的基板10的耐热性。
另外，根据JIS C 6481测定的第一层3(第二层4)的玻璃化转变温度Tgb，优选处于190～300℃的范围内，更优选处于230～280℃的范围内。由此，能够减少在搭载半导体元件的基板10上产生翘曲，并且，能进一步提高搭载半导体元件的基板10的耐热性。
第一层3(第二层4)的平均厚度优选为30～800μm，更优选为50～200μm。
作为构成表层5的树脂材料，并无特别限制，例如，优选含有热固性树脂。由此，能够提高耐热性。
作为热固性树脂，例如，可举出苯酚酚醛清漆树脂、甲酚酚醛清漆树脂、双酚A酚醛清漆树脂等酚醛清漆型酚醛树脂；未改性的甲阶酚醛树脂；用桐油、亚麻籽油、胡桃油等改性的油改性甲阶酚醛树脂等甲阶型酚醛树脂等酚醛树脂；双酚A环氧树脂、双酚F环氧树脂等双酚型环氧树脂；酚醛清漆环氧树脂、甲酚酚醛清漆环氧树脂等酚醛清漆型环氧树脂；联苯型环氧树脂等环氧树脂；氰酸酯树脂、脲(尿素)树脂、三聚氰胺树脂等具有三嗪环的树脂；不饱和聚酯树脂；双马来酰亚胺树脂；聚氨酯树脂；二烯丙基邻苯二甲酸树脂；硅酮树脂；具有苯并噁嗪环的树脂；氰酸酯树脂等。
其中，特别优选为氰酸酯树脂。由此，能够减小表层5的热膨胀系数。此外，能够使表层5的耐热性变得优异。
氰酸酯树脂，例如，可通过使卤化氰化合物和酚类反应，根据需要采用加热等方法使得到的预聚物固化来得到。作为氰酸酯树脂，具体来讲，可举出酚醛清漆型氰酸酯树脂、双酚A型氰酸酯树脂、双酚E型氰酸酯树脂、四甲基双酚F型氰酸酯树脂等双酚型氰酸酯树脂等。其中，优选为酚醛清漆型氰酸酯树脂。由此，能够通过增加交联密度提高耐热性，提高树脂组合物等的阻燃性。这是因为，氰酸酯树脂具有三嗪环。此外，酚醛清漆型氰酸酯树脂，其结构上的苯环的比例高，容易炭化。此外，即使将表层5制成薄膜(厚度35μm以下)的情况下，也能够对表层5赋予优异的刚性。特别是加热时的刚性优异，因此，能够更确实地减少在搭载半导体元件的基板10上产生翘曲，能够提高搭载半导体元件的基板10的可靠性。
作为酚醛清漆型氰酸酯树脂的预聚物，例如，可使用式(I)表示的物质。
[化学式1]
Figure GPA00001094730400091
式(I)
n为任意的整数
式(I)表示的酚醛清漆型氰酸酯树脂的预聚物的平均重复单元n并无特别限制，优选为1～10，特别优选为2～7。当平均重复单元n小于前述下限值时，酚醛清漆型氰酸酯树脂容易结晶化，对于通用溶剂的溶解性较低，因此，有时难以处理。另外，当平均重复单元n超过前述上限值时，有时熔融粘度过高，表层5的成型性降低。
氰酸酯树脂的预聚物的重均分子量并无特别限制，重均分子量优选为500～4500，特别优选为600～3000。
氰酸酯树脂等的树脂材料、预聚物等的重均分子量，例如可以通过GPC进行测定。
GPC测定，例如，作为装置采用东曹制作的HLC-8200GPC，作为色谱柱采用TSK＝GEL聚苯乙烯，作为溶剂采用THF(四氢呋喃)进行测定。
表层5中的氰酸酯树脂的含量并无特别限制，优选为1～20重量％，特别优选为3～15重量％。当含量小于前述下限值时，有时难以形成表层5，当超过前述上限值时，有时表层5的强度降低。
另外，作为热固性树脂采用氰酸酯树脂(特别是酚醛清漆型氰酸酯树脂)的情况下，优选进一步含有环氧树脂(实质上不含有卤原子)。
作为环氧树脂，例如，可举出苯酚酚醛清漆型环氧树脂、双酚型环氧树脂、萘型环氧树脂、芳基亚烷基型环氧树脂等。其中，优选为芳基亚烷基型环氧树脂。由此，能够提高表层5的吸湿焊锡的耐热性和阻燃性。
所说的芳基亚烷基型环氧树脂是指，在重复单元中具有一个以上芳基亚烷基的环氧树脂。例如，可举出亚二甲苯基型环氧树脂、联苯基二亚甲基型环氧树脂等。其中，优选为联苯基二亚甲基型环氧树脂。联苯基二亚甲基型环氧树脂的预聚物例如可由式(II)所示。
[化学式2]
Figure GPA00001094730400101
式(II)
n是任意整数
由上述式(II)表示的联苯基二亚甲基型环氧树脂的预聚物的平均重复单元n并无特别限制，优选为1～10，特别优选为2～5。当平均重复单元n小于前述下限值时，联苯基二亚甲基型环氧树脂容易结晶化，对通用溶剂的溶解性比较低，因此，有时难以处理。另外，当平均重复单元n超过前述上限值时，树脂的流动性降低，有时成为成型不良等的原因。
将树脂材料中的氰酸酯树脂的含有率设为C[重量％]，将前述树脂材料中的环氧树脂的含有率设为D[重量％]时，优选为0.5≤D/C≤4，更优选为1≤D/C≤3。由此，能够提高耐热性，并且使热膨胀系数变得特别小。
表层5中的环氧树脂的含量并无特别限制，优选为3～25重量％，特别优选为5～20重量％。当含量小于前述下限值时，有时氰酸酯树脂的预聚物的反应性降低，或者得到的制品的耐湿性降低，当超过前述上限值时，有时耐热性降低。
环氧树脂的预聚物的重均分子量并无特别限制，重均分子量优选为500～20000，特别优选为800～15000。
另外，作为热固性树脂采用氰酸酯树脂(特别是酚醛清漆型氰酸酯树脂)的情况下，优选含有实质上不含卤原子的苯氧树脂。由此，能够提高制造带有树脂的金属箔、带有基材的绝缘片时的制膜性。此处，所说的实质上不含卤原子是指，例如苯氧树脂中的卤原子的含量为1重量％以下。
作为上述苯氧树脂，并无特别限制，例如，可举出具有双酚骨架的苯氧树脂、具有酚醛清漆骨架的苯氧树脂、具有萘骨架的苯氧树脂、具有联苯骨架的苯氧树脂等。另外，也可以使用具有有多种这些骨架的结构的苯氧树脂。其中，可以采用具有联苯骨架和双酚S骨架的树脂。由此，通过联苯骨架所具有的刚直性，能够提高玻璃化转变温度，并且，通过双酚S骨架，能够提高制造多层印刷布线板时的镀覆金属的附着性。另外，能够采用具有双酚A骨架和双酚F骨架的树脂。由此，在制造多层印刷布线板时，能够提高对内层电路基板的密合性。另外，能够将具有上述联苯骨架和双酚S骨架的树脂、与具有双酚A骨架和双酚F骨架的树脂并用。由此，能够使这些特性以良好的平衡性表现出来。将上述具有双酚A骨架和双酚F骨架的树脂(1)与上述具有联苯骨架和双酚S骨架的树脂(2)并用的情况下，作为其并用比率并无特别限制，例如，可以为(1)∶(2)＝2∶8～9∶1。
作为苯氧树脂的分子量并无特别限制，优选重均分子量为5000～50000。进一步优选为10000～40000。当重均分子量小于上述下限值时，有时提高制膜性的效果降低。另外，当超过上述上限值时，有时苯氧树脂的溶解性降低。
表层5中的苯氧树脂的含量并无特别限制，优选为1～30重量％。进一步优选为3～20重量％。当含量小于上述下限值时，有时提高制膜性的效果降低。另外，当超过上述上限值时，有时赋予低热膨胀性的效果降低。
将树脂材料中的氰酸酯树脂的含有率设为C[重量％]，将前述树脂材料中的苯氧树脂的含有率设为E[重量％]时，优选为0.2≤E/C≤2，更优选为0.3≤E/C≤1.5。由此，能够提高成膜性，并且，能够使热膨胀系数特别小。
此外，在采用氰酸酯树脂(特别是酚醛清漆型氰酸酯树脂)和苯氧树脂(具有联苯骨架、双酚S骨架的苯氧树脂)和环氧树脂(芳基亚烷基型环氧树脂，特别是联苯基二亚甲基型环氧树脂)的组合的情况下，能够更显著地发挥本发明的效果。
作为构成表层5的树脂材料，除了上述树脂材料以外，可以并用酚醛树脂、聚酰亚胺树脂、聚酰胺酰亚胺树脂、聚苯醚树脂、聚醚砜树脂等热塑性树脂。
上述树脂材料在表层5中的含量优选为30～70重量％，更优选为40～60重量％。由此，能够提高表层5的耐热性，并且能够进一步减小表层5的热膨胀系数。
另外，优选表层5含有无机填充材料。由此，即使将表层5制成薄膜(厚度35μm以下)，强度也优异。此外，也能够进一步提高表层5的低热膨胀化。
作为无机填充材料，可以使用在芯基板1的说明中所记载的材料。在上述的无机填充材料中，优选为二氧化硅，进一步从低热膨胀性优良方面考虑，优选熔融二氧化硅(特别是球状熔融二氧化硅)。
无机填充材料为近似球形时，无机填充材料的平均粒径并无特别限制，优选为0.01～5.0μm，特别优选为0.2～2.0μm。
表层5中的无机填充材料的含量优选为5～40重量％，更优选为10～30重量％。当含量处于前述范围内时，能够更有效地减小表层5的热膨胀系数。其结果是，能够更有效地减少在搭载半导体元件的基板10上产生翘曲。
另外，在表层5中，除了上述成分以外，优选含有在前述芯基板1中说明的纤维基材。由此，能够使表层5的热膨胀系数变得特别小。其结果是，能够更有效地减少在搭载半导体元件的基板10上产生翘曲。
第一层3(第二层4)主要由树脂材料构成。
作为构成第一层3(第二层4)的树脂材料，只要是绝缘性高的物质即可，并无特别限制，例如，可举出构成前述表层5的树脂材料。采用构成前述表层5的树脂材料的情况下，与表层5的密合性变得特别高，能够防止界面的剥离。另外，由于得到与存在于界面的导体电路材料即铜的热膨胀率相近的热膨胀率，因此，也能得到降低在与由铜构成的导体电路材料的界面处的应力，确保电路的导通性的优良的效果。
<搭载半导体元件的基板的制造方法>
接着，对上述搭载半导体元件的基板的制造方法的一个例子加以说明。
图2是表示搭载半导体元件的基板的制造方法的一个例子。
首先，如图2(a)所示，准备芯基板1。
接着，如图2(b)所示，通过粘接膜6在芯基板1的中央部搭载半导体元件2。
另一方面，准备绝缘片3’和绝缘片4’，其是将构成前述的第一层3和第二层4的材料制成片状而成。
接着，使该绝缘片3’和绝缘片4’分别叠合在芯基板1的半导体元件2侧及其相反侧的面上。
然后，使绝缘片3’以及绝缘片4’固化，制成第一层3和第二层4，得到包埋半导体元件的形状的基板(参照图2(c))。
另一方面，准备绝缘片5’，其是将构成前述表层5的材料制成片状而成。
接着，使该绝缘片5’叠合于第一层3以及第二层4。
然后，使绝缘片5’固化，制成表层5，得到搭载半导体元件的基板10(本发明的搭载半导体元件的基板)(参照图2(d))。
以上，对本发明的搭载半导体元件的基板进行了说明，但本发明并不限于此。
例如，在前述的实施方式中，对搭载有1个半导体元件2的基板进行了说明，但并不限于此，也可以搭载2个以上的半导体元件。
另外，在前述实施方式中，以在两表面分别各形成1层表层的基板的形式进行了说明，但并不限于此，也可以在两表面形成2层以上的表层。
另外，在前述的实施方式中，对将构成材料制成片状的物质然后形成第一层、第二层以及表层的基板的形式进行了说明，但并不限于此，例如，各层也可以通过涂布含有构成各层的材料的液体来形成。
实施例
下面，基于实施例和比较例对本发明进行详细说明，但本发明并不限于此。
<1>在实施例和比较例中使用的原材料
在实施例和比较例中使用的原材料如下所示。
(1)氰酸酯树脂A：酚醛清漆型氰酸酯树脂(商品名“プリマセツトPT-30”，重均分子量700，ロンザ社制造)
(2)氰酸酯树脂B：酚醛清漆型氰酸酯树脂(商品名“プリマセツトPT-60”，重均分子量2600，ロンザ社制造)
(3)环氧树脂：联苯基二亚甲基型环氧树脂(商品名“NC-3000”，环氧当量275，重均分子量2000，日本化药社制造)
(4)苯氧树脂A：联苯环氧树脂和双酚S环氧树脂的共聚物，末端部具有环氧基的树脂(商品名“YX-8100H30”，重均分子量30000，ジヤパンエポキシレジン社制造)
(5)苯氧树脂B：双酚A型环氧树脂和双酚F型环氧树脂的共聚物，末端部具有环氧基的树脂(商品名“エピコ一ト4275”，重均分子量60000，ジヤパンエポキシレジン社制造)
(6)固化催化剂：咪唑化合物(商品名“2-苯基-4，5-二羟甲基咪唑”，四国化成工业社制造)
(7)无机填充材料：球状熔融二氧化硅(商品名“SO-25H”，平均粒径0.5μm，アドマテツクス社制造)
(8)偶联剂：环氧硅烷偶联剂(商品名“A-187”，日本ユニカ一社制造)
<2>搭载半导体元件的基板的制造
实施例1
[1]树脂清漆的制备
使15重量份的氰酸酯树脂A、10重量份的氰酸酯树脂B、25重量份的环氧树脂、5重量份的苯氧树脂A、5重量份的苯氧树脂B、0.4重量份的固化催化剂溶解、分散于甲基乙基酮中。进一步，添加40重量份的无机填充材料和0.2重量份的偶联剂，采用高速搅拌装置，搅拌10分钟，制备出固体成分50重量％的树脂清漆。
[2]带有基材的绝缘片A的制备
采用逗点涂布装置，将如上所得的树脂清漆涂布在厚度38μm的PET(聚对苯二甲酸乙二醇酯)膜的单面上，使得干燥后的绝缘膜的厚度为80μm，用160℃的干燥装置对其干燥10分钟，制造出带有基材的绝缘片A。
[3]带有基材的绝缘片B的制备
将如上所得的树脂清漆浸渍玻璃织布(WEA-1035，厚度：28μm，日东纺织制造)，在120℃的加热炉中干燥2分钟得到清漆固体成分(半固化片中树脂和二氧化硅所占的成分)约50wt％的半固化片。采用该半固化片，用层压装置贴付在厚度38μm的PET(聚对苯二甲酸乙二醇酯)膜的单面上，使得干燥后的绝缘膜的厚度为80μm，用160℃的干燥装置对其干燥10分钟，制造出带有基材的绝缘片B。
[4]带有基材的绝缘片D的制备
将如上所得的树脂清漆浸渍玻璃织布(WTA-1035，厚度：28μm，日东纺织制造)，在120℃的加热炉中干燥2分钟得到清漆固体成分(半固化片中树脂和二氧化硅所占的成分)约50wt％的半固化片。采用该半固化片，用层压装置贴付在厚度38μm的PET(聚对苯二甲酸乙二醇酯)膜的单面上，使得干燥后的绝缘膜的厚度为80μm，用160℃的干燥装置对其干燥10分钟，制造出带有基材的绝缘片D。
[5]搭载半导体元件的基板的制作
对双面覆铜层叠板(ELC-4785GS，住友电木株式会社制造)的铜箔进行蚀刻去除处理，得到厚度100μm、40mm四方形的芯基板。
接下来，采用25μm厚的膜状的粘接剂(IBF-8540，住友电木株式会社制造)，在130℃下将厚度75μm、8mm四方形的半导体元件(芯片)热压合于芯基板的中央部上。
接下来，以如上所得的带有基材的绝缘片A的绝缘片层面为内侧，叠合于前述芯基板的芯片搭载侧以及芯片未搭载侧两侧上，采用真空加压式层压装置，在压力0.8MPa、温度100℃下对其真空加热加压成型30秒钟后，采用热风干燥机使其在温度170℃下加热固化45分钟，然后，剥离除去基材，得到包埋半导体元件的形状的基板。即，形成第一层和第二层。
然后，以如上所得的带有基材的绝缘片B的绝缘片层面为内侧，叠合于第一层和第二层上，采用真空加压式层压装置，在压力0.8MPa、温度80℃下对其真空加热加压成型30秒钟后，采用热风干燥机使其在温度180℃下加热固化45分钟，然后，剥离除去基材，在温度200℃下加热固化60分钟，得到评价用的搭载半导体元件的基板。
实施例2
以市售的带有基材的绝缘片C(商品名“ABF-GX13”，味の素フアインケミカル株式会社制造)的绝缘片层面为内侧，叠合于与实施例1同样地制作的搭载有芯片的芯基板的芯片搭载侧以及芯片未搭载侧两侧上，采用真空加压式层压装置，在压力1.0MPa、温度105℃下，对其真空加热加压成型30秒钟，然后，剥离除去基材，用热风干燥机使其在温度180℃下加热固化90分钟，得到包埋半导体元件的形状的基板。即，形成第一层和第二层。
然后，以与实施例1同样地操作所得到的带有基材的绝缘片B的绝缘片层面为内侧，叠合于第一层和第二层上，采用真空加压式层压装置，在压力0.8MPa、温度80℃下对其真空加热加压成型30秒钟，然后，用热风干燥机使其在温度180℃下加热固化45分钟，然后，剥离除去基材，在温度200℃下加热固化60分钟，得到评价用的搭载半导体元件的基板。
实施例3
以带有基材的绝缘片B的绝缘片层面为内侧，叠合于与实施例1同样地制作的搭载有芯片的芯基板的芯片搭载侧以及芯片未搭载侧两侧上，采用真空加压式层压装置，在压力0.8MPa、温度100℃下，对其真空加热加压成型30秒钟，然后，用热风干燥机使其在温度170℃下加热固化45分钟，然后，剥离除去基材，得到包埋半导体元件的形状的基板。即，形成第一层和第二层。
然后，以与实施例1同样地操作所得到的带有基材的绝缘片D的绝缘片层面为内侧，叠合于第一层和第二层上，采用真空加压式层压装置，在压力0.8MPa、温度80℃下对其真空加热加压成型30秒钟，然后，用热风干燥机使其在温度180℃下加热固化45分钟，然后，剥离除去基材，在温度200℃下加热固化60分钟，得到评价用的搭载半导体元件的基板。
实施例4
以市售的带有基材的绝缘片C(商品名“ABF-GX13”，味の素フアインケミカル株式会社制造)的绝缘片层面为内侧，叠合于与实施例1同样地制作的搭载有芯片的芯基板的芯片搭载侧以及芯片未搭载侧两侧上，采用真空加压式层压装置，在压力1.0MPa、温度105℃下，对其真空加热加压成型30秒钟，然后，剥离除去基材，用热风干燥机使其在温度180℃下加热固化90分钟，然后，剥离除去基材，得到包埋半导体元件的形状的基板。即，形成第一层和第二层。
然后，以与实施例1同样地操作所得到的带有基材的绝缘片D的绝缘片层面为内侧，叠合于第一层和第二层上，采用真空加压式层压装置，在压力0.8MPa、温度80℃下对其真空加热加压成型30秒钟，然后，用热风干燥机使其在温度180℃下加热固化45分钟，然后，剥离除去基材，在温度200℃下加热固化60分钟，得到评价用的搭载半导体元件的基板。
比较例1
与实施例1同样地操作，制成包埋半导体元件的形状的基板。
然后，以如上所得的带有基材的绝缘片A的绝缘片层面为内侧，叠合于第一层和第二层上，采用真空加压式层压装置，在压力0.8MPa、温度100℃下对其真空加热加压成型30秒钟，然后，用热风干燥机使其在温度170℃下加热固化45分钟，然后，剥离除去基材，在温度200℃下加热固化60分钟，得到评价用的搭载半导体元件的基板。
比较例2
与实施例2同样地操作，制成包埋半导体元件的形状的基板。
然后，以市售的带有基材的绝缘片C(ABF-GX13，味の素フアインケミカル株式会社制作)的绝缘片层面为内侧，叠合于第一层和第二层上，采用真空加压式层压装置，在压力1.0MPa、温度105℃下对其真空加热加压成型30秒钟，然后，剥离除去基材，用热风干燥机使其在温度180℃下加热固化90分钟，得到评价用的搭载半导体元件的基板。
对于上述各实施例和各比较例中得到的搭载半导体元件的基板的表层、第一层(第二层)的杨氏模量、线膨胀系数(热膨胀系数)以及玻璃化转变温度，按以下所示方法进行测定，它们的结果示于表1中。另外，表1也示出了芯基材的杨氏模量、线膨胀系数(热膨胀系数)以及玻璃化转变温度。
·杨氏模量
将上述各实施例和各比较例中的用于形成搭载半导体元件的基板的表层以及第一层(第二层)的2片带有基材的绝缘片，以绝缘片侧都为内侧的方式叠合，采用真空加压装置在压力2MPa、温度200℃下对其加热加压成型2小时，然后，剥离除去基材，得到绝缘片固化物。从得到的绝缘片固化物上采取8mm×35mm的评价用试样，采用DMA装置(DMA2980，测定模式：拉伸，测定长度：20mm，升温速度：5℃/min，测定温度范围：0～350℃，频率：1Hz，TAインスツルメント社制造)，测定25℃下的杨氏模量。
·线膨胀系数(热膨胀系数)
将上述各实施例和各比较例中的用于形成搭载半导体元件的基板的表层以及第一层(第二层)的2片带有基材的绝缘片，以绝缘片侧都为内侧的方式叠合，采用真空加压装置在压力2MPa、温度200℃下对其加热加压成型2小时，然后，剥离除去基材，得到绝缘片固化物。从得到的绝缘片固化物上采取4mm×20mm的评价用试样，采用TMA装置(TMA2940，测定模式：拉伸，测定长度：20mm，升温速度：10℃/min，测定温度范围：0～300℃，测定载荷：5gf，TAインスツルメント社制造)，测定面方向上的热膨胀系数。另外，将测定模式变更为压缩，测定厚度方向上的热膨胀系数。
·玻璃化转变温度
将上述各实施例和各比较例中的用于形成搭载半导体元件的基板的表层以及第一层(第二层)的2片带有基材的绝缘片，以绝缘片侧都为内侧的方式叠合，采用真空加压装置在压力2MPa、温度200℃下对其加热加压成型2小时，然后，剥离除去基材，得到绝缘片固化物。从得到的绝缘片固化物上切下10mm×30mm的评价用试样，采用DMA装置(DMA2980，测定模式：拉伸，测定长度：20mm，升温速度：5℃/min，测定温度范围：0～350℃，频率：1Hz，TAインスツルメント社制造)，以5℃/分钟的升温速度进行升温，以tanδ的峰位置作为玻璃化转变温度。
<3>搭载半导体元件的基板的评价
采用在上述各实施例和各比较例中得到的搭载半导体元件的基板各10片，进行冷热循环试验(以冷却状态-65℃、加热状态150℃，进行1000次循环以及3000次循环)，比较评价对半导体元件的保护性能。
冷热循环处理后，观察搭载有评价用器件的基板的剖面，将所搭载的半导体元件没产生裂纹、且在所搭载的半导体元件和芯基板或者第一层的界面上没产生剥离的制品作为合格品，数出合格品的数量。它们的结果示于表2中。
另外，对冷热循环(冷却状态-65℃，加热状态150℃)的冷却状态时和加热状态时的半导体元件表面部分的翘曲、以及IR回流焊处理(峰值温度260℃)的常温时(25℃)和加热状态时的半导体元件表面部分的翘曲进行测定，求出其变动值，一起示于表2中。
Figure GPA00001094730400201
由表2可知，本发明的搭载半导体元件的基板能够防止半导体元件因外部环境的变化而产生裂纹或者从基板上剥离，而且还能够防止产生翘曲。与此相对，在比较例中，得不到令人满意的结果。
工业实用性
根据本发明，能够提供一种搭载半导体元件的基板，其能够防止因外部环境的变化而产生翘曲，并且，能够防止内藏的半导体元件从基板上剥离。因此，具有工业上的实用性。

Claims (16)

1.一种搭载半导体元件的基板，其特征在于，具有：
基板；
在所述基板的一个面上搭载的半导体元件；
包埋所述半导体元件的第一层；
在所述基板的与所述第一层相反的侧上设置的材料及其组成比例与所述第一层相同的第二层；
在所述第一层上以及所述第二层上设置的至少一层的表层，
所述表层比所述第一层以及所述第二层硬，
所述表层主要由含有氰酸酯树脂、环氧树脂和重均分子量为5000～50000的苯氧树脂的树脂材料以及无机填充材料构成，
所述表层通过使用含有重均分子量为500～4500的前述氰酸酯树脂的预聚物、重均分子量为500～20000的前述环氧树脂的预聚物和前述苯氧树脂的清漆形成。
2.根据权利要求1所述的搭载半导体元件的基板，其中，将所述表层在25℃时的杨氏模量设为X GPa，将所述第一层在25℃时的杨氏模量设为YGPa时，满足0.5≤X-Y≤13的关系。
3.根据权利要求2所述的搭载半导体元件的基板，其中，所述表层在25℃时的杨氏模量为4～15GPa。
4.根据权利要求2所述的搭载半导体元件的基板，其中，所述第一层在25℃时的杨氏模量为2～10GPa。
5.根据权利要求1所述的搭载半导体元件的基板，其中，将所述表层的在20℃以上且根据JIS C 6481测定的所述表层的玻璃化转变温度Tga℃以下的、根据JIS C 6481测定的面方向上的热膨胀系数设为A ppm/℃，将所述第一层的在20℃以上且根据JIS C 6481测定的所述第一层的玻璃化转变温度Tgb℃以下的、根据JIS C 6481测定的面方向上的热膨胀系数设为B ppm/℃时，满足0.5≤B-A≤50的关系。
6.根据权利要求5所述的搭载半导体元件的基板，其中，所述表层的在20℃以上且根据JIS C 6481测定的所述表层的玻璃化转变温度Tga℃以下的、根据JIS C 6481测定的面方向上的热膨胀系数为40ppm/℃以下。
7.根据权利要求5所述的搭载半导体元件的基板，其中，所述第一层的在20℃以上且根据JIS C 6481测定的所述第一层的玻璃化转变温度Tgb℃以下的、根据JIS C 6481测定的面方向上的热膨胀系数为25～50ppm/℃。
8.根据权利要求1所述的搭载半导体元件的基板，其中，根据JIS C 6481测定的所述表层的玻璃化转变温度Tga处于100～300℃的范围内。
9.根据权利要求1所述的搭载半导体元件的基板，其中，根据JIS C 6481测定的所述第一层的玻璃化转变温度Tgb处于100～250℃的范围内。
10.根据权利要求1所述的搭载半导体元件的基板，其中，所述基板在25℃时的杨氏模量为20～50GPa。
11.根据权利要求1所述的搭载半导体元件的基板，其中，所述基板的在20℃以上且根据JIS C 6481测定的所述基板的玻璃化转变温度Tgc℃以下的、根据JIS C 6481测定的面方向上的热膨胀系数为13ppm/℃以下。
12.根据权利要求1所述的搭载半导体元件的基板，其中，所述半导体元件通过膜搭载在所述基板上。
13.根据权利要求1所述的搭载半导体元件的基板，其中，所述表层中的所述树脂材料的含量为30～70重量％。
14.根据权利要求1所述的搭载半导体元件的基板，其中，所述表层中的所述无机填充材料的含量为5～40重量％。
15.根据权利要求1所述的搭载半导体元件的基板，其中，
将所述树脂材料中的所述氰酸酯树脂的含有率设为C重量％，将所述树脂材料中的环氧树脂的含有率设为D重量％时，0.5≤D/C≤4。
16.根据权利要求1所述的搭载半导体元件的基板，其中，
将所述树脂材料中的所述氰酸酯树脂的含有率设为C重量％，将所述树脂材料中的苯氧树脂的含有率设为E重量％时，0.2≤E/C≤2。
CN200880111487.3A 2007-10-16 2008-10-15 搭载半导体元件的基板 Expired - Fee Related CN101822132B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007-269569 2007-10-16
JP2007269569 2007-10-16
JP2008-263591 2008-10-10
JP2008263591 2008-10-10
PCT/JP2008/068609 WO2009051120A1 (ja) 2007-10-16 2008-10-15 半導体素子搭載基板

Publications (2)

Publication Number Publication Date
CN101822132A CN101822132A (zh) 2010-09-01
CN101822132B true CN101822132B (zh) 2012-12-26

Family

ID=40567382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880111487.3A Expired - Fee Related CN101822132B (zh) 2007-10-16 2008-10-15 搭载半导体元件的基板

Country Status (7)

Country Link
US (1) US8269332B2 (zh)
EP (1) EP2214461A1 (zh)
JP (1) JPWO2009051120A1 (zh)
KR (1) KR20100068281A (zh)
CN (1) CN101822132B (zh)
TW (1) TW200934315A (zh)
WO (1) WO2009051120A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055509B1 (ko) * 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
US20170374748A1 (en) 2011-10-31 2017-12-28 Unimicron Technology Corp. Package structure and manufacturing method thereof
US11445617B2 (en) 2011-10-31 2022-09-13 Unimicron Technology Corp. Package structure and manufacturing method thereof
JP6144058B2 (ja) * 2013-01-31 2017-06-07 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6332672B2 (ja) * 2014-04-16 2018-05-30 新光電気工業株式会社 電池内蔵基板及びその製造方法
IT201700105273A1 (it) * 2017-09-20 2019-03-20 Nuovo Pignone Tecnologie Srl Piastra di base per turbomacchina e metodo per produrla

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467237A (zh) * 2003-03-07 2004-01-14 梁国正 一种改性氰酸酯树脂及其制备方法和应用
CN1803916A (zh) * 2005-01-13 2006-07-19 三菱瓦斯化学株式会社 树脂组合物和使用该组合物的预浸渍体和层压材料
CN1988120A (zh) * 2005-12-19 2007-06-27 Tdk株式会社 Ic内置基板的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120512A (en) * 1980-02-23 1981-09-21 Tdk Corp Thin film protecting layer
JPS61284463A (ja) * 1985-06-11 1986-12-15 Nippon Kogaku Kk <Nikon> 耐摩耗性に優れたサ−マルヘツド
JPH07297560A (ja) 1994-04-28 1995-11-10 Hitachi Ltd 多層プリント配線基板およびその実装構造体
JP2002093957A (ja) 2000-09-11 2002-03-29 Sony Corp 電子回路装置およびその製造方法
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
JP2004343021A (ja) * 2003-03-17 2004-12-02 Matsushita Electric Ind Co Ltd 部品内蔵モジュールの製造方法及び製造装置
JP2005236039A (ja) 2004-02-19 2005-09-02 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP2007043184A (ja) * 2006-09-15 2007-02-15 Sumitomo Bakelite Co Ltd 多層プリント配線板用銅箔付き絶縁シートおよびそれを用いたプリント配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1467237A (zh) * 2003-03-07 2004-01-14 梁国正 一种改性氰酸酯树脂及其制备方法和应用
CN1803916A (zh) * 2005-01-13 2006-07-19 三菱瓦斯化学株式会社 树脂组合物和使用该组合物的预浸渍体和层压材料
CN1988120A (zh) * 2005-12-19 2007-06-27 Tdk株式会社 Ic内置基板的制造方法

Also Published As

Publication number Publication date
US8269332B2 (en) 2012-09-18
EP2214461A1 (en) 2010-08-04
CN101822132A (zh) 2010-09-01
KR20100068281A (ko) 2010-06-22
JPWO2009051120A1 (ja) 2011-03-03
US20100213597A1 (en) 2010-08-26
WO2009051120A1 (ja) 2009-04-23
TW200934315A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
CN102057484B (zh) 搭载半导体元件的基板
US8110444B2 (en) Prepreg, method for manufacturing prepreg, substrate, and semiconductor device
JP5141753B2 (ja) プリプレグの製造方法
WO2012002434A1 (ja) プリプレグ、配線板および半導体装置
CN101822132B (zh) 搭载半导体元件的基板
JP2007176169A (ja) プリプレグ、基板および半導体装置
WO2012140907A1 (ja) 積層板、回路基板、半導体パッケージおよび積層板の製造方法
JP5157103B2 (ja) プリプレグ、基板および半導体装置
CN101611490B (zh) 电路板的制造方法、半导体制造装置、电路板和半导体器件
JP4983190B2 (ja) プリプレグ、回路基板および半導体装置
JP3821728B2 (ja) プリプレグ
JP4322463B2 (ja) 銅張積層板用プリプレグおよび銅張積層板
JP2008244189A (ja) 回路基板および半導体装置
JP2004277671A (ja) プリプレグおよびそれを用いたプリント配線板
JP2004006773A (ja) プリント配線板の製造方法、プリント配線板および半導体パッケージ
JP5292847B2 (ja) 半導体素子搭載基板
JP5476772B2 (ja) プリプレグおよび積層板
JP2013057065A (ja) プリプレグ、基板および半導体装置
JP2010080609A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121226

Termination date: 20131015