KR101009090B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101009090B1
KR101009090B1 KR1020077021581A KR20077021581A KR101009090B1 KR 101009090 B1 KR101009090 B1 KR 101009090B1 KR 1020077021581 A KR1020077021581 A KR 1020077021581A KR 20077021581 A KR20077021581 A KR 20077021581A KR 101009090 B1 KR101009090 B1 KR 101009090B1
Authority
KR
South Korea
Prior art keywords
adhesive sheet
resin
semiconductor device
semiconductor element
sealing
Prior art date
Application number
KR1020077021581A
Other languages
English (en)
Other versions
KR20070106033A (ko
Inventor
사다히또 미쓰미
다께시 마쯔무라
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20070106033A publication Critical patent/KR20070106033A/ko
Application granted granted Critical
Publication of KR101009090B1 publication Critical patent/KR101009090B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J161/00—Adhesives based on condensation polymers of aldehydes or ketones; Adhesives based on derivatives of such polymers
    • C09J161/04—Condensation polymers of aldehydes or ketones with phenols only
    • C09J161/06—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2666/00—Composition of polymers characterized by a further compound in the blend, being organic macromolecular compounds, natural resins, waxes or and bituminous materials, non-macromolecular organic substances, inorganic substances or characterized by their function in the composition
    • C08L2666/02—Organic macromolecular compounds, natural resins, waxes or and bituminous materials
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2666/00—Composition of polymers characterized by a further compound in the blend, being organic macromolecular compounds, natural resins, waxes or and bituminous materials, non-macromolecular organic substances, inorganic substances or characterized by their function in the composition
    • C08L2666/02—Organic macromolecular compounds, natural resins, waxes or and bituminous materials
    • C08L2666/14—Macromolecular compounds according to C08L59/00 - C08L87/00; Derivatives thereof
    • C08L2666/22—Macromolecular compounds not provided for in C08L2666/16 - C08L2666/20
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L33/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Compositions of derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1462—Polymer derived from material having at least one acrylic or alkacrylic group or the nitrile or amide derivative thereof [e.g., acrylamide, acrylate ester, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852—Adhesive compositions
    • Y10T428/2878—Adhesive compositions including addition polymer from unsaturated monomer
    • Y10T428/2887—Adhesive compositions including addition polymer from unsaturated monomer including nitrogen containing polymer [e.g., polyacrylonitrile, polymethacrylonitrile, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 본딩 패드의 오염에 기인하여 와이어 본딩을 행할 수 없게 되는 것을 방지하고, 기판, 리드 프레임 또는 반도체 소자 등의 피착체에 변형이 발생하는 것을 방지하여, 수율을 향상시키면서 제조 공정을 간략화한 반도체 장치의 제조 방법, 해당 방법에 사용하는 접착 시트 및 해당 방법에 의해 얻어지는 반도체 장치를 제공한다. 본 발명은, 반도체 소자 (13)을 피착체 (11) 위에 접착 시트 (12)를 통해 임시 고착하는 임시 고착 공정과, 가열 공정을 거치치 않고, 접합 온도 80 내지 250 ℃의 범위에서 와이어 본딩을 행하는 와이어 본딩 공정을 포함하고, 상기 접착 시트 (12)로서, 경화 전의 저장 탄성률이 80 내지 250 ℃의 온도 범위에서 1 MPa 이상, 또는 그 온도 범위 내의 임의의 온도에서 1 MPa 이상인 것을 사용하는 것을 특징으로 한다.
반도체 장치, 와이어 본딩, 리드 프레임

Description

반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은 반도체 장치의 제조 방법, 해당 방법에 사용하는 접착 시트 및 해당 방법에 의해 얻어지는 반도체 장치에 관한 것이다.
반도체 장치의 미세화, 고기능화의 요구에 대응하기 위해, 반도체칩(반도체 소자) 주요면의 전역에 배치된 전원 라인의 배선폭이나 신호 라인 간의 간격이 좁아지고 있다. 이 때문에 임피던스의 증가나, 이종 노드의 신호 라인 간에서의 신호의 간섭이 발생하여, 반도체칩의 동작 속도, 동작 전압 여유도, 내정전 파괴 강도 등에서, 충분한 성능의 발휘를 저해하는 요인이 되었다. 이들 문제를 해결하기 위해, 예를 들면 일본 특허 공개 (소)55-111151호 공보 및 일본 특허 공개 제2002-261233호 공보에는, 반도체 소자를 적층한 패키지 구조가 개시되어 있다.
한편, 반도체 소자를 기판 등에 고착할 때 사용되는 것으로서는, 열 경화성 페이스트 수지(예를 들면, 일본 특허 공개 제2002-179769호 공보 참조)나, 열 가소성 수지 및 열 경화성 수지를 병용한 접착 시트(예를 들면, 일본 특허 공개 제2000-104040호 공보 참조) 등을 들 수 있다.
종래의 반도체 장치의 제조 방법에서는, 반도체 소자와 기판, 리드 프레임 또는 반도체 소자의 접착시에, 접착 시트 또는 접착제를 사용한다. 접착은 반도체 소자와 기판 등의 압착 후(다이아 터치), 접착 시트 등을 가열 공정에 의해 경화시켜 행한다. 또한, 해당 제조 방법에서는, 반도체 소자와 기판을 전기적으로 접속하기 위한 와이어 본딩을 행하고, 그 후 밀봉 수지로 몰드하고, 후경화하여 해당 밀봉 수지에 의해 밀봉하는 것도 행해진다.
그러나, 와이어 본딩을 행할 때, 초음파 진동이나 가열에 의해 기판 등 위의 반도체 소자가 이동한다. 이 때문에, 종래에는 와이어 본딩 전에 가열 공정을 행하여 열 경화성 페이스트 수지나 열 경화성 접착 시트를 가열 경화하여, 반도체 소자가 이동하지 않도록 고착할 필요가 있었다.
또한, 열 가소성 수지를 포함하는 접착 시트나, 열 경화성 수지와 열 가소성 수지를 병용한 접착 시트에서는, 다이아 터치한 후 와이어 본딩 전에 접착 대상물과의 접착력 확보나 습윤성 향상의 목적으로, 가열 공정이 필요로 되고 있다.
그러나, 와이어 본딩 전에 접착 시트 등의 가열을 행하면, 접착 시트 등으로부터 휘발 가스가 발생한다. 이 휘발 가스가 본딩 패드를 오염시켜, 대부분의 경우 와이어 본딩을 행할 수 없게 된다는 문제점이 있다.
또한, 접착 시트 등을 가열 경화함으로써 해당 접착 시트 등의 경화 수축 등이 발생한다. 이에 따라 접착 시트에 응력이 발생하여, 리드 프레임 또는 기판에(동시에, 반도체 소자에도) 변형이 발생한다는 문제점이 있다. 또한, 와이어 본딩 공정에서는, 응력에 기인하여 반도체 소자에 균열이 발생한다는 문제점도 있다. 최근 반도체 소자의 박형화ㆍ소형화에 따라, 반도체 소자의 두께가 종래의 200 ㎛ 내지 그 이하, 나아가서는 100 ㎛ 이하까지 박층화되고 있는 현상을 감안하면, 기 판 등의 변형이나 반도체 소자의 균열의 문제는 더욱 심각한 것이며, 그 문제 해결은 점점 더 중요해지고 있다.
<발명이 해결하고자 하는 과제>
본원 발명은 상기 문제점을 고려하여 이루어진 것이며, 본딩 패드의 오염에 기인하여 와이어 본딩을 행할 수 없게 되는 것을 방지하고, 기판, 리드 프레임 또는 반도체 소자 등의 피착체에 변형이 발생하는 것을 방지하여, 수율을 향상시키면서 제조 공정을 간략화한 반도체 장치의 제조 방법, 해당 방법에 사용하는 접착 시트 및 해당 방법에 의해 얻어지는 반도체 장치를 제공하는 것에 있다.
<과제를 해결하기 위한 수단>
본원 발명자들은 상기 종래의 문제점을 해결하기 위해, 반도체 장치의 제조 방법, 해당 방법에 사용하는 접착 시트 및 해당 방법에 의해 얻어지는 반도체 장치에 대하여 예의 검토하였다. 그 결과, 하기 구성을 이용함으로써 상기 목적을 달성할 수 있다는 것을 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 따른 반도체 장치의 제조 방법은, 상기 과제를 해결하기 위해 반도체 소자를 피착체 위에 접착 시트를 통해 임시 고착하는 임시 고착 공정과, 가열 공정을 거치치 않고, 접합 온도 80 내지 250 ℃의 범위에서 와이어 본딩을 행하는 와이어 본딩 공정을 갖고, 상기 접착 시트로서, 경화 전의 저장 탄성률이 80 내지 250 ℃의 온도 범위에서 1 MPa 이상, 또는 그 온도 범위 내의 임의의 온도에서 1 MPa 이상인 것을 사용하는 것을 특징으로 한다.
상기 방법에서는, 경화 전의 저장 탄성률이 80 내지 250 ℃의 온도 범위에서 1 MPa 이상, 또는 그 온도 범위 내의 임의의 온도에서 1 MPa 이상인 접착 시트를 사용하기 때문에, 접착 시트의 가열 공정을 생략하고, 반도체 소자가 피착체 위에 임시 고착된 상태에서 와이어 본딩 공정으로 이행하여도, 해당 공정에서의 초음파 진동이나 가열에 의해, 접착 시트와 피착체의 접착면에서 변형이 발생하지 않는다. 와이어 본딩 공정을 행할 때, 와이어 본드의 성공률을 향상시킬 수 있다.
또한, 종래의 제조 방법에서는, 와이어 본딩 공정 전에 접착 시트의 가열을 행하였으며, 해당 가열에 의해 접착 시트로부터 휘발 가스가 발생하여 본딩 패드가 오염되는 경우가 있었다. 그러나 본 발명은, 이와 같은 가열을 불필요로 하기 때문에, 접착 시트로부터 휘발 가스가 발생하여 본딩 패드가 오염되는 것을 방지할 수 있다. 또한, 접착 시트를 가열하는 공정의 생략에 의해, 기판 등에 변형이 발생하거나, 반도체 소자에 균열이 발생하지 않는다. 그 결과, 반도체 소자의 박형화가 한층 더 가능해진다.
상기 피착체는 기판, 리드 프레임 또는 반도체 소자인 것이 바람직하다.
상기 반도체 소자를 밀봉 수지에 의해 밀봉하는 밀봉 공정과, 상기 밀봉 수지의 후경화를 행하는 후경화 공정을 포함하고, 상기 밀봉 공정 및/또는 후경화 공정에서, 가열에 의해 밀봉 수지를 경화시킴과 동시에, 상기 접착 시트를 통해 반도체 소자와 피착체를 고착시키는 것이 바람직하다. 이에 따라, 접착 시트를 통한 반도체 소자와 피착체의 고착을 밀봉 수지의 경화와 동시에 행하는 것이 가능해지며, 제조 공정의 간소화를 도모할 수 있다.
또한, 상기 접착 시트로서, 열 가소성 수지를 포함하는 것을 사용하는 것이 바람직하다.
또한, 상기 접착 시트로서, 열 경화성 수지와 열 가소성 수지 모두를 포함하는 것을 사용하는 것이 바람직하다.
또한, 상기 열 가소성 수지로서, 아크릴 수지를 사용하는 것이 바람직하다. 또한, 상기 열 경화성 수지로서, 에폭시 수지 및/또는 페놀 수지를 사용하는 것이 바람직하다. 이들 수지는 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다.
또한, 본 발명에 따른 접착 시트는, 상기 과제를 해결하기 위해 반도체 장치의 제조에 사용되는 접착 시트이며, 경화 전의 저장 탄성률이 80 내지 250 ℃의 온도 범위에서 1 MPa 이상, 또는 그 온도 범위 내의 임의의 온도에서 1 MPa 이상인 것을 특징으로 한다.
상기 접착 시트는 열 가소성 수지를 포함하는 것이 바람직하다.
또한, 상기 접착 시트는 열 경화성 수지와 열 가소성 수지 모두를 포함하는 것이 바람직하다.
또한, 상기 열 가소성 수지는 아크릴 수지인 것이 바람직하다.
또한, 상기 열 경화성 수지는 에폭시 수지 및/또는 페놀 수지인 것이 바람직하다.
상기 접착 시트에는 가교제가 첨가되어 있는 것이 바람직하다.
본 발명에 따른 반도체 장치는, 상기 과제를 해결하기 위해 상기에 기재된 반도체 장치의 제조 방법에 의해 얻어진 것을 특징으로 한다.
<발명의 효과>
본 발명은, 상기에 설명한 수단에 의해 이하에 설명하는 바와 같은 효과를 발휘한다.
즉, 본 발명에 따르면, 80 내지 250 ℃의 온도 범위에서, 또는 그 온도 범위 내의 임의의 온도에서 경화 전의 저장 탄성률이 1 MPa 이상인 접착 시트를 사용하기 때문에, 접착 시트의 가열 공정을 생략하고 와이어 본딩 공정으로 이행하여도, 접착 시트와 피착체의 접착면에서 변형이 발생하는 것을 방지하고, 상기 와이어 본딩 공정을 양호하게 행할 수 있다. 또한, 가열 공정을 생략할 수 있기 때문에, 접착 시트로부터 휘발 가스가 발생하지 않는다. 이 때문에, 본딩 패드가 오염되는 것을 방지할 수 있다. 따라서 본 발명은, 반도체 장치의 생산성을 향상시킴과 동시에, 수율의 향상을 도모할 수 있다.
또한, 상기 반도체 소자 위에 1 또는 2 이상의 반도체 소자를 상기 접착 시트를 통해 적층하는 경우나, 필요에 따라 상기 반도체 소자와 반도체 소자 사이에 상기 접착 시트를 통해 스페이서를 적층하는 경우에도 동일한 작용 효과를 발휘한다. 또한, 상기 제조 공정의 간략화는 복수의 반도체 소자 등의 3차원 실장에서, 제조 효율의 향상을 한층 더 도모할 수 있다.
[도 1] 본 발명의 실시 형태 1에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
[도 2] 본 발명의 실시 형태 2에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
[도 3] 본 발명의 실시 형태 3에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
[도 4] 본 발명의 실시 형태 4에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
[도 5] 본 발명의 실시 형태 5에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
[도 6] 본 발명의 실시 형태 6에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
[도 7] 상기 실시 형태 6에 따른 반도체 장치의 제조 방법에 의해 얻어진 반도체 장치의 개략을 나타내는 단면도이다.
[도 8] 본 발명의 실시 형태 7에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
<발명을 실시하기 위한 최선의 형태>
(실시 형태 1)
본 발명의 실시 형태에 대하여 도 1을 참조하면서 설명한다. 도 1은, 본 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다. 단, 설명에 불필요한 부분은 생략하고, 설명을 용이하게 하기 위해 확대 또는 축소 등을 행 하여 도시한 부분이 있다. 이것은 이하의 도면에 대해서도 동일하다.
본 실시 형태에 따른 반도체 장치의 제조 방법은, 반도체 소자 (13)을 기판 또는 리드 프레임(피착체, 이하 간단히 기판 등이라고 칭함) (11) 위에 접착 시트 (12)로 임시 고착하는 임시 고착 공정과, 가열 공정을 거치치 않고 와이어 본딩을 행하는 와이어 본딩 공정을 갖는다. 또한, 반도체 소자 (13)을 밀봉 수지 (15)로 밀봉하는 밀봉 공정과, 해당 밀봉 수지 (15)를 후경화하는 후경화 공정을 갖는다.
상기 임시 고착 공정은 도 1(a)에 도시한 바와 같이, 반도체 소자 (13)을 접착 시트 (12)를 통해 기판 등 (11)에 임시 고착하는 공정이다. 반도체 소자 (13)을 기판 등 (11) 위에 임시 고착하는 방법으로서는, 예를 들면 기판 등 (11) 위에 접착 시트 (12)를 적층한 후, 접착 시트 (12) 위에 와이어 본드면이 상측이 되도록 하여 반도체 소자 (13)을 차례로 적층하여 임시 고착하는 방법을 들 수 있다. 또한, 미리 접착 시트 (12)가 임시 고착된 반도체 소자 (13)을 기판 등 (11)에 임시 고착하여 적층할 수도 있다.
상기 기판으로서는, 종래 공지된 것을 사용할 수 있다. 또한, 상기 리드 프레임으로서는 CU 리드 프레임, 42 Alloy 리드 프레임 등의 금속 리드 프레임이나 유리 에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등을 포함하는 유기 기판을 사용할 수 있다. 그러나, 본 발명은 이것으로 한정되지 않으며, 반도체 소자를 마운트하고, 반도체 소자와 전기적으로 접속하여 사용 가능한 회로 기판도 포함된다.
상기 접착 시트 (12)로서는, 그 경화 전의 저장 탄성률이 80 내지 250 ℃의 온도 범위에서 1 MPa 이상, 또는 그 온도 범위 내의 임의의 온도에서 1 MPa 이상인 것을 사용하고, 보다 바람직하게는 1 내지 100 MPa의 범위 내인 것을 사용한다. 접착 시트 (12)의 저장 탄성률이 1 MPa 이상이면, 가열 공정을 거치지 않고 와이어 본딩 공정을 행하여도, 해당 공정에서의 초음파 진동이나 가열에 의해, 접착 시트 (12)와 반도체 소자 (13) 또는 기판 등 (11)의 접착면에서 변형이 발생하지 않는다. 즉, 와이어 본딩시의 초음파 진동에 의해 반도체 소자가 이동하지 않고, 이에 따라 와이어 본딩의 성공률이 저하되는 것을 방지하여, 수율의 향상을 도모할 수 있다. 또한, 접착 시트 (12)에 대해서는, 후단에서 더욱 상세히 설명한다.
상기 와이어 본딩 공정은, 기판 등 (11)의 단자부(내측 리드)의 선단과 반도체 소자 (13) 위의 전극 패드(도시하지 않음)를 본딩 와이어 (14)로 전기적으로 접속하는 공정이다(도 1(b) 참조). 본 공정은, 접착 시트 (12)에 의한 고착을 행하지 않고 실행된다. 또한, 본 공정의 과정에서 접착 시트 (12)에 의해 반도체 소자 (13)과 기판 등 (11)이 고착되지 않는다. 상기 본딩 와이어 (14)로서는, 예를 들면 금선, 알루미늄선 또는 동선 등이 사용된다. 와이어 본딩을 행할 때, 그 접합 온도는 80 내지 250 ℃일 필요가 있고, 보다 바람직하게는 80 내지 220 ℃의 범위 내이다. 80 ℃ 미만이면, 접합한 와이어의 강도가 약해진다는 문제점이 있다. 한편 250 ℃를 초과하면, 기판에 변형이 발생하여 안정적으로 와이어 본딩을 행할 수 없다는 문제점이 있다. 또한, 가열 시간은 수초 내지 수분간 행해진다.
결선은 상기 온도 범위 내가 되도록 가열된 상태에서, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행해진다. 이와 같은 방법 으로서는, 예를 들면 초음파 방식이나 초음파 열 압착 방식을 들 수 있다. 또한, 열 압착 방식 등은, 일반적으로 접합 온도가 300 내지 350 ℃에서 행해지기 때문에, 본 발명에서는 바람직하지 않다.
상기 밀봉 공정은, 밀봉 수지 (15)에 의해 반도체 소자 (13)을 밀봉하는 공정이다(도 1(c) 참조). 본 공정은, 기판 등 (11)에 탑재된 반도체 소자 (13)이나 본딩 와이어 (14)를 보호하기 위해 행해진다. 본 공정은, 밀봉용의 수지를 금형으로 성형함으로써 행한다. 밀봉 수지 (15)로서는, 예를 들면 에폭시계의 수지를 사용한다. 수지 밀봉시의 가열 온도는 통상적으로 175 ℃에서 60 내지 90초간 행해지지만, 본 발명은 이것으로 한정되지 않으며, 예를 들면 165 내지 185 ℃에서 수분간 경화할 수 있다. 이에 따라, 밀봉 수지를 경화시킴과 동시에, 접착 시트 (12)를 통해 반도체 소자 (13)과 기판 등 (11)을 고착시킨다. 즉, 본 발명에서는, 후술하는 후경화 공정이 행해지지 않는 경우에도, 본 공정에서는 접착 시트 (12)에 의한 고착이 가능하고, 제조 공정수의 감소 및 반도체 장치의 제조 기간의 단축에 기여할 수 있다.
상기 후경화 공정에서는, 상기 밀봉 공정에서 경화가 부족한 밀봉 수지 (15)를 완전히 경화시킨다. 밀봉 공정에서 접착 시트 (12)에 의해 고착이 되지 않는 경우에도, 본 공정에서 밀봉 수지 (15)의 경화와 함께 접착 시트 (12)에 의한 고착이 가능해진다. 본 공정에서의 가열 온도는 밀봉 수지의 종류에 따라 상이하지만, 예를 들면 165 내지 185 ℃의 범위 내이고, 가열 시간은 0.5 내지 8 시간 정도이다.
이어서, 상기 접착 시트 (12)에 대하여 설명한다. 접착 시트 (12)는, 80 내지 250 ℃의 온도 범위에서 1 MPa 이상, 또는 그 온도 범위 내의 임의의 온도에서 1 MPa 이상이면, 그 구성은 특별히 한정되지 않는다. 본 실시 형태에서는, 저장 탄성률을 상기 수치 범위 내로 하기 때문에, 예를 들면 후술하는 재료군으로부터 필요한 재료를 적절하게 선택하여, 소정의 조건하에 접착 시트 (12)를 제조할 수 있다. 또한, 접착 시트 (12)의 저장 탄성률은, 예를 들면 열 가소성 수지량을 증가시킴으로써 저하시킬 수 있고, 한편 열 경화성 수지량을 증가시킴으로써 증대시키는 것도 가능하다.
예를 들면, 접착제층의 단층만을 포함하는 접착 시트나, 코어 재료의 한쪽 면 또는 양면에 접착제층을 형성한 다층 구조의 접착 시트 등을 들 수 있다. 상기 코어 재료로서는, 필름(예를 들면 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카르보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다. 또한, 접착 시트와 다이싱 시트의 일체형인 것도 사용할 수 있다.
상기 접착제층은 접착 기능을 갖는 층이며, 그 구성 재료로서는 열 가소성 수지와 열 경화성 수지를 병용한 것을 들 수 있다. 또한, 열 가소성 수지 단독으로도 사용 가능하다.
상기 열 가소성 수지로서는 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크 릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열 가소성 폴리이미드 수지, 6-나일론이나 6,6 나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지 또는 불소 수지 등을 들 수 있다. 이들 열 가소성 수지는 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열 가소성 수지 중 이온성 불순물이 적고, 내열성이 높으며, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴계 수지로서는 특별히 한정되지 않으며, 탄소수 30 이하, 특히 탄소수 4 내지 18의 직쇄 또는 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르 중 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예를 들면 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 또는 도데실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 단량체로서는 특별히 한정되지 않으며, 예를 들면 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 또는 크로톤산 등과 같은 카르복실기 함유 단량체, 말레산 무수물 또는 이타콘산 무수물 등과 같은 산 무수물 단량체, (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드 록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴 또는 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 또는 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체를 들 수 있다.
상기 열 경화성 수지로서는 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지, 또는 열 경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열 가소성 수지 중, 특히 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정되지 않으며, 예를 들면 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 이관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 또는 글리시딜아민형 등의 에폭시 수지가 사용된다. 이들은 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한 상기 페놀 수지는 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들면 페놀노볼락 수지, 페놀아랄킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아랄킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예를 들면 상기 에폭시 수지 성분 중의 에폭시기 1 당량당 페놀 수지 중의 수산기가 0.5 내지 2 당량이 되도록 배합하는 것이 바람직하다. 보다 바람직한 것은 0.8 내지 1.2 당량이다. 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
또한, 본 발명에서는 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 접착 시트가 특히 바람직하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 아크릴 수지 성분 100 중량부에 대하여 에폭시 수지와 페놀 수지의 혼합량이 10 내지 200 중 량부이다.
본 발명의 접착 시트 (12)에는, 미리 어느 정도 가교시키기 위해, 그 제조시에 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시는 것이 바람직하다. 이에 따라, 고온하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모한다.
상기 가교제로서는, 종래 공지된 것을 사용할 수 있다. 특히, 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 유기 수지 성분 100 중량부에 대하여 통상적으로 0.05 내지 7 중량부로 하는 것이 바람직하다. 가교제의 양이 7 중량부를 초과하면, 접착력이 저하되기 때문에 바람직하지 않다. 한편, 0.05 중량부 미만이면, 응집력이 부족하기 때문에 바람직하지 않다. 또한, 이와 같은 폴리이소시아네이트 화합물과 함께, 필요에 따라 에폭시 수지 등의 다른 다관능성 화합물을 포함시킬 수도 있다.
또한, 본 발명의 접착 시트 (12)에는, 그 용도에 따라 무기 충전제를 적절하게 배합할 수 있다. 무기 충전제의 배합은, 도전성의 부여나 열 전도성의 향상, 탄성률의 조절 등을 가능하게 한다. 상기 무기 충전제로서는, 예를 들면 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 기타 카본 등을 포함하는 다양한 무기 분말을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이 중에서도 실리카, 특히 용융 실리카가 바람직하게 사용된다. 또한, 무기 충전제의 평균 입경은 0.1 내지 80 ㎛의 범위 내인 것이 바람직하다.
상기 무기 충전제의 배합량은, 유기 수지 성분 100 중량부에 대하여 0 내지 80 중량부로 설정하는 것이 바람직하고, 0 내지 70 중량부로 설정하는 것이 보다 바람직하다.
또한, 본 발명의 접착 시트 (12)에는, 상기 무기 충전제 이외에 필요에 따라 다른 첨가제를 적당히 배합할 수 있다. 다른 첨가제로서는, 예를 들면 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다.
상기 난연제로서는, 예를 들면 삼산화안티몬, 오산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 이들은 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다.
상기 실란 커플링제로서는, 예를 들면 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 이온 트랩제로서는, 예를 들면 히드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이들은 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다.
(실시 형태 2)
본 발명의 형태 2에 따른 반도체 장치의 제조 방법에 대하여, 도 2를 참조하 면서 설명한다. 도 2는, 본 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
본 실시 형태에 따른 반도체 장치는, 상기 실시 형태 1에 따른 반도체 장치에 비해, 복수의 반도체 소자를 적층하여 3차원 실장으로 한 점이 상이하다. 보다 상세하게는, 반도체 소자 위에 다른 반도체 소자를 상기 접착 시트를 통해 적층하는 공정을 포함하는 점이 상이하다.
우선, 도 2(a)에 도시한 바와 같이, 소정의 크기로 절단한 적어도 1개 이상의 접착 시트 (12)를 피착체인 기판 등 (11)에 임시 고착한다. 이어서, 접착 시트 (12) 위에 반도체 소자 (13)을 와이어 본드면이 상측이 되도록 하여 임시 고착한다(도 2(b) 참조). 또한, 반도체 소자 (13) 위에, 전극 패드 부분을 피하여 접착 시트 (14)를 임시 고착한다(도 2(c) 참조). 또한, 접착 시트 (14) 위에, 와이어 본드면이 상측이 되도록 하여 반도체 소자 (13)을 형성한다(도 2(d) 참조).
이어서, 가열 공정을 행하지 않고, 도 2(e)에 도시한 바와 같이 와이어 본딩 공정을 행한다. 이에 따라, 반도체 소자 (13)에서의 전극 패드와 기판 등 (11)을 본딩 와이어 (16)으로 전기적으로 접속한다.
이어서, 밀봉 수지에 의해 반도체 소자 (13)을 밀봉하는 밀봉 공정을 행하여 밀봉 수지를 자화(磁化)시킴과 동시에, 접착 시트 (12)ㆍ(14)에 의해 기판 등 (11)과 반도체 소자 (13) 사이, 및 반도체 소자 (13)끼리의 사이를 고착시킨다. 또한, 밀봉 공정 후에 후경화 공정을 행할 수도 있다.
본 실시 형태에 따르면, 반도체 소자의 3차원 실장의 경우에도, 접착 시트 (12)ㆍ(14)의 가열에 의한 가열 처리를 행하지 않기 때문에, 제조 공정의 간소화 및 수율의 향상을 도모할 수 있다. 또한, 기판 등 (11)에 변형이 발생하거나, 반도체 소자 (13)에 균열이 발생하지 않기 때문에, 반도체 소자의 박형화가 한층 더 가능해진다.
(실시 형태 3)
본 실시 형태의 3에 따른 반도체 장치의 제조 방법에 대하여, 도 3을 참조하면서 설명한다. 도 3은, 본 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
본 실시 형태에 따른 반도체 장치는, 상기 실시 형태 2에 따른 반도체 장치에 비해, 적층한 반도체 소자 간에 스페이서를 개재시킨 점이 상이하다. 보다 상세하게는, 반도체 소자와 반도체 소자 사이에 접착 시트를 통해 스페이서를 적층하는 공정을 포함하는 점이 상이하다.
우선, 도 3(a) 내지 3(c)에 도시한 바와 같이, 상기 실시 형태 2와 동일하게 하여 기판 등 (11) 위에 접착 시트 (12), 반도체 소자 (13) 및 접착 시트 (14)를 차례로 적층하여 임시 고착한다. 또한, 접착 시트 (14) 위에 스페이서 (21), 접착 시트 (14) 및 반도체 소자 (13)을 차례로 적층하여 임시 고착한다(도 3(d) 내지 3(f) 참조).
이어서, 가열 공정을 행하지 않고, 도 3(g)에 도시한 바와 같이 와이어 본딩 공정을 행한다. 이에 따라, 반도체 소자 (13)에서의 전극 패드와 기판 등 (11)을 본딩 와이어 (16)으로 전기적으로 접속한다.
이어서, 밀봉 수지에 의해 반도체 소자 (13)을 밀봉하는 밀봉 공정을 행하여 밀봉 수지를 경화시킴과 동시에, 접착 시트 (12)ㆍ(14)에 의해 기판 등 (11)과 반도체 소자 (13) 사이, 및 반도체 소자 (13)과 스페이서 (21) 사이를 고착시킨다. 또한, 밀봉 공정 후에 후경화 공정을 행할 수도 있다. 이상의 제조 공정을 행함으로써, 본 실시 형태에 따른 반도체 장치를 얻을 수 있다.
또한, 상기 스페이서로서는 특별히 한정되지 않으며, 예를 들면 종래 공지된 실리콘칩, 폴리이미드 필름 등을 사용할 수 있다.
(실시 형태 4)
본 실시 형태 4에 따른 반도체 장치의 제조 방법에 대하여, 도 4를 참조하면서 설명한다. 도 4는, 본 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
우선, 도 4(a)에 도시한 바와 같이, 접착 시트 (12')를 반도체 웨이퍼 (13')의 이면에 접착하여 접착 시트가 부착된 반도체 웨이퍼를 제조한다. 이어서, 반도체 웨이퍼 (13')에 다이싱 테이프 (33)을 임시 고착한다(도 4(b) 참조). 또한, 접착 시트가 부착된 반도체 웨이퍼를 소정의 크기가 되도록 다이싱하여 칩상으로 하고(도 4(c) 참조), 다이싱 테이프 (33)으로부터 접착제가 부착된 칩을 박리한다.
이어서, 도 4(d)에 도시한 바와 같이, 접착 시트 (12)가 부착된 반도체 소자 (13)을 와이어 본딩면이 상측이 되도록 하여 기판 등 (11) 위에 임시 고착한다. 또한, 접착 시트 (31)이 부착된 크기가 상이한 반도체 소자 (32)를 와이어 본드면이 상측이 되도록 하여 반도체 소자 (13) 위에 임시 고착한다.
이어서, 가열 공정을 행하지 않고, 도 4(e)에 도시한 바와 같이 와이어 본딩 공정을 행한다. 이에 따라, 반도체 소자 (13)ㆍ(32)에서의 전극 패드와 기판 등 (11)을 본딩 와이어 (16)으로 전기적으로 접속한다.
이어서, 밀봉 수지에 의해 반도체 소자를 밀봉하는 밀봉 공정을 행하여 밀봉 수지를 경화시킴과 동시에, 접착 시트 (12)ㆍ(31)에 의해 기판 등 (11)과 반도체 소자 (13) 사이, 및 반도체 소자 (13)과 반도체 소자 (32) 사이를 고착시킨다. 또한, 밀봉 공정 후에 후경화 공정을 행할 수도 있다. 이상의 제조 공정을 행함으로써 ,본 실시 형태에 따른 반도체 장치를 얻을 수 있다.
(실시 형태 5)
본 실시 형태 5에 따른 반도체 장치의 제조 방법에 대하여, 도 5를 참조하면서 설명한다. 도 5는, 본 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
본 실시 형태에 따른 반도체 장치의 제조 방법은, 상기 실시 형태 4에 따른 반도체 장치의 제조 방법에 비해, 다이싱 테이프 (33) 위에 접착 시트 (12')를 적층한 후, 추가로 접착 시트 (12') 위에 반도체 웨이퍼 (13')를 적층한 점이 상이하다.
우선, 도 5(a)에 도시한 바와 같이, 다이싱 테이프 (33) 위에 접착 시트 (12')를 적층한다. 또한, 접착 시트 (12') 위에 반도체 웨이퍼 (13')를 적층한다(도 5(b) 참조). 또한, 접착 시트가 부착된 반도체 웨이퍼를 소정의 크기가 되도록 다이싱하여 칩상으로 하고(도 5(c) 참조), 다이싱 테이프 (33)으로부터 접착제 가 부착된 칩을 박리한다.
이어서, 도 5(d)에 도시한 바와 같이, 접착 시트 (12)가 부착된 반도체 소자 (13)을 와이어 본드면이 상측이 되도록 하여 기판 등 (11) 위에 임시 고착한다. 또한, 접착 시트 (31)이 부착된 크기가 상이한 반도체 소자 (32)를 와이어 본드면이 상측이 되도록 하여 반도체 소자 (13) 위에 임시 고착한다. 이때, 반도체 소자 (32)의 고착은, 하단의 반도체 소자 (13)의 전극 패드 부분을 피하여 행해진다.
이어서, 가열 공정을 행하지 않고, 도 5(e)에 도시한 바와 같이 와이어 본딩 공정을 행한다. 이에 따라, 반도체 소자 (13)ㆍ(32)에서의 전극 패드와 기판 등 (11)에서의 내부 접속용 랜드를 본딩 와이어 (16)으로 전기적으로 접속한다.
이어서, 밀봉 수지에 의해 반도체 소자 (13), (32)를 밀봉하는 밀봉 공정을 행하여 밀봉 수지를 경화시킴과 동시에, 접착 시트 (12)ㆍ(3)1에 의해 기판 등 (11)과 반도체 소자 (13) 사이, 및 반도체 소자 (13)과 반도체 소자 (32) 사이를 고착시킨다. 또한, 밀봉 공정 후에 후경화 공정을 행할 수도 있다. 이상의 제조 공정을 행함으로써, 본 실시 형태에 따른 반도체 장치를 얻을 수 있다.
(실시 형태 6)
본 실시 형태 6에 따른 반도체 장치의 제조 방법에 대하여, 도 6 및 도 7을 참조하면서 설명한다. 도 6은, 본 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다. 도 7은, 본 실시 형태에 따른 반도체 장치의 제조 방법에 의해 얻어진 반도체 장치의 개략을 나타내는 단면도이다.
본 실시 형태에 따른 반도체 장치는, 상기 실시 형태 3에 따른 반도체 장치 에 비해, 스페이서로서 코어 재료를 사용한 점이 상이하다.
우선, 상기 실시 형태 5와 동일하게 하여, 다이싱 테이프 (33) 위에 접착 시트 (12')를 적층한다. 또한, 접착 시트 (12') 위에 반도체 웨이퍼 (13')를 적층한다. 또한, 접착 시트가 부착된 반도체 웨이퍼를 소정의 크기가 되도록 다이싱하여 칩상으로 하고, 다이싱 테이프 (33)으로부터 접착제가 부착된 칩을 박리한다. 이에 따라, 접착 시트 (12)를 구비한 반도체 소자 (13)을 얻는다.
한편, 다이싱 테이프 (33) 위에 접착 시트 (41)을 형성하고(도 6(a) 참조), 상기 접착 시트 (41) 위에 코어 재료 (42)를 접착한다(도 6(b) 참조). 또한, 소정의 크기가 되도록 다이싱하여 칩상으로 하고(도 6(c) 참조), 다이싱 테이프 (33)으로부터 접착제가 부착된 칩을 박리한다. 이에 따라, 접착 시트 (41')를 구비한 칩상의 코어 재료 (42')를 얻는다.
이어서, 상기 반도체 소자 (13)을 와이어 본드면이 상측이 되도록, 기판 등 (11) 위에 접착 시트 (12)를 통해 임시 고착한다. 또한, 반도체 소자 (13) 위에 접착 시트 (41')를 통해 코어 재료 (42')를 임시 고착한다. 또한, 코어 재료 (42') 위에 접착 시트 (12)를 통해 반도체 소자 (13)을 와이어 본드면이 상측이 되도록 임시 고착한다.
이어서, 가열 공정을 행하지 않고 와이어 본딩 공정을 행한다. 이에 따라, 반도체 소자 (13)에서의 전극 패드와 기판 등 (11)에서의 내부 접속용 랜드를 본딩 와이어 (16)으로 전기적으로 접속한다(도 7 참조).
이어서, 밀봉 수지에 의해 반도체 소자를 밀봉하는 밀봉 공정을 행하여 밀봉 수지를 경화시킴과 동시에, 접착 시트 (12)ㆍ(41')에 의해 기판 등 (11)과 반도체 소자 (13) 사이, 및 반도체 소자 (13)과 코어 재료 (42') 사이를 고착시킨다. 이상의 제조 공정을 행함으로써, 본 실시 형태에 따른 반도체 장치를 얻을 수 있다. 또한, 밀봉 공정 후에 후경화 공정을 행할 수도 있다.
상기 코어 재료로서는 특별히 한정되지 않으며, 종래 공지된 것을 사용할 수 있다. 구체적으로는, 필름(예를 들면 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카르보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 미러 실리콘 웨이퍼, 실리콘 기판 또는 유리 기판 등을 사용할 수 있다.
(실시 형태 7)
본 실시 형태 7에 따른 반도체 장치의 제조 방법에 대하여, 도 8을 참조하면서 설명한다. 도 8은, 본 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
본 실시 형태에 따른 반도체 장치의 제조 방법은, 상기 실시 형태 6에 따른 반도체 장치의 제조 방법에 비해, 코어 재료의 다이싱 대신에 펀칭 등에 의해 칩화한 점이 상이하다.
우선, 상기 실시 형태 6과 동일하게 하여, 접착 시트 (12)를 구비한 반도체 소자 (13)을 얻는다. 한편, 접착 시트 (41) 위에 코어 재료 (42)를 접착한다. 또한, 소정의 크기가 되도록 펀칭 등에 의해 칩상으로 하고, 접착 시트 (41')를 구비한 칩상의 코어 재료 (42')를 얻는다.
이어서, 상기 실시 형태 6과 동일하게 하여, 접착 시트 (12)ㆍ(41')를 통해 코어 재료 (42') 및 반도체 소자 (13)을 차례로 적층하여 임시 고착한다.
또한, 와이어 본딩 공정, 밀봉 공정, 필요에 따라 후경화 공정을 행하여, 본 실시 형태에 따른 반도체 장치를 얻을 수 있다.
(기타 사항)
이상의 설명에서는, 본 발명의 가장 바람직한 실시 양태에 대하여 설명하였다. 그러나, 본 발명은 해당 실시 양태로 한정되지 않으며, 본 발명의 특허 청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 범위에서 다양한 변경이 가능하다.
즉, 상기 기판 등 위에 반도체 소자를 3차원 실장하는 경우, 반도체 소자의 회로가 형성되는 면 측에는, 버퍼 코팅막이 형성될 수도 있다. 해당 버퍼 코팅막으로서는, 예를 들면 질화규소막이나 폴리이미드 수지 등의 내열 수지를 포함하는 것을 들 수 있다.
또한, 반도체 소자의 3차원 실장시에, 각 단에서 사용되는 접착 시트는 동일한 조성을 포함하는 것으로 한정되지 않으며, 제조 조건이나 용도 등에 따라 적절하게 변경 가능하다.
또한, 상기 실시 형태에서 설명한 적층 방법은 예시적으로 나타낸 것이며, 필요에 따라 적절하게 변경이 가능하다. 예를 들면, 상기 실시 형태 2에 따른 반도체 장치의 제조 방법에서는, 2단째 이후의 반도체 소자를 상기 실시 형태 3에서 설명한 적층 방법으로 적층하는 것도 가능하다.
또한, 상기 실시 형태에서는, 기판 등에 복수의 반도체 소자를 적층시킨 후, 일괄적으로 와이어 본딩 공정을 행하는 양태에 대하여 설명했지만, 본 발명은 이것으로 한정되지 않는다. 예를 들면, 반도체 소자를 기판 등 위에 적층할 때마다 와이어 본딩 공정을 행하는 것도 가능하다.
이하에, 본 발명의 바람직한 실시예를 예시적으로 상세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한, 본 발명의 범위를 이들로만 한정하는 취지의 것이 아니며, 단순한 설명예에 불과하다. 또한 각 예 중 부 및 ％는 특별히 기재하지 않는 한 모두 중량 기준이다.
(실시예 1)
아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 중합체(네가미 고교(주) 제조, 파라클론 W-197CM) 100부에 대하여, 다관능 이소시아네이트계 가교제 3부, 에폭시 수지(재팬 에폭시 레진(주) 제조, 에피코트 1004) 23부, 페놀 수지(미쯔이 가가꾸(주) 제조, 미렉스 XLC-LL) 6부를 메틸에틸케톤에 용해시켜, 농도 20 ％의 접착제 조성물의 용액을 제조하였다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 폴리에틸렌테레프탈레이트 필름(두께 50 ㎛)을 포함하는 이형 처리 필름 위에 도포하였다. 또한, 120 ℃에서 3분간 건조시킴으로써, 두께 25 ㎛의 본 실시예 1에 따른 접착 시트를 제조하였다.
(실시예 2)
본 실시예 2에서는 실시예 1에서 사용한 아크릴산에스테르계 중합체 대신에, 부틸아크릴레이트를 주성분으로 한 중합체(네가미 고교(주) 제조, 파라클론 SN-710)를 사용한 것 이외에는, 상기 실시예 1과 동일하게 하여, 본 실시예 2에 따른 접착 시트(두께 25 ㎛)를 제조하였다.
(비교예 1)
아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 중합체(네가미 고교(주) 제조, 파라클론 W-197CM) 100부에 대하여, 에폭시 수지(재팬 에폭시 레진(주) 제조, 에피코트 1004) 23부, 페놀 수지(미쯔이 가가꾸(주) 제조, 미렉스 XLC-LL) 6부를 메틸에틸케톤에 용해시켜, 농도 20 ％의 접착제 조성물의 용액을 조정하였다.
이 접착제 조성물의 용액을, 박리 라이너로서 실리콘 이형 처리한 폴리에틸렌테레프탈레이트 필름(두께 50 ㎛)을 포함하는 이형 처리 필름 위에 도포하였다. 또한, 120 ℃에서 3분간 건조시킴으로써, 비교예 1에 따른 접착 시트(두께 25 ㎛)를 제조하였다.
(비교예 2)
비교예 2에서는, 상기 비교예 1에서 사용한 아크릴산에스테르계 중합체 대신에, 부틸아크릴레이트를 주성분으로 한 중합체(네가미 고교(주) 제조, 파라클론 SN-710)를 사용한 것 이외에는, 비교예 1과 동일하게 하여, 비교예 2에 따른 접착 시트(두께 25 ㎛)를 제조하였다.
〔저장 탄성률 측정〕
상기 실시예 및 비교예에서 제조한 접착 시트에 대하여, 경화 전의 저장 탄성률을 이하와 같이 측정하였다.
측정 장치는, 동적 점탄성 측정 장치(RSAn Reometric Scientific사 제조)를 사용하여 측정된다. 측정 조건은 시트를 세로 10 ㎜×가로 5 ㎜로 절단하고, 인장 모드에서 일정한 주파수(10 Hz)로 온도를 10 ℃/분으로 승온시켜, 30 내지 280 ℃에서의 측정을 행하고, 그 80 내지 250 ℃에서의 저장 탄성률을 결정하였다.
이들의 결과를 하기 표 1에 나타낸다.
Figure 112007068202302-pct00001
표 1에 나타낸 바와 같이 실시예 1 및 2에 따른 접착 시트는, 어떠한 열판 온도에서도 1.0 MPa 이상의 저장 탄성률을 나타내었다. 한편, 비교예 1 및 2에 따른 접착 시트의 전단 접착력은 0.2 MPa 이하였다. 또한, 비교예 1 및 2에서의 100 내지 250 ℃에서의 저장 탄성률은, 측정 한계(0.1 MPa)보다 작았다.
〔와이어 본딩성〕
실시예 및 비교예의 접착 시트를 사용하여, 반도체 소자와 리드 프레임, 기판, 반도체 소자를 사용한 경우의 와이어 본딩성을 평가하였다.
우선, 기판, 리드 프레임 및 반도체 소자에 대하여 각종 시료를 제조하였다.
즉, 기판(UniMicron Technology Corporation 제조, 상품명: FTBGA16X16(2216-001A01))의 경우에는, 얻어진 접착 시트를 세퍼레이터로부터 박리한 후, 6 ㎜□로 절단한 것을 사용하였다. 한편, 알루미늄 증착 웨이퍼를 다이싱하여, 세로 6 ㎜×가로 6 ㎜×두께 100 ㎛의 칩을 제조하였다. 이 칩을 기판에 다이아 터치하여 시험편을 제조하였다. 다이아 터치는, 120 ℃의 온도하에 하중(0.25 MPa)을 가하여 1초간 가열하는 조건하에, 다이 본더((주)신가와 제조 SPA-300)를 사용하여 행하였다.
또한, 리드 프레임(신꼬 덴끼 가부시끼가이샤 제조, 품명 CA-F313(MF202))의 경우에는, 접착 시트를 세퍼레이터로부터 박리한 후, 7.5 ㎜□로 절단한 것을 사용하였다. 한편, 알루미늄 증착 웨이퍼를 다이싱하여, 세로 7.5 ㎜×가로 7.5 ㎜×두께 100 ㎛의 칩을 제조하였다. 이 칩을 기판에 다이아 터치하여 시험편을 제조하였다. 다이아 터치는 기판의 경우와 동일한 조건으로 행하였다.
또한, 반도체 소자의 경우에는, 얻어진 접착 시트를 세퍼레이터로부터 박리한 후, 6 ㎜□로 절단한 것을 사용하였다. 리드 프레임(신꼬 덴끼 가부시끼가이샤 제조, 품명 CA-F313(MF202))의 다이 패드에, 평가용 모델 패턴이 형성된 평가용 소자(피닉스ㆍ세미컨덕터(주) 제조 형번: NT-103 패시베이션층 Si3N4/5000 Å 두께)를 세로 6 ㎜×가로 6 ㎜×두께 100 ㎛로 다이싱한 것을 다이아 터치하였다. 이 평가용 소자를 제1 반도체 소자로 한다. 이어서, 상기 접착 시트를 5 ㎜□로 절단한 것을 사용하여, 알루미늄 증착 웨이퍼로부터 세로 5 ㎜×가로 5 ㎜×두께 100 ㎛로 다이싱한 칩을 상기 평가용 소자 위에 다이아 터치하여 시험편을 제조하였다. 이 칩을 제2 반도체 소자로 한다. 또한, 각 시료는 각각 20개씩 제조하였다.
이어서, 각종 시료에 대하여, 초음파 열 압착법에 의해 와이어 본드용 금선(직경 25 ㎛)을 본딩하였다. 시료 1 개당 와이어 본드수는 80점으로 하였다. 와이어 본딩 조건은, 초음파 출력 시간 10 ms, 초음파 출력 120, 본드 하중 980 mN, 스테이지 온도 80 ℃, 175 ℃, 250 ℃로 하였다. 또한, 와이어 본딩 장치로서는, UTC-300((주)신가와 제조)을 사용하였다. 또한, 와이어 본드 성공률의 평가는, 텐션 게이지에 의한 풀(pull) 강도 평가에서 5 g 이상으로 한 경우를 성공으로 하였다. 또한, 다이아 터치 후에 시료의 가열 공정은 행하지 않았다. 또한, 반도체 소자의 경우에는, 제2 반도체 소자와 리드 프레임 사이에서 와이어 본드를 실시하였다.
이들의 결과를 하기 표 2에 나타낸다.
Figure 112007068202302-pct00002
표 2에 나타낸 바와 같이, 실시예 1 및 2에 따른 접착 시트에 대해서는, 어떠한 열판 온도에서도 성공률 100 ％였다. 한편, 비교예 1 및 2에 따른 접착 시트에 대해서는 0 ％였다. 실시예 1 및 2에 따른 접착 시트에 대한 성공률이 100 ％인 것은, 각각 충분한 저장 탄성률을 가짐으로써 칩 어긋남이 발생하지 않았기 때문이다.

Claims (19)

  1. 반도체 소자를 피착체 위에 접착 시트를 통해 임시 고착하는 임시 고착 공정과,
    상기 접착 시트의 가열 공정을 거치지 않고 접합 온도 80 내지 250 ℃의 범위에서 와이어 본딩을 행하는 와이어 본딩 공정과,
    상기 반도체 소자를 밀봉 수지에 의해 밀봉하는 밀봉 공정과,
    상기 밀봉 수지의 후경화를 행하는 후경화 공정을 포함하고,
    상기 밀봉 공정, 후경화 공정 또는 양 공정 모두에서 가열에 의해 밀봉 수지를 경화시킴과 동시에, 상기 접착 시트를 통해 반도체 소자와 피착체를 고착시키고,
    상기 접착 시트는 열 가소성 수지로서 아크릴 수지를 포함하고, 경화 전의 저장 탄성률이 80 내지 250 ℃의 온도 범위에서 1 내지 100 MPa, 또는 그 온도 범위 내의 임의의 온도에서 1 내지 100 MPa인 것을 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 피착체가 기판, 리드 프레임 또는 반도체 소자인 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 삭제
  4. 삭제
  5. 제1항 또는 제2항에 있어서, 상기 접착 시트로서 열 경화성 수지를 더 포함하는 것을 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 삭제
  7. 제5항에 있어서, 상기 열 경화성 수지로서 에폭시 수지, 페놀 수지 또는 양자 모두를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 접착 시트로서 가교제가 첨가되어 있는 것을 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 반도체 소자를 피착체 위에 접착 시트를 통해 임시 고착하는 임시 고착 공정과, 상기 접착 시트의 가열 공정을 거치지 않고 접합 온도 80 내지 250 ℃의 범위에서 와이어 본딩을 행하는 와이어 본딩 공정과, 상기 반도체 소자를 밀봉 수지에 의해 밀봉하는 밀봉 공정과, 상기 밀봉 수지의 후경화를 행하는 후경화 공정을 포함하고, 상기 밀봉 공정, 후경화 공정 또는 양 공정 모두에서 가열에 의해 밀봉 수지를 경화시킴과 동시에, 상기 접착 시트를 통해 반도체 소자와 피착체를 고착시키는 반도체 장치의 제조에 사용되는 접착 시트이며,
    열 가소성 수지로서 아크릴 수지를 포함하고,
    경화 전의 저장 탄성률이 80 내지 250 ℃의 온도 범위에서 1 내지 100 MPa, 또는 그 온도 범위 내의 임의의 온도에서 1 내지 100 MPa인 것을 특징으로 하는 접착 시트.
  10. 삭제
  11. 제9항에 있어서, 상기 접착 시트가 열 경화성 수지를 더 포함하는 것을 특징으로 하는 접착 시트.
  12. 삭제
  13. 제11항에 있어서, 상기 열 경화성 수지가 에폭시 수지, 페놀 수지 또는 양자 모두인 것을 특징으로 하는 접착 시트.
  14. 제9항 또는 제11항에 있어서, 상기 접착 시트에 가교제가 첨가되어 있는 것을 특징으로 하는 접착 시트.
  15. 제1항 또는 제2항에 기재된 반도체 장치의 제조 방법에 의해 얻어진 것을 특징으로 하는 반도체 장치.
  16. 제1항에 있어서, 상기 접착 시트로서, 가교제로서의 폴리이소시아네이트 화합물이 첨가되어 있는 것을 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제16항에 있어서, 상기 폴리이소시아네이트 화합물이 유기 수지 성분 100 중량부에 대하여 0.05 내지 7 중량부 첨가되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제9항에 있어서, 가교제로서의 폴리이소시아네이트 화합물이 첨가되어 있는 것을 특징으로 하는 접착 시트.
  19. 제18항에 있어서, 상기 폴리이소시아네이트 화합물이 유기 수지 성분 100 중량부에 대하여 0.05 내지 7 중량부 첨가되어 있는 것을 특징으로 하는 접착 시트.
KR1020077021581A 2005-02-21 2006-02-20 반도체 장치의 제조 방법 KR101009090B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005044042 2005-02-21
JPJP-P-2005-00044042 2005-02-21

Publications (2)

Publication Number Publication Date
KR20070106033A KR20070106033A (ko) 2007-10-31
KR101009090B1 true KR101009090B1 (ko) 2011-01-18

Family

ID=36916576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077021581A KR101009090B1 (ko) 2005-02-21 2006-02-20 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (2) US8236614B2 (ko)
EP (1) EP1858069A1 (ko)
JP (1) JP2011181960A (ko)
KR (1) KR101009090B1 (ko)
CN (1) CN100472741C (ko)
TW (1) TWI362708B (ko)
WO (1) WO2006088180A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772040B2 (en) 2006-09-12 2010-08-10 Nitto Denko Corporation Manufacturing method of semiconductor device, adhesive sheet used therein, and semiconductor device obtained thereby
JP4988531B2 (ja) * 2006-12-18 2012-08-01 日東電工株式会社 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP2008177377A (ja) * 2007-01-19 2008-07-31 Sumitomo Bakelite Co Ltd 接着フィルムおよびこれを用いた半導体装置
CN101617395B (zh) 2007-03-01 2011-08-17 日东电工株式会社 热固化型芯片接合薄膜
CN102057484B (zh) * 2008-06-12 2013-03-06 住友电木株式会社 搭载半导体元件的基板
JP2010171402A (ja) * 2008-12-24 2010-08-05 Nitto Denko Corp 熱硬化型ダイボンドフィルム
US8592260B2 (en) * 2009-06-26 2013-11-26 Nitto Denko Corporation Process for producing a semiconductor device
JP5437111B2 (ja) 2010-03-01 2014-03-12 日東電工株式会社 ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
DE112011103323T5 (de) * 2010-10-01 2013-07-11 Fuji Electric Co., Ltd. Kunststoffzusammensetzung
CN103782403B (zh) * 2011-09-06 2017-06-30 克利公司 具有改进的引线接合的光发射器封装件和装置及相关方法
CN103797567B (zh) * 2011-09-30 2018-05-11 琳得科株式会社 具有保护膜形成层的切割膜片和芯片的制造方法
US8798283B2 (en) * 2012-11-02 2014-08-05 Bose Corporation Providing ambient naturalness in ANR headphones
JP6478449B2 (ja) 2013-08-21 2019-03-06 キヤノン株式会社 装置の製造方法及び機器の製造方法
JP6497998B2 (ja) * 2015-03-19 2019-04-10 日東電工株式会社 封止用シートおよびパッケージの製造方法
CN106639236B (zh) * 2016-11-28 2019-02-26 河南同伟建材有限公司 一种用于卫生间地面的弹性砖及其制作方法
CN106758679B (zh) * 2016-11-28 2019-03-05 河南同伟建材有限公司 一种用于室外塑胶跑道铺设的地砖及其制作方法
CN111477621B (zh) * 2020-06-28 2020-09-15 甬矽电子(宁波)股份有限公司 芯片封装结构、其制作方法和电子设备
CN112266576A (zh) * 2020-11-04 2021-01-26 纽宝力精化(广州)有限公司 一种纸基板用溴化环氧树脂组合物

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10292163A (ja) * 1997-04-17 1998-11-04 Nitto Denko Corp 熱硬化型感圧性接着剤とその接着シ―ト類
KR20000048963A (ko) * 1996-10-08 2000-07-25 이사오 우치가사키 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법, 접착제, 및 양면 접착 필름
JP2001223300A (ja) * 2000-12-25 2001-08-17 Hitachi Ltd 接着フィルムを有する配線テープ，半導体装置及び製造方法
KR20040016855A (ko) * 2001-04-18 2004-02-25 닛토덴코 가부시키가이샤 가요성 프린트 배선판에의 전자 부품의 장착 방법 및가요성 프린트 배선판의 고정용 접착 시트

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55111151A (en) 1979-02-20 1980-08-27 Nec Corp Integrated circuit device
CA2009566A1 (en) * 1989-03-09 1990-09-09 Shinobu Sato Epoxy-acrylate blend pressure-sensitive thermosetting adhesives
JPH0595010A (ja) * 1991-10-02 1993-04-16 Fujitsu Ltd 半導体装置
JP3379821B2 (ja) * 1994-05-31 2003-02-24 オリンパス光学工業株式会社 内視鏡
US5622588A (en) 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
TW340967B (en) * 1996-02-19 1998-09-21 Toray Industries An adhesive sheet for a semiconductor to connect with a substrate, and adhesive sticking tape for tab, an adhesive sticking tape for wire bonding connection, a substrate for connecting with a semiconductor and a semiconductor device
KR100507584B1 (ko) * 1996-10-08 2005-08-10 히다치 가세고교 가부시끼가이샤 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법,접착제, 및 양면 접착 필름
JP4161544B2 (ja) 1996-10-08 2008-10-08 日立化成工業株式会社 半導体素子搭載用接着フィルム
JPH10335534A (ja) 1997-03-31 1998-12-18 Toray Ind Inc ワイヤーボンディング接続用接着剤付きテープおよびそれを用いた銅張り積層板、半導体接続用基板ならびに半導体装置
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP3605651B2 (ja) 1998-09-30 2004-12-22 日立化成工業株式会社 半導体装置の製造方法
US6224936B1 (en) 1998-10-07 2001-05-01 Micron Technology, Inc. Method for reducing warpage during application and curing of encapsulant materials on a printed circuit board
US6214640B1 (en) 1999-02-10 2001-04-10 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages
TW504779B (en) 1999-11-18 2002-10-01 Texas Instruments Inc Compliant wirebond pedestal
JP3531580B2 (ja) 2000-04-28 2004-05-31 日亜化学工業株式会社 ボンディング方法
JP2002105428A (ja) 2000-09-29 2002-04-10 Nitto Denko Corp ダイボンド用接着フィルム及びこれを用いた半導体装置
JP2002118144A (ja) 2000-10-06 2002-04-19 Sony Chem Corp 接着剤及び電気装置
JP4752109B2 (ja) 2000-12-12 2011-08-17 日立化成工業株式会社 樹脂ペースト組成物及びこれを用いた半導体装置
JP2002261233A (ja) 2001-03-05 2002-09-13 Sony Corp 半導体装置及びその製造方法
JP2003077944A (ja) * 2001-06-22 2003-03-14 Nitto Denko Corp 接着フィルム付き半導体ウェハの製造方法
JP3719234B2 (ja) 2001-08-06 2005-11-24 日立化成工業株式会社 半導体用接着フィルム、およびこれを用いた半導体用接着フィルム付きリードフレームならびに半導体装置
JP2003264205A (ja) 2002-03-08 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3774419B2 (ja) 2002-03-29 2006-05-17 株式会社巴川製紙所 半導体装置用接着テープ
JPWO2004030075A1 (ja) * 2002-09-26 2006-01-26 株式会社ルネサステクノロジ 半導体装置の製造方法
TW200502372A (en) 2003-02-25 2005-01-16 Kaneka Corp Curing composition and method for preparing same, light-shielding paste, light-shielding resin and method for producing same, package for light-emitting diode, and semiconductor device
JP4383768B2 (ja) * 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
MY142246A (en) 2003-06-10 2010-11-15 Hitachi Chemical Co Ltd Adhesive film and process for preparing the same as well as adhesive sheet and semiconductor device
JP4059497B2 (ja) 2003-06-24 2008-03-12 日東電工株式会社 ダイボンド用接着フィルム、ダイシング・ダイボンド用接着フィルム、及び半導体装置
JP4562118B2 (ja) 2003-12-19 2010-10-13 日東電工株式会社 半導体装置の製造方法
US7772040B2 (en) 2006-09-12 2010-08-10 Nitto Denko Corporation Manufacturing method of semiconductor device, adhesive sheet used therein, and semiconductor device obtained thereby
JP4523611B2 (ja) 2007-02-20 2010-08-11 日東電工株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048963A (ko) * 1996-10-08 2000-07-25 이사오 우치가사키 반도체 장치, 반도체칩 탑재용 기판, 이들의 제조법, 접착제, 및 양면 접착 필름
JPH10292163A (ja) * 1997-04-17 1998-11-04 Nitto Denko Corp 熱硬化型感圧性接着剤とその接着シ―ト類
JP2001223300A (ja) * 2000-12-25 2001-08-17 Hitachi Ltd 接着フィルムを有する配線テープ，半導体装置及び製造方法
KR20040016855A (ko) * 2001-04-18 2004-02-25 닛토덴코 가부시키가이샤 가요성 프린트 배선판에의 전자 부품의 장착 방법 및가요성 프린트 배선판의 고정용 접착 시트

Also Published As

Publication number Publication date
US8236614B2 (en) 2012-08-07
KR20070106033A (ko) 2007-10-31
JP2011181960A (ja) 2011-09-15
TW200633086A (en) 2006-09-16
CN101103448A (zh) 2008-01-09
US20120189845A1 (en) 2012-07-26
US20090032976A1 (en) 2009-02-05
EP1858069A1 (en) 2007-11-21
WO2006088180A1 (ja) 2006-08-24
CN100472741C (zh) 2009-03-25
TWI362708B (en) 2012-04-21

Similar Documents

Publication Publication Date Title
KR101009090B1 (ko) 반도체 장치의 제조 방법
US7611926B2 (en) Thermosetting die bonding film
KR20110008144A (ko) 접착 시트 및 반도체 장치
JP4975564B2 (ja) 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP5390209B2 (ja) 熱硬化型ダイボンドフィルム
JP4988531B2 (ja) 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
US8975759B2 (en) Manufacturing method of semiconductor device, adhesive sheet used therein, and semiconductor device obtained thereby
JP4780653B2 (ja) 半導体装置の製造方法
JP4523611B2 (ja) 半導体装置の製造方法
US8592260B2 (en) Process for producing a semiconductor device
US9153556B2 (en) Adhesive sheet for manufacturing semiconductor device, manufacturing method of semiconductor device using the sheet, and semiconductor device obtained by the method
JP4714450B2 (ja) 半導体装置の製造方法
JP5149121B2 (ja) 半導体装置の製造方法に用いる接着シート及び当該方法より得られる半導体装置
JP2010245546A (ja) 接着シート
JP5187923B2 (ja) 半導体装置の製造方法に用いる接着シート及び当該接着シートを用いて得られる半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 10