JPH0595010A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0595010A JPH0595010A JP3255561A JP25556191A JPH0595010A JP H0595010 A JPH0595010 A JP H0595010A JP 3255561 A JP3255561 A JP 3255561A JP 25556191 A JP25556191 A JP 25556191A JP H0595010 A JPH0595010 A JP H0595010A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- adhesive
- resin
- stage portion
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 製造コストを低減化させると共に作業性の向
上と安全性を確保する事が出来る半導体装置を提供す
る。 【構成】 ステージ部２と該ステージ部２に接着剤３０
を介して接合されている半導体チップ１とから構成され
た半導体装置４で有って、該ステージ部２に複数個の貫
通孔５が設けられており且つ該接着剤３０が光硬化性樹
脂で構成されている半導体装置４。
上と安全性を確保する事が出来る半導体装置を提供す
る。 【構成】 ステージ部２と該ステージ部２に接着剤３０
を介して接合されている半導体チップ１とから構成され
た半導体装置４で有って、該ステージ部２に複数個の貫
通孔５が設けられており且つ該接着剤３０が光硬化性樹
脂で構成されている半導体装置４。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関するも
のであり、更に詳しくは、光硬化性樹脂を接着剤として
用いて構成された半導体装置に関するものである。
のであり、更に詳しくは、光硬化性樹脂を接着剤として
用いて構成された半導体装置に関するものである。
【０００２】
【従来の技術】従来、半導体装置の製造に於いて、図６
に示す様に一般的には、半導体チップ１をリードフレー
ムに設けられたステージ部２の一方の主面に熱硬化性の
樹脂からなる接着剤３を介して接着している。係る従来
の半導体装置の製造に於ける該チップ１を該ステージ部
２に接合する接着剤をしては、例えば金─シリコン（Au
-Si)共晶法、半田法、或いは銀（Ag)エポキシペースト
法等が主に使用されている。
に示す様に一般的には、半導体チップ１をリードフレー
ムに設けられたステージ部２の一方の主面に熱硬化性の
樹脂からなる接着剤３を介して接着している。係る従来
の半導体装置の製造に於ける該チップ１を該ステージ部
２に接合する接着剤をしては、例えば金─シリコン（Au
-Si)共晶法、半田法、或いは銀（Ag)エポキシペースト
法等が主に使用されている。
【０００３】然しながら、金─シリコン（Au-Si)共晶法
に於いては、接着剤としての金（Au）と基板に使用され
ているシリコンとを加熱して共晶を付くって接合する方
法であるが、材料が高価であると同時に共晶体を形成す
る為に約４００℃の高温度で作業を実施する必要があ
り、危険が伴うと共にエネルギーの消費が大きくコスト
アップの原因ともなっていた。
に於いては、接着剤としての金（Au）と基板に使用され
ているシリコンとを加熱して共晶を付くって接合する方
法であるが、材料が高価であると同時に共晶体を形成す
る為に約４００℃の高温度で作業を実施する必要があ
り、危険が伴うと共にエネルギーの消費が大きくコスト
アップの原因ともなっていた。
【０００４】又、半田法においても２００℃から３００
℃の高温度下に接合作業を行う為、危険が伴うと共にそ
の熱でパッケージにクラックを発生させると言う問題が
生じている。更に、銀（Ag) エポキシペースト法に於い
ては、銀７０〜７５％、エポキシ樹脂１０数％、その他
の溶剤１０〜２０％等から構成される接着剤を用いて接
合処理を行うものであり、接着工程は単に常温で処理す
るが、次工程に於いて例えば１５０℃、３時間といった
条件でキュアリングする工程を経る必要があり、同様に
作業の危険性とコストアップの原因となっている。
℃の高温度下に接合作業を行う為、危険が伴うと共にそ
の熱でパッケージにクラックを発生させると言う問題が
生じている。更に、銀（Ag) エポキシペースト法に於い
ては、銀７０〜７５％、エポキシ樹脂１０数％、その他
の溶剤１０〜２０％等から構成される接着剤を用いて接
合処理を行うものであり、接着工程は単に常温で処理す
るが、次工程に於いて例えば１５０℃、３時間といった
条件でキュアリングする工程を経る必要があり、同様に
作業の危険性とコストアップの原因となっている。
【０００５】一方、最近では、パッケージの薄型化に伴
い、チップや、モールド樹脂の厚さが薄くなってきてい
るが、その反面熱的衝撃やストレスの発生によって当該
パッケージにクラックが生じ、不良品が発生する頻度が
高くなっている。その為、従来では、係るクラック発生
防止の為、該リードフレームのステージ部にスリットを
設けるとか、ステージ部を分割する方法が提案されてお
り、係るステージ部を用いて半田等と接着剤をスクラブ
方式を用いて接着剤の膜圧を均一化しているが、当該接
着剤のこぼれ現象が発生し、問題となっていた。
い、チップや、モールド樹脂の厚さが薄くなってきてい
るが、その反面熱的衝撃やストレスの発生によって当該
パッケージにクラックが生じ、不良品が発生する頻度が
高くなっている。その為、従来では、係るクラック発生
防止の為、該リードフレームのステージ部にスリットを
設けるとか、ステージ部を分割する方法が提案されてお
り、係るステージ部を用いて半田等と接着剤をスクラブ
方式を用いて接着剤の膜圧を均一化しているが、当該接
着剤のこぼれ現象が発生し、問題となっていた。
【０００６】
【発明が解決しようとする課題】本発明の目的は、係る
従来技術に於ける問題を解決し、製造に際して、製造コ
ストを低減化させると共に作業性の向上と安全性を確保
する事が出来る半導体装置を提供するものである。
従来技術に於ける問題を解決し、製造に際して、製造コ
ストを低減化させると共に作業性の向上と安全性を確保
する事が出来る半導体装置を提供するものである。
【０００７】
【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、リードフレームのステージ部と
該ステージ部に接着剤を介して接合されている半導体チ
ップとから構成された半導体装置で有って、該ステージ
部に複数個の貫通孔が設けられており且つ該接着剤が光
硬化性樹脂で構成せれている半導体装置である。
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、リードフレームのステージ部と
該ステージ部に接着剤を介して接合されている半導体チ
ップとから構成された半導体装置で有って、該ステージ
部に複数個の貫通孔が設けられており且つ該接着剤が光
硬化性樹脂で構成せれている半導体装置である。
【０００８】
【作用】本発明に係る半導体装置に於いては、光硬化性
樹脂を主体とした接着剤を用いているので、高温度下の
接着作業がなくなり、且つ接合作業が効率化しえるので
製造コストは大幅に低減しえると共に、リードフレーム
のステージ部に複数個の貫通孔が設けられているので、
該貫通孔に対向している該光硬化性樹脂と該貫通孔の周
辺近傍に位置する該光硬化性樹脂が共に光硬化して、該
半導体チップと該ステージ部とを接着すると共に、該光
硬化した該光硬化性樹脂の部分が、該ステージ部に設け
た貫通孔内に一部嵌入するので、アンカー効果を発揮す
ることから、両者の接着性を更に向上させる事が出来
る。
樹脂を主体とした接着剤を用いているので、高温度下の
接着作業がなくなり、且つ接合作業が効率化しえるので
製造コストは大幅に低減しえると共に、リードフレーム
のステージ部に複数個の貫通孔が設けられているので、
該貫通孔に対向している該光硬化性樹脂と該貫通孔の周
辺近傍に位置する該光硬化性樹脂が共に光硬化して、該
半導体チップと該ステージ部とを接着すると共に、該光
硬化した該光硬化性樹脂の部分が、該ステージ部に設け
た貫通孔内に一部嵌入するので、アンカー効果を発揮す
ることから、両者の接着性を更に向上させる事が出来
る。
【０００９】
【実施例】以下に、本発明に係る半導体装置の具体例を
図面を参照しながら詳細に説明する。図１は、本発明に
係る半導体装置の一具体例を示す断面図であり、図中、
リードフレームのステージ部２と該ステージ部２に接着
剤３０を介して接合されている半導体チップ１とから構
成された半導体装置４で有って、該ステージ部２に複数
個の貫通孔５が設けられており且つ該接着剤３０が光硬
化性樹脂で構成されている半導体装置４が示されてい
る。
図面を参照しながら詳細に説明する。図１は、本発明に
係る半導体装置の一具体例を示す断面図であり、図中、
リードフレームのステージ部２と該ステージ部２に接着
剤３０を介して接合されている半導体チップ１とから構
成された半導体装置４で有って、該ステージ部２に複数
個の貫通孔５が設けられており且つ該接着剤３０が光硬
化性樹脂で構成されている半導体装置４が示されてい
る。
【００１０】更に、本発明に係る該半導体装置４に於い
ては、図２に示されている様に、該光硬化性樹脂３０
が、該ステージ部２の貫通孔５に対向する部分７とその
周辺部６に於いて光硬化されているもので有って、それ
によって、該ステージ部２と該半導体チップ１とが接合
されている。又、本発明に於いては、更に該ステージ部
２の貫通孔５に対向する該光硬化性樹脂の部分７の一部
が、該ステージ部２の貫通孔５の内部に嵌入８している
事が好ましく、それによってアンカー効果が発生するの
で、該ステージ部２と該半導体チップとの接合性がより
強固になる。
ては、図２に示されている様に、該光硬化性樹脂３０
が、該ステージ部２の貫通孔５に対向する部分７とその
周辺部６に於いて光硬化されているもので有って、それ
によって、該ステージ部２と該半導体チップ１とが接合
されている。又、本発明に於いては、更に該ステージ部
２の貫通孔５に対向する該光硬化性樹脂の部分７の一部
が、該ステージ部２の貫通孔５の内部に嵌入８している
事が好ましく、それによってアンカー効果が発生するの
で、該ステージ部２と該半導体チップとの接合性がより
強固になる。
【００１１】本発明に使用される該ステージ部２は、形
状や面積は特に限定されるものではないが、搭載される
半導体チップのサイズに応じて適宜決定する事が可能で
ある。又、本発明に於いて、該ステージ部２に設けられ
る該貫通孔５の大きさ、形状、数、或いは配置位置等は
特に限定されるものではないが、例えば使用される光硬
化性樹脂の種類、その接着強度、該リードフレームの構
成材料等を勘案して適宜決定する事が可能である。
状や面積は特に限定されるものではないが、搭載される
半導体チップのサイズに応じて適宜決定する事が可能で
ある。又、本発明に於いて、該ステージ部２に設けられ
る該貫通孔５の大きさ、形状、数、或いは配置位置等は
特に限定されるものではないが、例えば使用される光硬
化性樹脂の種類、その接着強度、該リードフレームの構
成材料等を勘案して適宜決定する事が可能である。
【００１２】該ステージ部２に設ける該貫通孔５の例を
図３〜図５に示す。図３に於いては、該ステージ部２の
半導体チップ１を搭載する領域９内に４個のスリット状
の貫通孔５をその長尺状方向軸が十字状に交差方向に放
射状に配置したものである。係る貫通孔の配置は、該ス
テージ部に発生する熱的ストレスを分散する事が出来る
のでクラックの発生を防止する事に寄与するものであ
る。
図３〜図５に示す。図３に於いては、該ステージ部２の
半導体チップ１を搭載する領域９内に４個のスリット状
の貫通孔５をその長尺状方向軸が十字状に交差方向に放
射状に配置したものである。係る貫通孔の配置は、該ス
テージ部に発生する熱的ストレスを分散する事が出来る
のでクラックの発生を防止する事に寄与するものであ
る。
【００１３】又図４に於いては、当該ステージ部２をＩ
字型に形成し、且つ該ステージ部の半導体チップ１を搭
載する領域９内に３個の矩形状の貫通孔５を配置した構
成を持つステージ部が示されている。更に、図５には、
該ステージ部２の該半導体チップ１を搭載する領域９内
に略均一に複数個の貫通孔５を設けた構造のものが示さ
れている。
字型に形成し、且つ該ステージ部の半導体チップ１を搭
載する領域９内に３個の矩形状の貫通孔５を配置した構
成を持つステージ部が示されている。更に、図５には、
該ステージ部２の該半導体チップ１を搭載する領域９内
に略均一に複数個の貫通孔５を設けた構造のものが示さ
れている。
【００１４】本発明に於いて使用される光硬化性樹脂と
しては、特に限定されるものではないが、例えば紫外
線、Ｘ線、レーザ等の光エネルギーにより架橋して硬化
する性質を有する樹脂であれば如何なるものでも使用出
来る。例えば、メタクリル系の樹脂が係る光硬化性樹脂
として良く知られている。その他、紫外線硬化型樹脂と
して、電気化学工業株式会社から発売されているＴＨシ
リーズ、或いは同じく松下電光株式会社から発売されて
いるＣＶ７８９０シレリーズ等が使用しえるものであ
り、前者に有っては、８０Ｗ／ｃｍの紫外線を１０〜１
５秒照射後、１２０℃、５〜８秒加熱するか、或いは８
０Ｗ／ｃｍの紫外線を３０〜５０秒照射（加熱なし）し
て処理するものであり、又後者に於いては、オゾンレス
高圧水銀灯８０Ｗ／ｃｍ×３灯を用い、コンベアスピー
ドを２ｍ／分（トータルで１７００ｍＪ／ｃｍ2 の処理
を行うものである。
しては、特に限定されるものではないが、例えば紫外
線、Ｘ線、レーザ等の光エネルギーにより架橋して硬化
する性質を有する樹脂であれば如何なるものでも使用出
来る。例えば、メタクリル系の樹脂が係る光硬化性樹脂
として良く知られている。その他、紫外線硬化型樹脂と
して、電気化学工業株式会社から発売されているＴＨシ
リーズ、或いは同じく松下電光株式会社から発売されて
いるＣＶ７８９０シレリーズ等が使用しえるものであ
り、前者に有っては、８０Ｗ／ｃｍの紫外線を１０〜１
５秒照射後、１２０℃、５〜８秒加熱するか、或いは８
０Ｗ／ｃｍの紫外線を３０〜５０秒照射（加熱なし）し
て処理するものであり、又後者に於いては、オゾンレス
高圧水銀灯８０Ｗ／ｃｍ×３灯を用い、コンベアスピー
ドを２ｍ／分（トータルで１７００ｍＪ／ｃｍ2 の処理
を行うものである。
【００１５】尚、本発明に係る該光硬化性樹脂として
は、光エネルギーを受けて硬化する性質を有する他に、
通常のキュアー工程で採用されている程度の熱エネルギ
ーにより硬化しえる特性を有している事がより好まし
い。場合によっては、上記した光硬化性樹脂と熱硬化性
樹脂とを混合した接着剤を用いる事も可能である。
は、光エネルギーを受けて硬化する性質を有する他に、
通常のキュアー工程で採用されている程度の熱エネルギ
ーにより硬化しえる特性を有している事がより好まし
い。場合によっては、上記した光硬化性樹脂と熱硬化性
樹脂とを混合した接着剤を用いる事も可能である。
【００１６】つまり、本発明に係る半導体装置に於いて
は、該ステージ部２の貫通孔に対向する光硬化性樹脂と
該貫通孔の周辺部に存在する該光硬化性樹脂のみが主と
して硬化されるもので有って、その他の部分に存在する
光硬化性樹脂は、実質的には硬化されない可能性がある
ので、係る部分に存在する該光硬化性樹脂に上記の様な
特性を持たせておけば、後工程に於けるキュアリングに
於いて該樹脂を熱硬化させる事が出来、その分該ステー
ジ部２と該半導体チップ１との接着強力を向上させる事
が可能となる。
は、該ステージ部２の貫通孔に対向する光硬化性樹脂と
該貫通孔の周辺部に存在する該光硬化性樹脂のみが主と
して硬化されるもので有って、その他の部分に存在する
光硬化性樹脂は、実質的には硬化されない可能性がある
ので、係る部分に存在する該光硬化性樹脂に上記の様な
特性を持たせておけば、後工程に於けるキュアリングに
於いて該樹脂を熱硬化させる事が出来、その分該ステー
ジ部２と該半導体チップ１との接着強力を向上させる事
が可能となる。
【００１７】以下に、本発明に係る半導体装置の製造方
法の付いて説明する。第１の工程としては、先ず半導体
チップ１と貫通孔を設けたリードフレームのステージ部
２とを用意する。第２の工程は、上記両者を光硬化性樹
脂３０を用いて接合する。第３の工程では、該ステージ
部２の面から紫外線等の光エネルギーを照射して、該ス
テージ部２に設けられた貫通孔５を通して該貫通孔５に
対向している該光硬化性樹脂の部分を硬化させる。
法の付いて説明する。第１の工程としては、先ず半導体
チップ１と貫通孔を設けたリードフレームのステージ部
２とを用意する。第２の工程は、上記両者を光硬化性樹
脂３０を用いて接合する。第３の工程では、該ステージ
部２の面から紫外線等の光エネルギーを照射して、該ス
テージ部２に設けられた貫通孔５を通して該貫通孔５に
対向している該光硬化性樹脂の部分を硬化させる。
【００１８】この時、該貫通孔５の周辺部に存在する光
硬化性樹脂３０も一部硬化することになる。さらに、係
る光硬化処理に於いて、該光硬化性樹脂が膨出し、該貫
通孔５内部に嵌入突出する事もあり、又、予め上記接合
操作を行う工程に於いて、該光硬化性樹脂の付着量を調
整しておくか、スクラブ操作を行う事により、当該光硬
化性樹脂３０の一部を該貫通孔５内部に嵌入させてお
き、光硬化処理を実行しても良い。
硬化性樹脂３０も一部硬化することになる。さらに、係
る光硬化処理に於いて、該光硬化性樹脂が膨出し、該貫
通孔５内部に嵌入突出する事もあり、又、予め上記接合
操作を行う工程に於いて、該光硬化性樹脂の付着量を調
整しておくか、スクラブ操作を行う事により、当該光硬
化性樹脂３０の一部を該貫通孔５内部に嵌入させてお
き、光硬化処理を実行しても良い。
【００１９】本発明に於ける該光硬化処理は、該半導体
装置４を搬送する間に照射処理を実行する事が出来るの
で、効率的であり、又危険がない。本発明に於ける、係
る工程で光硬化処理を受けた光硬化性樹脂３０は図１に
示す様に該ステージ部２と該半導体チップ１とを少なく
とも一部に於いて接着しており、該半導体装置４を次工
程のワイヤーボンディング工程に搬送する際に該ステー
ジ部２と該半導体チップ１とが剥離する危険がなく、従
って作業効率、製品の品質の向上に貢献する事になる。
装置４を搬送する間に照射処理を実行する事が出来るの
で、効率的であり、又危険がない。本発明に於ける、係
る工程で光硬化処理を受けた光硬化性樹脂３０は図１に
示す様に該ステージ部２と該半導体チップ１とを少なく
とも一部に於いて接着しており、該半導体装置４を次工
程のワイヤーボンディング工程に搬送する際に該ステー
ジ部２と該半導体チップ１とが剥離する危険がなく、従
って作業効率、製品の品質の向上に貢献する事になる。
【００２０】つまり、本発明に於ける該光硬化処理を受
けた半導体装置は、仮接着がなされているので、該半導
体装置を搬送するに際しての障害が全くない。第４の工
程としては、該かり接着が施された半導体装置４にワイ
ヤボンディング処理を実行するものであり、係る工程は
公知のものと同一である。その後第５の工程で、該ワイ
ヤボンドを完了した半導体装置４にモールディング処理
とポストキュア処理を施すものである。
けた半導体装置は、仮接着がなされているので、該半導
体装置を搬送するに際しての障害が全くない。第４の工
程としては、該かり接着が施された半導体装置４にワイ
ヤボンディング処理を実行するものであり、係る工程は
公知のものと同一である。その後第５の工程で、該ワイ
ヤボンドを完了した半導体装置４にモールディング処理
とポストキュア処理を施すものである。
【００２１】該ポストキュア工程は、約１７０〜１８０
℃で５〜６時間処理を行うものであり該モールド樹脂の
硬化を完了させるものである。本発明に於いて、該光硬
化性樹脂３０に熱硬化性が付与されている場合には、係
る第５の工程に於いて、当該熱硬化を完成させることに
より、接着強度を向上させる事が出来る。
℃で５〜６時間処理を行うものであり該モールド樹脂の
硬化を完了させるものである。本発明に於いて、該光硬
化性樹脂３０に熱硬化性が付与されている場合には、係
る第５の工程に於いて、当該熱硬化を完成させることに
より、接着強度を向上させる事が出来る。
【００２２】尚、本発明に係る該光硬化性樹脂３０が、
光硬化処理で十分な接着性を発揮する場合には、係る第
５の工程は該接着剤の処理に対しては不要となるが、モ
ールド樹脂の硬化処理としてはいずれにせよ必要であ
る。つまり、従来の方法に於いては、上記第１の工程の
後に、第２の工程として、接着剤３をキュアリングする
キュアー工程が必要であり、その為に通常は１５０℃、
３時間の処理を行っていたのに対し、本発明に於いて
は、第２工程を光硬化処理に置換しており、その処理時
間は、極めて短時間であり、又加熱工程も必要としない
ので、製造時間の短縮と処理操作の簡易化により、作業
の危険性を排除すると同時に製造効率が向上し、更に、
エネルギーの消費が少ないので製造コストの低減化を実
現することが可能である。
光硬化処理で十分な接着性を発揮する場合には、係る第
５の工程は該接着剤の処理に対しては不要となるが、モ
ールド樹脂の硬化処理としてはいずれにせよ必要であ
る。つまり、従来の方法に於いては、上記第１の工程の
後に、第２の工程として、接着剤３をキュアリングする
キュアー工程が必要であり、その為に通常は１５０℃、
３時間の処理を行っていたのに対し、本発明に於いて
は、第２工程を光硬化処理に置換しており、その処理時
間は、極めて短時間であり、又加熱工程も必要としない
ので、製造時間の短縮と処理操作の簡易化により、作業
の危険性を排除すると同時に製造効率が向上し、更に、
エネルギーの消費が少ないので製造コストの低減化を実
現することが可能である。
【００２３】
【発明の効果】本発明に於いては、上記した様に、製造
コストを低減化させ且つ作業性の向上と安全性を確保す
る事が出来る半導体装置を得る事が可能である。
コストを低減化させ且つ作業性の向上と安全性を確保す
る事が出来る半導体装置を得る事が可能である。
【図１】図１は、本発明に係る半導体装置の一具体例を
示す断面図である。
示す断面図である。
【図２】図２は、本発明に係る半導体装置の一具体例を
示す平面図である。
示す平面図である。
【図３】図３は、本発明に係るステージ部の構成の一例
を示す平面図である。
を示す平面図である。
【図４】図４は、本発明に係るステージ部の構成の他の
例を示す平面図である。
例を示す平面図である。
【図５】図５は、本発明に係るステージ部の構成の別の
例を示す平面図である。
例を示す平面図である。
【図６】図６は、従来に於ける半導体装置の構造の例を
示す断面図である。
示す断面図である。
１…半導体チップ ２…ステージ部 ３…接着剤 ３０…光硬化性樹脂接着剤 ４…半導体装置 ５…貫通孔 ６…貫通孔周辺部に存在する光硬化性樹脂 ７…貫通孔に対向する光硬化性樹脂 ８…貫通孔内に嵌入した光硬化性樹脂 ９…半導体チップ搭載領域
Claims (3)
- 【請求項１】 リードフレームのステージ部と該ステー
ジ部に接着剤を介して接合されている半導体チップとか
ら構成された半導体装置で有って、該ステージ部に複数
個の貫通孔が設けられており且つ該接着剤が光硬化性樹
脂で構成されている事を特徴とする半導体装置。 - 【請求項２】 該光硬化性樹脂が、該ステージ部の貫通
孔に対向する部分とその周辺部に於いて光硬化されてい
る事を特徴とする請求項１記載の半導体装置。 - 【請求項３】 当該接着剤は前記光硬化されている部分
以外の部分は熱的に硬化されている事を特徴とする請求
項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255561A JPH0595010A (ja) | 1991-10-02 | 1991-10-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3255561A JPH0595010A (ja) | 1991-10-02 | 1991-10-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595010A true JPH0595010A (ja) | 1993-04-16 |
Family
ID=17280438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3255561A Withdrawn JPH0595010A (ja) | 1991-10-02 | 1991-10-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595010A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249202B1 (en) | 1998-12-28 | 2001-06-19 | Sumida Corporation | Inductance element |
| GB2378577A (en) * | 2001-08-10 | 2003-02-12 | Bookham Technology Plc | Optical device with support structures |
| WO2006088180A1 (ja) * | 2005-02-21 | 2006-08-24 | Nitto Denko Corporation | 半導体装置の製造方法 |
| JP2008544532A (ja) * | 2005-06-24 | 2008-12-04 | ミュールバウアー アーゲー | 集積回路の基板への永続的な接続のための方法および装置 |
| US7772040B2 (en) | 2006-09-12 | 2010-08-10 | Nitto Denko Corporation | Manufacturing method of semiconductor device, adhesive sheet used therein, and semiconductor device obtained thereby |
| US8592260B2 (en) | 2009-06-26 | 2013-11-26 | Nitto Denko Corporation | Process for producing a semiconductor device |
-
1991
- 1991-10-02 JP JP3255561A patent/JPH0595010A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249202B1 (en) | 1998-12-28 | 2001-06-19 | Sumida Corporation | Inductance element |
| GB2378577A (en) * | 2001-08-10 | 2003-02-12 | Bookham Technology Plc | Optical device with support structures |
| WO2006088180A1 (ja) * | 2005-02-21 | 2006-08-24 | Nitto Denko Corporation | 半導体装置の製造方法 |
| US8236614B2 (en) | 2005-02-21 | 2012-08-07 | Nitto Denko Corporation | Semiconductor device manufacturing method |
| JP2008544532A (ja) * | 2005-06-24 | 2008-12-04 | ミュールバウアー アーゲー | 集積回路の基板への永続的な接続のための方法および装置 |
| US7772040B2 (en) | 2006-09-12 | 2010-08-10 | Nitto Denko Corporation | Manufacturing method of semiconductor device, adhesive sheet used therein, and semiconductor device obtained thereby |
| US8278153B2 (en) | 2006-09-12 | 2012-10-02 | Nitto Denko Corporation | Manufacturing method of semiconductor device, adhesive sheet used therein, and semiconductor device obtained thereby |
| US8975759B2 (en) | 2006-09-12 | 2015-03-10 | Nitto Denko Corporation | Manufacturing method of semiconductor device, adhesive sheet used therein, and semiconductor device obtained thereby |
| US8592260B2 (en) | 2009-06-26 | 2013-11-26 | Nitto Denko Corporation | Process for producing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6649448B2 (en) | Method of manufacturing a semiconductor device having flexible wiring substrate | |
| JP2002319647A (ja) | 半導体装置の製造方法 | |
| JPH0870081A (ja) | Ｉｃパッケージおよびその製造方法 | |
| JPH0595010A (ja) | 半導体装置 | |
| JPH07263382A (ja) | ウェーハ固定用テープ | |
| JP2004281526A (ja) | 半導体装置の製造方法 | |
| JPH09246325A (ja) | 半導体素子の実装構造及びその製造方法 | |
| JP2001313301A (ja) | ボンディング方法 | |
| JPH09246423A (ja) | 半導体装置 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JP3319455B2 (ja) | 半導体装置の製造方法 | |
| JP2007115770A (ja) | 半導体装置の製造方法 | |
| JP3381563B2 (ja) | 半導体装置の製造方法 | |
| JPH07212013A (ja) | ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法 | |
| JP2978862B2 (ja) | Ｌｏｃ型半導体装置およびその製造方法 | |
| JPH10340914A (ja) | 半導体装置の製造方法 | |
| JP3216314B2 (ja) | 半導体装置およびその製造方法、並びに半導体装置の製造装置 | |
| JPH09283469A (ja) | 半導体装置の製造方法 | |
| KR950010013Y1 (ko) | 리드온칩 패키지 | |
| JP3340455B2 (ja) | Ｏリングパッケージ | |
| JPH07226420A (ja) | 半導体装置の製造方法 | |
| JP2005101312A (ja) | 半導体装置の製造方法 | |
| JP3235456B2 (ja) | チップの実装方法 | |
| JP2680104B2 (ja) | 半導体装置の製造方法 | |
| JPH02209741A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |