JP4632010B2 - 半導体集積回路パッケージの製造方法 - Google Patents
半導体集積回路パッケージの製造方法 Download PDFInfo
- Publication number
- JP4632010B2 JP4632010B2 JP2001189149A JP2001189149A JP4632010B2 JP 4632010 B2 JP4632010 B2 JP 4632010B2 JP 2001189149 A JP2001189149 A JP 2001189149A JP 2001189149 A JP2001189149 A JP 2001189149A JP 4632010 B2 JP4632010 B2 JP 4632010B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- tape
- mounting substrate
- circuit package
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路パッケージの製造方法に関し、特に紫外線の照射により粘着力を弱めるＵＶ（紫外線）テープを用いた半導体集積回路パッケージの製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路パッケージは、実装基板上に相等しい複数の集積回路チップをマトリクス状に貼り付け、各集積回路チップと実装基板上の所定の端子とをワイヤリングにより電気的に接続した後、集積回路チップを樹脂によりモールディングし、モールディングされた集積回路チップをブレードにより切り分けて製造される。
【０００３】
ブレードにより半導体集積回路パッケージを切り分けるダイシング工程において、切断された半導体集積回路パッケージが飛散しないように、実装基板をＵＶ（紫外線）テープ上に固定する手法が知られている。ＵＶテープは、通常の状態では高い密着性を有し、研削屑等の進入を防ぐとともに、衝撃を吸収して実装基板の破損を防止する役割も果たしている。また、ＵＶテープは、紫外線を照射することにより粘着力が低下する。したがって、半導体集積回路パッケージを切り分けた後、ＵＶテープに紫外線を照射することにより、ＵＶテープから半導体集積回路パッケージを容易に、すなわち半導体集積回路パッケージにストレスを与えることなく剥離できる。また、ＵＶテープは、不純物を含有せず、剥離後に汚染物質を残さない等の利点もある。
【０００４】
【発明が解決しようとする課題】
このように、ＵＶテープは、半導体集積回路パッケージの製造に用いて好適な特性を示すものであるが、面積あたりの単価が市販のセロハンテープ等に比べると約３倍乃至４倍と高価である。実際の製造工程では、使用されるＵＶテープの面積に対し、基板の貼り付け面積は１／２〜２／３程度であり、残りの部分は捨てられている。このように、高価なＵＶテープを無駄に使用することにより、半導体集積回路パッケージの製造コストが高くなってしまう。
【０００５】
本発明は、上述の課題に鑑みてなされたものであり、ＵＶテープを効率的に使用することにより半導体集積回路パッケージの製造コストを低減できる半導体集積回路パッケージの製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上述の目的を達成するために、本発明に係る半導体集積回路パッケージの製造方法は、実装基板上に複数の集積回路チップを装着する工程と、各集積回路チップと実装基板上の所定の端子とをワイヤリングにより電気的に接続する工程と、ワイヤリングされた複数の集積回路チップをモールディングする工程と、実装基板の主面の寸法より大きな寸法を有する粘着テープ上に該実装基板の主面の形状と同形状のＵＶテープを貼り付ける工程と、ＵＶテープを上記実装基板の集積回路チップがモールディングされている面に貼り付ける工程とを有する。さらに、実装集積回路パッケージの製造方法は、実装基板をモールディングされた集積回路チップの領域毎に切り分ける工程と、ＵＶテープに紫外線を照射し、このＵＶテープを実装基板から剥離する工程とを有する。
【０００７】
安価な粘着テープ上に実装基板の主面の形状と同形状にカットされたＵＶテープを貼り付けて用いることにより、ＵＶテープの無駄な部分がなくなり、ＵＶテープを効率的に使用できる。
【０００８】
【発明の実施の形態】
以下、本発明に係る集積回路パッケージの製造方法について、図面を参照して詳細に説明する。
【０００９】
まず、図１に示すように、実装基板１上に複数の集積回路チップ２を装着する。図１では、実装基板１の一部しか示していないが、実際には、実装基板１の表面に複数の集積回路チップ２をマトリクス状に配設する。続いて、各集積回路チップ２と、実装基板１上の端子３とをワイヤ４を介して電気的に接続する。続いて、この集積回路チップ２を保護するために、モールド樹脂５により集積回路チップ２をモールドする。
【００１０】
さらに、図２に示すように、ＵＶテープ６を実装基板１の主面の形状と同形状にカットし、このＵＶテープ６と、実装基板１の主面より大きな通常の粘着テープ７とを貼り合わせる。なお、この具体例においては、実装基板１上でモールド樹脂５が設けられていない外周部に対応する粘着テープ７上の位置には、例えば印刷等により紫外線不透過膜８が形成されている。さらに、ＵＶテープ６の粘着テープ７に貼り合わされた面とは反対側の面を、実装基板１のモールド樹脂５が設けられている面に貼り付ける。
【００１１】
続いて、図２に示す状態で、ダイシングブレードを用いて実装基板１を各集積回路パッケージ毎に切り分けるダイシング工程を行う。ＵＶテープ６は、通常の状態で高い粘着力を示し、したがって、集積回路パッケージの表面に密着し、これにより、このダイシング工程により発生する研削屑が集積回路パッケージ内に進入することを防止している。
【００１２】
また、各集積回路パッケージは、ＵＶテープ６の粘着力により固定されるため、ダイシング工程におけるカッティングの際に、飛散することがない。さらに、ＵＶテープ６は、衝撃吸収性を有しており、ダイシング工程等において、集積回路パッケージに加わる衝撃を吸収し、その破損を防止する。
【００１３】
続いて、ＵＶテープ６に紫外線を照射する。ＵＶテープ６の粘着力は、紫外線を照射することにより著しく弱まる。したがって、各集積回路パッケージは、ＵＶテープ６から容易に剥離される。すなわち、ＵＶテープ６と集積回路パッケージを剥離する際に、集積回路パッケージにはストレスがかからず、安全にＵＶテープ６から剥離することができる。また、ＵＶテープ６には、不純物が含有されていないため、剥離工程後に集積回路パッケージ表面に汚染物質が残留するおそれもない。
【００１４】
上述したように、本発明を適用したこの具体例においては、ＵＶテープ６を実装基板１の表面の形状と同形状にカットし、このカットしたＵＶテープ６を実装基板１の表面の形状より大きな通常の粘着テープ７上に貼り付けて使用している。ＵＶテープ６の面積あたりの単価は、例えばセロハンテープ等の通常の粘着テープ７の単価に比べて、３倍〜４倍程度である。このように高価なＵＶテープ６をＵＶテープ６の特性が必要とされる部分、すなわち、実装基板１に対応する最小限の大きさにカットし、他の部分を安価な粘着テープで代用することにより、ＵＶテープ６にかかるコストを大幅に削減することができる。実際に、この具体例では、必要とされるＵＶテープ６の面積は、従来の手法に比べて、１／２〜２／３程度でよい。また、ＵＶテープ６を実装基板１と同形状にカットすることにより、装置上の位置確認が容易になるという利点もある。
【００１５】
【発明の効果】
以上のように、本発明に係る半導体集積回路パッケージの製造方法では、実装基板の主面の寸法より大きな寸法を有する粘着テープ上に実装基板の主面の形状と同形状のＵＶテープを貼り付け、このＵＶテープを上記実装基板の上記集積回路チップがモールディングされている面に貼り付けるので、高価なＵＶテープの使用量を削減でき、集積回路チップ製造にかかるコストを低減できる。また、ＵＶテープを半導体基板の表面と同形状にカットして貼り付けることにより、装置上での位置確認を容易に行うことができる。
【図面の簡単な説明】
【図１】半導体基板上に集積回路チップを設置し、モールド樹脂でモールディングした状態の側面図である。
【図２】図１に示す半導体基板とＵＶテープとを貼り合わせた状態を示す側面図である。
【符号の説明】
１ 実装基板
２ 集積回路チップ
３ 端子
４ ワイヤ
５ モールド樹脂
６ ＵＶテープ
７ 粘着テープ
【発明の属する技術分野】
本発明は、半導体集積回路パッケージの製造方法に関し、特に紫外線の照射により粘着力を弱めるＵＶ（紫外線）テープを用いた半導体集積回路パッケージの製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路パッケージは、実装基板上に相等しい複数の集積回路チップをマトリクス状に貼り付け、各集積回路チップと実装基板上の所定の端子とをワイヤリングにより電気的に接続した後、集積回路チップを樹脂によりモールディングし、モールディングされた集積回路チップをブレードにより切り分けて製造される。
【０００３】
ブレードにより半導体集積回路パッケージを切り分けるダイシング工程において、切断された半導体集積回路パッケージが飛散しないように、実装基板をＵＶ（紫外線）テープ上に固定する手法が知られている。ＵＶテープは、通常の状態では高い密着性を有し、研削屑等の進入を防ぐとともに、衝撃を吸収して実装基板の破損を防止する役割も果たしている。また、ＵＶテープは、紫外線を照射することにより粘着力が低下する。したがって、半導体集積回路パッケージを切り分けた後、ＵＶテープに紫外線を照射することにより、ＵＶテープから半導体集積回路パッケージを容易に、すなわち半導体集積回路パッケージにストレスを与えることなく剥離できる。また、ＵＶテープは、不純物を含有せず、剥離後に汚染物質を残さない等の利点もある。
【０００４】
【発明が解決しようとする課題】
このように、ＵＶテープは、半導体集積回路パッケージの製造に用いて好適な特性を示すものであるが、面積あたりの単価が市販のセロハンテープ等に比べると約３倍乃至４倍と高価である。実際の製造工程では、使用されるＵＶテープの面積に対し、基板の貼り付け面積は１／２〜２／３程度であり、残りの部分は捨てられている。このように、高価なＵＶテープを無駄に使用することにより、半導体集積回路パッケージの製造コストが高くなってしまう。
【０００５】
本発明は、上述の課題に鑑みてなされたものであり、ＵＶテープを効率的に使用することにより半導体集積回路パッケージの製造コストを低減できる半導体集積回路パッケージの製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上述の目的を達成するために、本発明に係る半導体集積回路パッケージの製造方法は、実装基板上に複数の集積回路チップを装着する工程と、各集積回路チップと実装基板上の所定の端子とをワイヤリングにより電気的に接続する工程と、ワイヤリングされた複数の集積回路チップをモールディングする工程と、実装基板の主面の寸法より大きな寸法を有する粘着テープ上に該実装基板の主面の形状と同形状のＵＶテープを貼り付ける工程と、ＵＶテープを上記実装基板の集積回路チップがモールディングされている面に貼り付ける工程とを有する。さらに、実装集積回路パッケージの製造方法は、実装基板をモールディングされた集積回路チップの領域毎に切り分ける工程と、ＵＶテープに紫外線を照射し、このＵＶテープを実装基板から剥離する工程とを有する。
【０００７】
安価な粘着テープ上に実装基板の主面の形状と同形状にカットされたＵＶテープを貼り付けて用いることにより、ＵＶテープの無駄な部分がなくなり、ＵＶテープを効率的に使用できる。
【０００８】
【発明の実施の形態】
以下、本発明に係る集積回路パッケージの製造方法について、図面を参照して詳細に説明する。
【０００９】
まず、図１に示すように、実装基板１上に複数の集積回路チップ２を装着する。図１では、実装基板１の一部しか示していないが、実際には、実装基板１の表面に複数の集積回路チップ２をマトリクス状に配設する。続いて、各集積回路チップ２と、実装基板１上の端子３とをワイヤ４を介して電気的に接続する。続いて、この集積回路チップ２を保護するために、モールド樹脂５により集積回路チップ２をモールドする。
【００１０】
さらに、図２に示すように、ＵＶテープ６を実装基板１の主面の形状と同形状にカットし、このＵＶテープ６と、実装基板１の主面より大きな通常の粘着テープ７とを貼り合わせる。なお、この具体例においては、実装基板１上でモールド樹脂５が設けられていない外周部に対応する粘着テープ７上の位置には、例えば印刷等により紫外線不透過膜８が形成されている。さらに、ＵＶテープ６の粘着テープ７に貼り合わされた面とは反対側の面を、実装基板１のモールド樹脂５が設けられている面に貼り付ける。
【００１１】
続いて、図２に示す状態で、ダイシングブレードを用いて実装基板１を各集積回路パッケージ毎に切り分けるダイシング工程を行う。ＵＶテープ６は、通常の状態で高い粘着力を示し、したがって、集積回路パッケージの表面に密着し、これにより、このダイシング工程により発生する研削屑が集積回路パッケージ内に進入することを防止している。
【００１２】
また、各集積回路パッケージは、ＵＶテープ６の粘着力により固定されるため、ダイシング工程におけるカッティングの際に、飛散することがない。さらに、ＵＶテープ６は、衝撃吸収性を有しており、ダイシング工程等において、集積回路パッケージに加わる衝撃を吸収し、その破損を防止する。
【００１３】
続いて、ＵＶテープ６に紫外線を照射する。ＵＶテープ６の粘着力は、紫外線を照射することにより著しく弱まる。したがって、各集積回路パッケージは、ＵＶテープ６から容易に剥離される。すなわち、ＵＶテープ６と集積回路パッケージを剥離する際に、集積回路パッケージにはストレスがかからず、安全にＵＶテープ６から剥離することができる。また、ＵＶテープ６には、不純物が含有されていないため、剥離工程後に集積回路パッケージ表面に汚染物質が残留するおそれもない。
【００１４】
上述したように、本発明を適用したこの具体例においては、ＵＶテープ６を実装基板１の表面の形状と同形状にカットし、このカットしたＵＶテープ６を実装基板１の表面の形状より大きな通常の粘着テープ７上に貼り付けて使用している。ＵＶテープ６の面積あたりの単価は、例えばセロハンテープ等の通常の粘着テープ７の単価に比べて、３倍〜４倍程度である。このように高価なＵＶテープ６をＵＶテープ６の特性が必要とされる部分、すなわち、実装基板１に対応する最小限の大きさにカットし、他の部分を安価な粘着テープで代用することにより、ＵＶテープ６にかかるコストを大幅に削減することができる。実際に、この具体例では、必要とされるＵＶテープ６の面積は、従来の手法に比べて、１／２〜２／３程度でよい。また、ＵＶテープ６を実装基板１と同形状にカットすることにより、装置上の位置確認が容易になるという利点もある。
【００１５】
【発明の効果】
以上のように、本発明に係る半導体集積回路パッケージの製造方法では、実装基板の主面の寸法より大きな寸法を有する粘着テープ上に実装基板の主面の形状と同形状のＵＶテープを貼り付け、このＵＶテープを上記実装基板の上記集積回路チップがモールディングされている面に貼り付けるので、高価なＵＶテープの使用量を削減でき、集積回路チップ製造にかかるコストを低減できる。また、ＵＶテープを半導体基板の表面と同形状にカットして貼り付けることにより、装置上での位置確認を容易に行うことができる。
【図面の簡単な説明】
【図１】半導体基板上に集積回路チップを設置し、モールド樹脂でモールディングした状態の側面図である。
【図２】図１に示す半導体基板とＵＶテープとを貼り合わせた状態を示す側面図である。
【符号の説明】
１ 実装基板
２ 集積回路チップ
３ 端子
４ ワイヤ
５ モールド樹脂
６ ＵＶテープ
７ 粘着テープ
Claims (2)
- 実装基板上に複数の集積回路チップを装着する工程と、
上記各集積回路チップと上記実装基板上の所定の端子とをワイヤリングにより電気的に接続する工程と、
上記ワイヤリングされた複数の集積回路チップをモールディングする工程と、
上記実装基板の主面の寸法より大きな寸法を有する粘着テープ上に該実装基板の主面の形状と同形状のＵＶテープを貼り付ける工程と、
上記ＵＶテープを上記実装基板の上記集積回路チップがモールディングされている面に貼り付ける工程とを有する半導体集積回路パッケージの製造方法。 - 上記実装基板を上記モールディングされた集積回路チップの領域毎に切り分ける工程と、
上記ＵＶテープに紫外線を照射し、該ＵＶテープを上記実装基板から剥離する工程とを有する請求項１記載の半導体集積回路パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001189149A JP4632010B2 (ja) | 2001-06-22 | 2001-06-22 | 半導体集積回路パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001189149A JP4632010B2 (ja) | 2001-06-22 | 2001-06-22 | 半導体集積回路パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007919A JP2003007919A (ja) | 2003-01-10 |
| JP4632010B2 true JP4632010B2 (ja) | 2011-02-16 |
Family
ID=19028115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001189149A Expired - Fee Related JP4632010B2 (ja) | 2001-06-22 | 2001-06-22 | 半導体集積回路パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4632010B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107161A (ja) * | 1994-06-22 | 1996-04-23 | Seiko Epson Corp | 電子部品、電子部品素材および電子部品の製造方法 |
| JP2000150543A (ja) * | 1998-11-18 | 2000-05-30 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2000183219A (ja) * | 1998-12-14 | 2000-06-30 | Mitsumi Electric Co Ltd | Ｉｃパッケージの製造方法 |
-
2001
- 2001-06-22 JP JP2001189149A patent/JP4632010B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107161A (ja) * | 1994-06-22 | 1996-04-23 | Seiko Epson Corp | 電子部品、電子部品素材および電子部品の製造方法 |
| JP2000150543A (ja) * | 1998-11-18 | 2000-05-30 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2000183219A (ja) * | 1998-12-14 | 2000-06-30 | Mitsumi Electric Co Ltd | Ｉｃパッケージの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003007919A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5798834B2 (ja) | 半導体装置の製造方法 | |
| JPH11204551A (ja) | 半導体装置の製造方法 | |
| KR100486290B1 (ko) | 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치 | |
| JP2002118081A5 (ja) | ||
| US6613607B2 (en) | Method for manufacturing encapsulated electronic components, particularly integrated circuits | |
| EP0214621A2 (en) | A package comprising a substrate and at least one electronic component | |
| JPH07263382A (ja) | ウェーハ固定用テープ | |
| JP4632010B2 (ja) | 半導体集積回路パッケージの製造方法 | |
| JP4862986B2 (ja) | 半導体装置の製造方法 | |
| JPH0729927A (ja) | 半導体集積回路装置の製造方法 | |
| JP2003007743A (ja) | Ｕｖテープ及び半導体集積回路パッケージの製造方法 | |
| JP2004281526A (ja) | 半導体装置の製造方法 | |
| JP2004253422A (ja) | 半導体装置 | |
| WO1999049512A1 (fr) | Dispositif a semi-conducteur et procede de fabrication associe | |
| US6687983B2 (en) | Non leadframe clamping for matrix leadless leadframe package molding | |
| JP5396881B2 (ja) | 電子装置の製造方法 | |
| US20050135071A1 (en) | Package structure of optical sensitive device and method for packaging optical sensitive device | |
| KR100486241B1 (ko) | 파티클 오염을 방지할 수 있는 반도체 패키지 및 그 조립방법 | |
| JPH0621219A (ja) | 半導体装置の製造方法 | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| JP2001085359A (ja) | 半導体装置の製造方法 | |
| JP4033969B2 (ja) | 半導体パッケージ、その製造方法及びウェハキャリア | |
| JPH0442547A (ja) | プリント基板への部品搭載方法 | |
| EP1120825A4 (en) | METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE | |
| JP2000077361A (ja) | 半導体ウエハのダイシング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080612 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101102 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |