JPH0442547A - プリント基板への部品搭載方法 - Google Patents

プリント基板への部品搭載方法

Info

Publication number
JPH0442547A
JPH0442547A JP15025990A JP15025990A JPH0442547A JP H0442547 A JPH0442547 A JP H0442547A JP 15025990 A JP15025990 A JP 15025990A JP 15025990 A JP15025990 A JP 15025990A JP H0442547 A JPH0442547 A JP H0442547A
Authority
JP
Japan
Prior art keywords
resin
bare chip
semiconductor bare
outer periphery
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15025990A
Other languages
English (en)
Inventor
Morimasa Sato
守正 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP15025990A priority Critical patent/JPH0442547A/ja
Publication of JPH0442547A publication Critical patent/JPH0442547A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はプリント基板への部品搭載方法に関する。
〈従来の技術〉 従来例によるプリント基板への部品搭載方法について、
第2図(a)乃至(e)を参照して説明する。第2図(
a)乃至(e)は従来のプリント基板への部品搭載方法
を示す工程図である。
まず、第2図(a)に示す様に、プリント基板1上の半
導体ベアチップ搭載部3上に、半田リフローや汚れに対
する保護部材として保護マスク用樹脂4を印刷/硬化に
より形成する。ここで、前記保護マスク用樹脂4の外辺
部はワイヤーボンディング(以下、W/Bと略称する)
部2の一部までを覆っている。
次に、同図(b)に示す様にC/Rチップ等の面実装部
品5をリフロー半田付等によシ搭載する。
その後、同図(c)の様に前記保護マスク用樹脂4を剥
離し、さらに同図ω)に示す様に樹脂枠6を接着固定後
、ベアチップ7をダイボンディング(以下D/Bと略称
する)し、W/Bを行う。
次に、同図(e)に示す様にワイヤー保護用にボッティ
ング樹脂8を上記樹脂枠6の内側へ注入し硬化させ樹脂
封止を行なっている。
〈発明が解決しようとする課題〉 ところが、上記従来技術の方法においては、保護マスク
用樹脂4の印刷/硬化、及び樹脂枠6の接着/硬化が必
要であり、工程が煩雑であると共に工数が多いことから
コストが高くついていた。
そこで本発明の目的は、製造工程が従来より簡略化され
工数が少なく、コストも安くつくプリント基板への部品
搭載方法を提供することにある。
〈課題を解決するための手段〉 前記目的を達成するために本発明によるプリント基板へ
の部品搭載方法は、プリント基板上の半導体ベアチップ
搭載部に、外辺部以外の部分を切断部によって切り離せ
るようになした保護部材を被着する工程と、前記保護部
材を被着した状態で、前記半導体ベアチップ以外の部品
を半田付けする工程と、前記保護部材の外辺部以外の部
分を剥離除去して前記半導体ベアチップ搭載部を露出し
、該半導体ベアチップ搭載部に半導体ベアチップを搭載
、ワイヤボンドする工程と、前記保護部材の外辺部を樹
脂の流れ止めの樹脂枠として前記半導体ベアチップを樹
脂封止する工程とからなることを特徴とする。
〈作用〉 半導体ベアチップ搭載部を半田リフロー等の半田付けや
汚れから保護する保護部材の内、外辺部以外の部分を剥
離した後に残る外辺部を樹脂の流れ止め用の樹脂枠とし
て利用するので、従来のようにプリント基板上に新たに
樹脂枠を接着する必要がなく、工程が簡略化でき、製品
のコストダウンを図れる。
〈実施例〉 本発明の一実施例について、第1図(a)乃至(d)を
参照して説明する。第1図(a)乃至(d)は本実施例
によるプリント基板への部品搭載方法を示す工程図であ
る。
第1図(a)に示すように、プリント基板11の半導体
ベアチップ搭載部13上に、該半導体ベアチップ搭載部
13を半田リフロー等の半田付けや汚れから保護する保
護部材として粘着シート14を被着する○ここで、粘着
シート14の外辺部は、W/B U−ドバッド部12ま
でを覆っている。
また、前記粘着シート14には、後の(c)工程でW/
B !J−ドバソド部12上に外辺部のみを残し、他の
部分は剥離除去できるようにミシン目Aを施している。
粘着シート14の材質としては、後の(d)工程におい
て、ボッティング樹脂の流れ出しがない様に樹脂との接
触角が大きい(低摩擦係数で樹脂等をはじく)材質、即
ちテフロンやシリコン樹脂等を使用する。又粘着剤とし
ては、高温に強く、剥離の時に粘着剤残りのないシリコ
ン系などの粘着剤を使用する。
次に、第1図(b)に示す様にC/Rチップ等の面実装
部品15をリフロー半田付法等によシ搭載後、同図(C
)の様に、W/B !J−ドパッド部12上の粘着テー
プのミシン目Aにそって、外辺部16を残す様剥離した
後、ベアチップ17をD/BL、さらにW / Bを行
なう。
その後、同図(d)に示す様に保護用のポツティング樹
脂18を従来通り、外辺部16の内側に注入し、硬化さ
せ樹脂封止を行なう。即ち、外辺部16は樹脂18の流
れ止めの樹脂枠として使用される。
〈発明の効果〉 以上説明したように本発明によれば、半導体ベアチップ
搭載部を半田リフロー等から保護する保護部材の内、外
辺部以外の部分を剥離した後に残る外辺部を樹脂枠とし
て利用するので、従来のように、樹脂枠を新たに接着す
る必要がなく、また複雑な工程及び治工具も不要で、工
程を簡略化でき大巾な製品のコストダウンを図れる。
【図面の簡単な説明】 第1図(a)乃至(d)は、本発明の一実施例によるプ
リント基板への部品搭載方法を示す工程図、第2図(a
)乃至(e)は従来例によるプリント基板への部品搭載
方法を示す工程図である。

Claims (1)

  1. 【特許請求の範囲】 1、プリント基板上の半導体ベアチップ搭載部に、外辺
    部以外の部分を切断部によって切り離せるようになした
    保護部材を被着する工程と、 前記保護部材を被着した状態で、前記半導体ベアチップ
    以外の部品を半田付けする工程と、前記保護部材の外辺
    部以外の部分を剥離除去して前記半導体ベアチップ搭載
    部を露出し、該半導体ベアチップ搭載部に半導体ベアチ
    ップを搭載、ワイヤボンドする工程と、 前記保護部材の外辺部を樹脂の流れ止めの樹脂枠として
    前記半導体ベアチップを樹脂封止する工程とからなるこ
    とを特徴とするプリント基板への部品搭載方法。
JP15025990A 1990-06-08 1990-06-08 プリント基板への部品搭載方法 Pending JPH0442547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15025990A JPH0442547A (ja) 1990-06-08 1990-06-08 プリント基板への部品搭載方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15025990A JPH0442547A (ja) 1990-06-08 1990-06-08 プリント基板への部品搭載方法

Publications (1)

Publication Number Publication Date
JPH0442547A true JPH0442547A (ja) 1992-02-13

Family

ID=15493032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15025990A Pending JPH0442547A (ja) 1990-06-08 1990-06-08 プリント基板への部品搭載方法

Country Status (1)

Country Link
JP (1) JPH0442547A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054975A (en) * 1996-08-01 2000-04-25 Hitachi, Ltd. Liquid crystal display device having tape carrier packages
US6356333B1 (en) * 1998-11-25 2002-03-12 Seiko Epson Corporation Conductive adhesive with conductive particles, mounting structure, liquid crystal device and electronic device using the same
JP2019530980A (ja) * 2016-09-30 2019-10-24 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh 特に変速機制御モジュール用の電子アセンブリを製造する方法及び電子アセンブリ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054975A (en) * 1996-08-01 2000-04-25 Hitachi, Ltd. Liquid crystal display device having tape carrier packages
US6356333B1 (en) * 1998-11-25 2002-03-12 Seiko Epson Corporation Conductive adhesive with conductive particles, mounting structure, liquid crystal device and electronic device using the same
JP2019530980A (ja) * 2016-09-30 2019-10-24 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh 特に変速機制御モジュール用の電子アセンブリを製造する方法及び電子アセンブリ

Similar Documents

Publication Publication Date Title
JP3068162B2 (ja) 半導体ダイボンディング方法
US6821815B2 (en) Method of assembling a semiconductor chip package
JPH0442547A (ja) プリント基板への部品搭載方法
JP2004281526A (ja) 半導体装置の製造方法
WO1999049512A1 (fr) Dispositif a semi-conducteur et procede de fabrication associe
JP5396881B2 (ja) 電子装置の製造方法
JP2009252778A (ja) 半導体パッケージの製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP3345759B2 (ja) 半導体装置およびその製造方法
JPS6224650A (ja) 半導体装置
JPS62248228A (ja) 混成集積回路の製造方法
JPH09181491A (ja) 半導体装置の実装方法及び実装構造
JPS6239036A (ja) ハイブリツドic
JPS6214698Y2 (ja)
JP3195080B2 (ja) リードフレームの製造方法
JP4011178B2 (ja) 半導体装置の製造方法、それに使用する樹脂基板及びテープ
KR100257405B1 (ko) 마이크로 비지에이 패키지 제조방법
JP4632010B2 (ja) 半導体集積回路パッケージの製造方法
JPH0256958A (ja) 樹脂封止型半導体装置の製造方法
JPH09139394A (ja) 半導体装置
JP2000228463A (ja) 半導体装置製造用金属フレーム、その製造方法及び半導体装置の製造方法
JP2705566B2 (ja) 半導体集積回路装置の製造方法
JPH09246715A (ja) 電子部品実装方法
JPH07283258A (ja) 半導体装置およびその製造方法
JP2000022033A (ja) Bga用リードフレーム