CN103311135A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103311135A
CN103311135A CN2013100802563A CN201310080256A CN103311135A CN 103311135 A CN103311135 A CN 103311135A CN 2013100802563 A CN2013100802563 A CN 2013100802563A CN 201310080256 A CN201310080256 A CN 201310080256A CN 103311135 A CN103311135 A CN 103311135A
Authority
CN
China
Prior art keywords
semiconductor device
substrate
aforementioned
manufacture method
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100802563A
Other languages
English (en)
Inventor
塩原利夫
关口晋
秋叶秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN103311135A publication Critical patent/CN103311135A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明的目的在于提供即使密封大型基板也能抑制密封后基板的翘曲和裂缝的半导体装置的制造方法。本发明提供了半导体装置的制造方法，其使用具有上金属模具和下金属模具的成型金属模具，其具有：配置工序，将半导体元件搭载基板配置在加热至室温～200℃的前述成型金属模具的前述上金属模具和前述下金属模具中的一个金属模具上，并将半导体元件非搭载基板配置在另一个金属模具上；一体化工序，利用配置有前述半导体元件搭载基板和前述半导体元件非搭载基板的前述成型金属模具，使热固化性树脂成型，使前述半导体元件搭载基板和前述半导体元件非搭载基板一体化；单颗化工序，将该经一体化的基板从前述成型金属模具中取出，并切割，来进行单颗化。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种使用成型金属模具的半导体装置的制造方法、及通过所述方法制造的半导体装置。
背景技术
先前以来，提出并研究了各种晶片(wafer)级的密封方法、或利用热固化性环氧树脂单面成型有机基板的方法，所述有机基板矩阵状地搭载有半导体元件（专利文献1-3）。
利用上述方式来制造半导体装置时，基板的大小为较小的情况下，可以通过调整环氧树脂的线性膨胀系数来控制密封后基板的翘曲。
当使用8英寸(200mm)左右的小直径晶片等基板或小尺寸的有机基板等的情况，当前能无较大问题地密封成型，但在8英寸直径以上的晶片或大型有机基板等的时候，密封后，由于环氧树脂等的收缩应力较大，因此，在单面成型的晶片或有机基板上会产生较大的翘曲和基板的裂缝等，从而无法制造半导体装置。
为了解决伴随晶片或金属基板等的大型化的如上所述的问题，需要将填充剂填充至95wt%的程度，或通过降低树脂的弹性来减小固化时的收缩应力。然而，目前无法制造将填充剂填充至95wt%的程度且具有可充分成型的性能的热固化性树脂。并且，如果将弹性降至不产生翘曲的程度，则将产生耐热性或耐湿性等下降的缺陷。
[现有技术文献]
(专利文献)
专利文献1：日本特开2001-044324号公报
专利文献2：日本特开2003-213087号公报
专利文献3：日本特开2009-032842号公报
发明内容
本发明是为解决上述课题而完成的，其目的在于提供一种即使密封大型基板也能抑制密封后基板的翘曲和裂缝等的半导体装置的制造方法。
为解决上述课题，在本发明中，提供一种半导体装置的制造方法，其是使用具有上金属模具和下金属模具的成型金属模具来制造半导体装置的方法，其特征在于，其具有：
配置工序，将半导体元件搭载基板配置在加热至室温～200℃的成型金属模具的上金属模具和下金属模具中的一个金属模具上，并将半导体元件非搭载基板配置在另一个金属模具上；
一体化工序，利用配置有半导体元件搭载基板和半导体元件非搭载基板的成型金属模具，使热固化性树脂成型，由此来使半导体元件搭载基板和半导体元件非搭载基板一体化；及，
单颗化工序，将该经一体化的基板从成型金属模具中取出，并切割，来进行单颗化。
如果是这种半导体装置的制造方法，则即使密封大型基板也可以抑制密封后基板的翘曲和裂缝等。并且，能以晶片级统一(总括)密封。
并且，可以在前述一体化工序中，将在室温下或加热下呈液态的热固化性树脂放在已配置于下金属模具的基板上，并将上金属模具与下金属模具加压，压缩成型热固化性树脂；或，
在前述一体化工序中，将上金属模具与下金属模具合模后，将室温下或加热下呈液态的热固化性树脂注入已配置于上金属模具和下金属模具上的基板的缝隙中，并将热固化性树脂注射成型或压铸(transfer)成型。
这样一来，本发明的半导体装置的制造方法，可以利用压缩成型、注射成型或压铸成型中的任一种。
并且，在前述一体化工序中，优选在减压下成型前述热固化性树脂。
这样一来，通过减压，可以提高热固化性树脂对半导体元件搭载基板与半导体元件非搭载基板的空隙的填充性。
并且，可以使用金属基板、无机基板、或有机树脂基板来作为前述半导体元件搭载基板及/或前述半导体元件非搭载基板。
这样一来，作为本发明中使用的基板，可以适用金属基板、无机基板、或有机树脂基板中的任一种。
并且，可以使用环氧树脂、硅酮树脂、及硅酮/环氧混合树脂中的任一种来作为前述热固化性树脂。
通过使用这种树脂，可以制造耐热性、耐湿性优异的半导体装置。
并且，优选使用在室温～200℃中的线性膨胀系数为5～25ppm/℃的有机树脂基板来作为前述半导体元件搭载基板及/或前述半导体元件非搭载基板。
这样一来，在半导体元件的表面和背面使用2片具有类似物理特性的基板，由此，可以制造几乎不产生翘曲的半导体装置。
并且，提供一种通过前述半导体装置的制造方法而制造出来的半导体装置。
这种半导体装置的耐热性、耐湿性优异，且翘曲得以抑制，残留歪斜较少。
如上所述，如果是本发明的半导体装置的制造方法，则将成为一种方法，所述方法即使利用树脂来密封在大型无机基板、金属基板或有机树脂基板等基板上搭载有半导体元件而成的半导体元件阵列、或形成有半导体元件的大型硅晶片，也能抑制密封后基板的翘曲和裂缝等，且通用性非常高。尤其是，将成为一种方法，所述方法在半导体元件的表面和背面使用2片具有类似物理特性的基板，并将半导体元件搭载基板与半导体元件非搭载基板之间利用热固化性树脂进行成型密封，可以制造几乎不产生翘曲，且耐热性、耐湿性优异的半导体装置。并且，能以晶片级一起(总括)密封。因此，有助于降低成本。
附图说明
图1是本发明的半导体装置的制造方法的流程图。
其中，附图标记说明如下：
1 上金属模具；2 下金属模具；3 成型金属模具；4 半导体组件非搭载基板；5 半导体组件搭载基板；6 半导体组件；7 热固化性树脂；8 切割刀片；9 半导体装置。
具体实施方式
以下，详细地说明本发明的半导体装置的制造方法，但本发明并不限定于此种方法。如前所述，期望一种即使密封大型基板也能抑制密封后基板的翘曲和裂缝等的半导体装置的制造方法。
本发明人为达成上述课题而反复锐意研究，结果发现，利用在半导体元件的表面和背面使用2片基板，并利用热固化性树脂将这些基板之间成型密封，可以制造一种几乎不产生翘曲，且耐热性、耐湿性优异的半导体装置，从而完成本发明。以下详细地说明本发明。
即，本发明是一种半导体装置的制造方法，是使用具有上金属模具和下金属模具的成型金属模具来制造半导体装置的方法，其特征在于，其具有：
配置工序，将半导体元件搭载基板配置在加热至室温～200℃的成型金属模具的上金属模具和下金属模具中的一个金属模具上，并将半导体元件非搭载基板配置在另一个金属模具上；
一体化工序，利用配置有半导体元件搭载基板和半导体元件非搭载基板的成型金属模具，使热固化性树脂成型，由此来使半导体元件搭载基板和半导体元件非搭载基板一体化；及，
单颗化工序，将该经一体化的基板从成型金属模具中取出，并切割，来进行单颗化。
[(I)配置工序]
将本发明的半导体装置的制造方法的流程图示于图1。在配置工序中，将搭载有半导体元件6的半导体元件搭载基板5配置在加热至室温～200℃的成型金属模具3的上金属模具1和下金属模具2的其中一个金属模具（在此为下金属模具）上，并将半导体元件非搭载基板4配置在另一个金属模具（在此为上金属模具）上。配置方法并无特别限制，但可以利用吸引方式使基板吸附在经加热的上金属模具1和下金属模具2的表面来进行。
可以使用无机基板、金属基板、或有机树脂基板来作为半导体元件搭载基板及/或半导体元件非搭载基板，半导体元件搭载基板是在这些基板上搭载或形成有半导体元件而成，半导体元件非搭载基板，未搭载或形成半导体元件。尤其是当使用有机树脂基板时，从控制后述的膨胀系数的观点来看，也可以使用含有纤维的有机树脂基板。
作为无机基板，具代表性的有陶瓷基板、硅晶片等，作为金属基板，具代表性的有表面经绝缘处理的铜或铝基板等。作为有机树脂基板，可以列举双马来酰亚胺三嗪(bismaleimide triazine，BT)树脂基板、纤维增强塑料(fiberreinforced plastics，FRP)基板等。
作为含有纤维的有机树脂基板中能适用的纤维，可以列举碳纤维、玻璃纤维、石英玻璃纤维、金属纤维等无机纤维；芳香族聚酰胺纤维、聚酰亚胺纤维、聚酰胺酰亚胺纤维等有机纤维；及，碳化硅纤维、碳化钛纤维、硼纤维、氧化铝纤维等。作为含有纤维的有机树脂基板，可以列举用这些纤维加强的环氧树脂、BT树脂或硅酮树脂基板等。根据产品特性，除这种基板以外，如果能维持绝缘性，则可以使用任何基板。作为最优选的含有纤维的有机树脂基板，较理想为用玻璃纤维、石英纤维、碳纤维等加强的基板。其中，优选使用了绝缘性较高的玻璃纤维或石英玻璃纤维的基板。
作为如上述的加强用纤维的形态，如果是使长纤维丝朝一定方向合股的粗纱(roving)、布(cloth)、无纺布等片状的纤维，以及短切原丝薄毡(choppedstrand mat)等可以形成积层体的纤维，则并无特别限制。
在金属基板、无机基板、或有机树脂基板中，优选任一基板的厚度均为20μm～1mm，更优选50μm～500μm，进一步优选50μm～200μm。如果为20μm以上，则能防止因过薄而变形，尤其是当使用无机基板时，能抑制操作时发生裂缝。并且，如果为1mm以下，则能防止半导体装置变厚。
半导体元件搭载基板与半导体元件非搭载基板，优选具有类似物理特性的基板，尤其是更优选使用两片基板的线性膨胀系数实质上相等或为25ppm/℃以下，尤其为10ppm/℃以下的基板。尤其是，如果两片基板间的物理特性类似，则更可以抑制用热固化性树脂成型密封后的半导体装置产生翘曲。
并且，当使用有机树脂基板来作为半导体元件搭载基板和半导体元件非搭载基板时，从降低制造的半导体装置的翘曲的方面来看，较理想为至少一片有机树脂基板，优选两片有机树脂基板的在室温～200℃中的线性膨胀系数为5～25ppm/℃。而且，在本申请中，室温表示25℃±10℃。（以下，同样。）
并且，当使用硅晶片等无机基板或有机树脂基板等来作为半导体元件搭载基板时，较理想为搭载该半导体元件的无机基板或有机树脂基板等的膨胀系数，在室温～200℃下，在X-Y方向上为5～25ppm/℃。
并且，当使用有机树脂基板来作为半导体元件非搭载基板时，较理想为该有机树脂基板的膨胀系数，在室温～200℃下，在X-Y方向上为5～25ppm/℃。如果是这种范围的有机树脂基板，则与半导体元件搭载基板的膨胀系数的差较小，且更能抑制所制造的半导体装置的翘曲。而且，有机树脂基板的膨胀系数，更理想为5～20ppm/℃，进一步理想为5～15ppm/℃。
从生产率和易操纵等的方面来看，较理想为上述基板的大小为长20mm～200mm，宽100～400mm左右。如果是这种基板，则容易将半导体元件配置在基板上，或用引线接合机(wire bonder)连接金线等。
[(Ⅱ)一体化工序]
在一体化工序中，利用配置有半导体元件搭载基板5和半导体元件非搭载基板4的成型金属模具3，使热固化性树脂7成型，来使半导体元件搭载基板5和半导体元件非搭载基板4一体化。这样一来，通过在半导体元件的表面和背面使用2片基板，并利用热固化性树脂将这些基板之间成型密封，可以制造几乎不产生翘曲，且耐热性、耐湿性优异的半导体装置。经一体化的半导体元件搭载基板和半导体元件非搭载基板的间隔，优选20～1000μm。
在一体化工序中，可以利用通常所使用的压缩成型、压铸成型或注射成型等。具体来说，在一体化工序中，可以将在室温下或加热下呈液态的热固化性树脂放在已配置于下金属模具上的基板上，并将上金属模具与下金属模具加压，压缩成型热固化性树脂。并且，在一体化工序中，也可以在将上金属模具与下金属模具合模后，将在室温下或加热下呈液态的热固化性树脂注入已配置于上金属模具及下金属模具上的基板的缝隙中，并将热固化性树脂注射成型或压铸成型。
压缩成型时，在配置于下金属模具2上的基板上称量上述热固化性树脂7。然后，在加压下将上下金属模具合模使树脂热固化。
并且，当利用压铸成型或注射成型来使热固化性树脂7成型时，利用吸引方式使基板吸附在经加热的上下金属模具的表面，并将上下金属模具合模后，向基板与基板的缝隙中加压注入在室温下或因加热而液化的热固化性树脂7，并使之固化，来使上下基板一体化。因为需向狭小的空隙中大面积加压注入树脂，因此，树脂流入空隙的浇口数或结构，是按照树脂的流动性或固化特性来设计。
作为上述的固化成型条件，较理想为120℃～200℃，1～3分钟左右，压力为20～150Kg/cm2。并且，为了提高对空隙的填充性，优选在减压下使热固化性树脂7成型，尤其优选一边将金属模具内部减压一边加压成型。作为减压度，最好尽量减压直至接近真空的程度。
半导体装置9的厚度与内置的半导体元件6的厚度相关，为1mm以下时，在将半导体装置构装于家电等的时候能实现小型化，因此较为理想。
一体化工序中使用的热固化性树脂，被填充于上述2片基板彼此之间，成为密封的密封树脂层。该热固化性树脂也可为包含其他成分的组合物的形态。热固化性树脂通常适宜使用半导体元件的密封所使用的室温下呈液态的环氧树脂或通常在100℃以下的加热下而液化的固形环氧树脂、硅酮树脂、或由环氧树脂与硅酮树脂构成的硅酮/环氧混合树脂。
作为该环氧树脂的一例，可以使用：如双酚A型环氧树脂、双酚F型环氧树脂、3,3′,5,5′-四甲基-4,4′-联苯酚型环氧树脂或4,4′-联苯酚型环氧树脂之类的联苯酚型环氧树脂；苯酚酚醛(phenol novolac)型环氧树脂、甲酚酚醛型环氧树脂、双酚A酚醛型环氧树脂、萘二酚型环氧树脂、三苯酚甲烷型环氧树脂、四苯酚乙烷型环氧树脂、及苯酚双环戊二烯酚醛型环氧树脂的芳香环氢化的环氧树脂；及，脂环式环氧树脂等室温下呈液态或固体的公知环氧树脂。并且，可以根据需要，并用一定量以下的上述以外的环氧树脂。
而且，由于要密封半导体元件，因此，优选尽量减少热固化性树脂中的氯等卤素离子、及钠等碱性离子。通常，较理想为向50ml的脱离子水中添加10g样品，进行密封，并在120℃的烘箱(oven)中静置20小时后，在加热提取的120℃下进行提取时，任何离子均为10ppm以下。
可以使用苯酚酚醛树脂、各种胺衍生物、酸酐或使部分酸酐基开环并生成羧酸的物质等来作为上述环氧树脂的固化剂。其中，为了确保半导体装置的可靠性，较理想为苯酚酚醛树脂。
为了促进上述环氧树脂与固化剂的反应，还可以使用咪唑衍生物、膦衍生物、胺衍生物、及有机铝化合物等金属化合物等。优选以环氧树脂与苯酚酚醛树脂的混合比为环氧基与苯酚性羟基的比例为1：0.8～1.3的方式进行混合。
此外，在环氧树脂组合物中，可以进一步根据需要调配各种添加剂。例如，可以添加调配各种热可塑性树脂、热可塑性弹性体、有机合成橡胶、硅酮系等低应力剂、蜡类、卤素捕集剂等添加剂，以改善树脂的性质。
并且，可以使用缩合性或热固化性的硅酮树脂等来作为上述硅酮树脂(硅树脂)。其中，较理想为加成固化型硅酮树脂的组合物。在加成固化型硅酮树脂组合物中，适宜使用将(A)具有非共价双键基（例如，乙烯基等烯基）的有机聚硅氧烷、(B)有机氢聚硅氧烷、及(C)铂系催化剂作为必需成分的加成固化型硅酮树脂组合物。
并且，作为上述硅酮/环氧混合树脂，可以列举由前述环氧树脂与前述硅酮树脂构成的共聚物等。
可以向上述可以作为热固化性树脂使用的环氧树脂、硅酮树脂、硅酮/环氧混合树脂的组合物中，调配无机填充材料。作为所调配的无机填充材料，可以列举例如：熔融硅石(fused silica)、结晶性硅石等硅石类、氧化铝、氮化硅、氮化铝、铝硅酸盐、氮化硼、玻璃纤维、三氧化锑等。这些无机填充材料的平均粒径或形状并无特别限定，但为了确保对大型基板间的空隙为1mm以下的狭小部分的填充性，较理想为最大粒径为75μm以下，优选50μm以下。尤其是当基板间为500μm以下时，最大为30μm以下、形状为球形的粒子较适合。如果使用75μm以下的填充材料，则可以抑制局部的流动性下降，确保充分的填充性，并抑制间隙或未填充。
尤其是添加到环氧树脂组合物中的上述无机填充材料，还可以调配预先利用硅烷偶联剂、钛酸酯偶联剂等偶联剂进行表面处理的无机填充材料，以加强环氧树脂与无机填充材料的结合强度。
作为这种偶联剂，优选使用例如：γ-缩水甘油醚氧丙基三甲氧基硅烷、γ-缩水甘油醚氧丙基甲基二乙氧基硅烷、β-(3,4-环氧环己基)乙基三甲氧基硅烷等环氧官能性烷氧基硅烷；N-β(氨乙基)-γ-氨丙基三甲氧基硅烷、γ-氨丙基三乙氧基硅烷、N-苯基-γ-氨丙基三甲氧基硅烷等氨基官能性烷氧基硅烷；及，γ-巯丙基三甲氧基硅烷等巯基官能性烷氧基硅烷等。而且，有关表面处理所使用的偶联剂的调配量及表面处理方法，并无特别限制。
当为硅酮树脂组合物或硅酮/环氧混合树脂组合物时，也可以用如上述的偶联材料将无机填充材料表面进行处理。
相对于环氧树脂组合物或硅酮树脂、硅酮/环氧混合树脂的组合物中的树脂的总质量100质量份，无机填充材料的填充量优选100～1300质量份，尤其优选200～1000质量份。如果为100质量份以上，则可以获得充分的强度；如果为1300质量份以下，则难以发生因增粘而导致的流动性下降，能防止填充性不佳，且能将基板上所排列的半导体元件完全密封。而且，优选以全部组合物的50～95质量%，尤其优选以60～90质量%的范围来含有该无机填充材料。
[(Ⅲ)取出，(Ⅳ)切割工序]
通过上述工序，可以在不会产生间隙或翘曲等的状态下进行搭载有半导体元件的大型基板的密封。通过将利用上述方法进行一体化的基板从成型金属模具中取出，通常在150～180℃的温度下进行后固化1～4小时，可以使电气特性和机械特性等稳定。
并且，后固化后，利用通常的方法使用切割刀片(dicing blade)8切割基板以进行单颗化，由此，可以制造半导体装置9。
通过上述半导体装置的制造方法而制造出来的半导体装置9，成为一种翘曲得以抑制、残留歪斜较少的高品质半导体装置，且耐热性、耐湿性优异。
[实施例]
以下，示出实施例及比较例，更详细地说明本发明，但本发明并不限定于这些实施例。
[实施例1]
准备以下的半导体元件搭载有机树脂基板与半导体元件非搭载有机树脂基板。
半导体元件搭载有机树脂基板：在厚50μm、长50mm、宽150mm的BT树脂基板（线性膨胀系数：15ppm/℃）上利用环氧固晶(die bond)材料粘着40个厚300μm、12mm见方的硅晶片，并用金线连接基板与晶片。
半导体元件非搭载有机树脂基板：厚50μm、长50mm、宽150mm的BT树脂基板（线性膨胀系数：15ppm/℃）。
利用将压铸成型装置的成型金属模具温度设定为170℃，并利用吸引来使半导体元件搭载有机树脂基板吸附在下金属模具上。另一方面，同样地使半导体元件非搭载有机树脂基板吸引吸附在上金属模具上后，关闭上下金属模具开始减压。基板之间的空隙为500μm。
减压至750mmHg后，通过将热固化性环氧树脂（KMC 300信越化学制造，最大填充物直径35μm）投入成型装置的罐(pot)中，在70Kg/cm2的压力下，加压转送，来注入树脂。在3分钟的成型时间下进行。
成型后，将经一体化的基板从成型金属模具中取出，并冷却至室温后，测定基板的翘曲。翘曲量为纵向0.8mm，横向0.2mm。进一步在180℃下进行后固化2小时，同样地测定翘曲，结果为纵向0.4mm，横向0.1mm，几乎无翘曲。
将该基板粘贴到切割胶带上，进行切割，在40个经单颗化的半导体装置的背面安装上锡球(solder ball)来制造半导体装置。电性确认每个半导体装置后，结果为完全无问题地发挥功能。
[实施例2]
准备与实施例1中使用的基板同样的半导体元件搭载有机树脂基板与半导体元件非搭载有机树脂基板。将压缩成型装置的成型金属模具温度设定为170℃，利用吸引来使半导体元件非搭载有机树脂基板吸附在下金属模具上。另一方面，同样地使半导体元件搭载有机树脂基板吸引吸附在上金属模具上后，在已吸引配置于下金属模具上的基板的中央部分，称取指定量的液态的热固化性环氧树脂，用100Kg/cm2使上下的金属模具加压固化直至环氧树脂的厚度为500μm。
成型后，将经一体化的基板从成型金属模具中取出，并冷却至室温后，测定基板的翘曲。翘曲量为纵向0.9mm，横向0.3mm。进一步在180℃下进行后固化2小时，同样地测定翘曲，结果为纵向0.5mm，横向0.1mm，几乎无翘曲。
将该基板粘贴到切割胶带上，进行切割，并在40个经单颗化的半导体装置的背面安装上锡球制造半导体装置。电性确认每个半导体装置后，结果为完全无问题地发挥功能。
[实施例3]
准备以下的硅晶片。
形成有半导体元件的硅晶片：形成有半导体元件，厚度350μm，直径8英寸(200mm)的硅晶片。
未形成半导体元件的硅晶片：未形成半导体元件，厚度350μm，直径8英寸(200mm)的硅晶片。
将压缩成型装置的成型金属模具温度设定为170℃，利用吸引来使形成有半导体元件的硅晶片吸附在下金属模具上。另一方面，与半导体元件搭载晶片同样地使未形成半导体元件的硅晶片吸引吸附在上金属模具上后，在已吸引配置于下金属模具上的晶片的中央部分，称取指定量的室温下呈液态的热固化性环氧树脂（SMC800信越化学工业制造），用100Kg/cm2使上下的金属模具加压固化直至环氧树脂的厚度为500μm。
成型后，将经一体化的晶片从成型金属模具中取出，并冷却至室温后，测定晶片的翘曲。翘曲量为纵向、横向均大致为零。进一步在180℃下进行后固化2小时，同样地测定翘曲，结果为几乎无翘曲。
将该基板粘贴到切割胶带上，进行切割，并在40个经单颗化的半导体装置的背面安装上锡球制造半导体装置。电性地确认每个半导体装置后，完全无问题地发挥功能。
[比较例1]
只准备以下的与实施例1中使用的基板同样的半导体元件搭载有机树脂基板。通过吸引来使半导体元件搭载有机树脂基板吸附在压铸成型装置的成型金属模具温度设定为170℃的下金属模具上。另一方面，不在上金属模具上配置有机树脂基板，关闭上下金属模具开始减压。上金属模具与基板之间的空隙为500μm。
减压至750mmHg后，通过将热固化性环氧树脂（KMC300信越化学制造，最大填充物直径为35μm）投入成型装置的罐中，在70Kg/cm2的压力下，加压转送，来注入树脂。在3分钟的成型时间下进行。
成型后，将经一体化的基板从成型金属模具中取出，并冷却至室温后，测定基板的翘曲。翘曲量为纵向29mm，横向8mm。进一步在180℃下进行后固化2小时，同样地测定翘曲，结果为产生纵向27mm、横向6.3mm的较大的翘曲，从而无法用切割进行单颗化。
另外，本发明并不限定于上述实施方式。上述实施方式为例示，具有与本发明的权利要求所述的技术思想实质相同的结构，并发挥相同作用效果的技术方案，均包含在本发明的技术范围内。

Claims (19)

1.一种半导体装置的制造方法，其是使用具有上金属模具和下金属模具的成型金属模具来制造半导体装置的方法，其特征在于，其具有：
配置工序，将半导体元件搭载基板配置在加热至室温～200℃的前述成型金属模具的前述上金属模具和前述下金属模具中的一个金属模具上，并将半导体元件非搭载基板配置在另一个金属模具上；
一体化工序，利用配置有前述半导体元件搭载基板和前述半导体元件非搭载基板的前述成型金属模具，使热固化性树脂成型，由此来使前述半导体元件搭载基板和前述半导体元件非搭载基板一体化；及，
单颗化工序，将该一体化的基板从前述成型金属模具中取出，并切割，来进行单颗化。
2.如权利要求1所述的半导体装置的制造方法，其中，在前述一体化工序中，将在室温下或加热下呈液态的前述热固化性树脂，放在已配置于前述下金属模具的基板上，并将前述上金属模具与前述下金属模具加压，压缩成型前述热固化性树脂；或，
在前述一体化工序中，将前述上金属模具与前述下金属模具合模后，将在室温下或加热下呈液态的前述热固化性树脂注入已配置于前述上金属模具和前述下金属模具的基板的缝隙中，并将前述热固化性树脂注射成型或压铸成型。
3.如权利要求1所述的半导体装置的制造方法，其中，在前述一体化工序中，在减压下成型前述热固化性树脂。
4.如权利要求2所述的半导体装置的制造方法，其中，在前述一体化工序中，在减压下成型前述热固化性树脂。
5.如权利要求1至4中的任一项所述的半导体装置的制造方法，其中，使用金属基板、无机基板、或有机树脂基板来作为前述半导体元件搭载基板及/或前述半导体元件非搭载基板。
6.如权利要求1至4中的任一项所述的半导体装置的制造方法，其中，使用环氧树脂、硅酮树脂、及硅酮/环氧混合树脂中的任一种来作为前述热固化性树脂。
7.如权利要求5所述的半导体装置的制造方法，其中，使用环氧树脂、硅酮树脂、及硅酮/环氧混合树脂中的任一种来作为前述热固化性树脂。
8.如权利要求1至4中的任一项所述的半导体装置的制造方法，其中，使用在室温～200℃中的线性膨胀系数为5～25ppm/℃的有机树脂基板来作为前述半导体元件搭载基板及/或前述半导体元件非搭载基板。
9.如权利要求5所述的半导体装置的制造方法，其中，使用在室温～200℃中的线性膨胀系数为5～25ppm/℃的有机树脂基板来作为前述半导体元件搭载基板及/或前述半导体元件非搭载基板。
10.如权利要求6所述的半导体装置的制造方法，其中，使用在室温～200℃中的线性膨胀系数为5～25ppm/℃的有机树脂基板来作为前述半导体元件搭载基板及/或前述半导体元件非搭载基板。
11.如权利要求7所述的半导体装置的制造方法，其中，使用在室温～200℃中的线性膨胀系数为5～25ppm/℃的有机树脂基板来作为前述半导体元件搭载基板及/或前述半导体元件非搭载基板。
12.一种半导体装置，其特征在于，通过权利要求1至4中的任一项所述的半导体装置的制造方法而制造出来。
13.一种半导体装置，其特征在于，通过权利要求5所述的半导体装置的制造方法而制造出来。
14.一种半导体装置，其特征在于，通过权利要求6所述的半导体装置的制造方法而制造出来。
15.一种半导体装置，其特征在于，通过权利要求7所述的半导体装置的制造方法而制造出来。
16.一种半导体装置，其特征在于，通过权利要求8所述的半导体装置的制造方法而制造出来。
17.一种半导体装置，其特征在于，通过权利要求9所述的半导体装置的制造方法而制造出来。
18.一种半导体装置，其特征在于，通过权利要求10所述的半导体装置的制造方法而制造出来。
19.一种半导体装置，其特征在于，通过权利要求11所述的半导体装置的制造方法而制造出来。
CN2013100802563A 2012-03-13 2013-03-13 半导体装置及其制造方法 Pending CN103311135A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-056202 2012-03-13
JP2012056202A JP2013191690A (ja) 2012-03-13 2012-03-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN103311135A true CN103311135A (zh) 2013-09-18

Family

ID=47844038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100802563A Pending CN103311135A (zh) 2012-03-13 2013-03-13 半导体装置及其制造方法

Country Status (6)

Country Link
US (1) US9401290B2 (zh)
EP (1) EP2639822A3 (zh)
JP (1) JP2013191690A (zh)
KR (1) KR102093272B1 (zh)
CN (1) CN103311135A (zh)
TW (1) TW201347020A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867839A (zh) * 2014-02-21 2015-08-26 三垦电气株式会社 半导体装置的制造方法和半导体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5969883B2 (ja) * 2012-10-03 2016-08-17 信越化学工業株式会社 半導体装置の製造方法
JP2015207754A (ja) * 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
JP2015162503A (ja) * 2014-02-26 2015-09-07 株式会社デンソー 樹脂成形体およびその製造方法
JP6356581B2 (ja) * 2014-11-19 2018-07-11 信越化学工業株式会社 半導体装置の製造方法
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
JP6988360B2 (ja) * 2017-10-18 2022-01-05 昭和電工マテリアルズ株式会社 半導体装置の製造方法及び半導体装置
JP2020009946A (ja) * 2018-07-10 2020-01-16 日立化成株式会社 半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
JP3544895B2 (ja) 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JP2003197680A (ja) * 2001-12-25 2003-07-11 Matsushita Electric Works Ltd 半導体装置の製造方法
JP2003201416A (ja) * 2002-01-08 2003-07-18 Sumitomo Bakelite Co Ltd 表面処理無機充填材、エポキシ樹脂組成物及び半導体装置
JP2003213087A (ja) 2002-01-28 2003-07-30 Matsushita Electric Works Ltd 片面封止用エポキシ樹脂組成物及び片面封止型半導体装置
JP3915545B2 (ja) * 2002-02-25 2007-05-16 松下電工株式会社 封止用エポキシ樹脂組成物及び片面封止型半導体装置
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
TW200411871A (en) 2002-12-30 2004-07-01 Advanced Semiconductor Eng Thermal-enhance package and manufacturing method thereof
WO2005105919A1 (ja) * 2004-04-30 2005-11-10 Kureha Corporation 封止用樹脂組成物及び樹脂封止された半導体装置
KR101204115B1 (ko) * 2005-02-18 2012-11-22 니치아 카가쿠 고교 가부시키가이샤 배광 특성을 제어하기 위한 렌즈를 구비한 발광 장치
JP4553813B2 (ja) 2005-08-29 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4905668B2 (ja) * 2006-09-15 2012-03-28 信越化学工業株式会社 半導体封止用液状エポキシ樹脂組成物及び半導体装置
JP2008084263A (ja) 2006-09-29 2008-04-10 Renesas Technology Corp メモリカードおよびその製造方法
JP5380774B2 (ja) * 2006-12-28 2014-01-08 日亜化学工業株式会社 表面実装型側面発光装置及びその製造方法
JP4926869B2 (ja) 2007-07-26 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009256583A (ja) * 2007-09-28 2009-11-05 Sumitomo Bakelite Co Ltd 液状エポキシ樹脂組成物およびそれを用いた半導体装置
JP5233288B2 (ja) * 2008-01-18 2013-07-10 富士通セミコンダクター株式会社 半導体装置の製造方法及び基板
US20100109169A1 (en) 2008-04-29 2010-05-06 United Test And Assembly Center Ltd Semiconductor package and method of making the same
JP5317548B2 (ja) * 2008-06-23 2013-10-16 スパンション エルエルシー 半導体装置、及びその製造方法
JP2010092983A (ja) * 2008-10-06 2010-04-22 Renesas Technology Corp 半導体装置およびその製造方法ならびに半導体製造装置
JP2010232471A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2011228540A (ja) * 2010-04-21 2011-11-10 Panasonic Corp 半導体装置およびその製造方法
JP2011249484A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 半導体装置の製造方法及び半導体装置
BR112013001195B1 (pt) * 2010-12-28 2021-03-02 Nichia Corporation dispositivo emissor de luz e método para fabricar o mesmo

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867839A (zh) * 2014-02-21 2015-08-26 三垦电气株式会社 半导体装置的制造方法和半导体装置

Also Published As

Publication number Publication date
JP2013191690A (ja) 2013-09-26
EP2639822A2 (en) 2013-09-18
TW201347020A (zh) 2013-11-16
US20130241087A1 (en) 2013-09-19
KR20130105423A (ko) 2013-09-25
KR102093272B1 (ko) 2020-03-25
EP2639822A3 (en) 2015-06-24
US9401290B2 (en) 2016-07-26

Similar Documents

Publication Publication Date Title
CN103311135A (zh) 半导体装置及其制造方法
KR101884418B1 (ko) 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법
KR102146302B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
TWI639208B (zh) 真空層壓裝置及半導體裝置的製造方法
KR102057499B1 (ko) 봉지재 적층 복합체, 봉지후 반도체 소자 탑재 기판, 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조 방법
US9287174B2 (en) Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
US9129912B2 (en) Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
TWI667737B (zh) Semiconductor device manufacturing method and semiconductor device
KR102194156B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP5542848B2 (ja) 封止材積層複合体、封止後半導体素子搭載ウエハ、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2014103178A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6250846B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130918

WD01 Invention patent application deemed withdrawn after publication