JP6250846B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6250846B2
JP6250846B2 JP2017002186A JP2017002186A JP6250846B2 JP 6250846 B2 JP6250846 B2 JP 6250846B2 JP 2017002186 A JP2017002186 A JP 2017002186A JP 2017002186 A JP2017002186 A JP 2017002186A JP 6250846 B2 JP6250846 B2 JP 6250846B2
Authority
JP
Japan
Prior art keywords
resin
cavity
semiconductor element
substrate
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017002186A
Other languages
English (en)
Other versions
JP2017103468A (ja
Inventor
朋陽 中村
朋陽 中村
塩原 利夫
利夫 塩原
秋葉 秀樹
秀樹 秋葉
晋 関口
晋 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2017002186A priority Critical patent/JP6250846B2/ja
Publication of JP2017103468A publication Critical patent/JP2017103468A/ja
Application granted granted Critical
Publication of JP6250846B2 publication Critical patent/JP6250846B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

本発明は成形金型を用いた半導体装置の製造方法、及びそれにより製造された半導体装置に関する。
従来からウェーハレベルの封止方法や、半導体素子をマトリックス状に搭載した有機基板を熱硬化性エポキシ樹脂で片面成形する方法は種々提案されて検討されている(特許文献1−3)。
上記方式で半導体装置を製造する際、基板の大きさが小さいものでは、エポキシ樹脂の線膨張係数を調整することにより封止後の基板の反りを制御することができた。
直径8インチ(200mm)程度の小径ウェーハなどの基板や小サイズの有機基板を使用した場合は現状でも大きな問題もなく封止成形できるが、8インチ径以上のウェーハや大型の有機基板では封止後、エポキシ樹脂などの収縮応力が大きいため片面成形したウェーハや有機基板では大きな反りや基板の割れが発生し半導体装置を製造することができなくなっている。
ウェーハや金属基板の大型化にともなう上記のような問題を解決するにはフィラーを95wt%レベルまで充填することや、樹脂の低弾性化で硬化時の収縮応力を小さくすることが必要である。
特開2001−044324号公報 特開2003−213087号公報 特開2009−032842号公報
しかしながら、フィラーを95wt%レベルまで充填して十分に成形可能な性能を持った熱硬化性樹脂は現在製造できない。また、反りが発生しないレベルまで低弾性化すると耐熱性や耐湿性が低下するといった不具合が発生する。
複数の半導体素子を搭載した基板を樹脂で封止して封止層を形成する際、不良の半導体素子がある場合には、その不良素子を取り除いてから封止を行っている。この場合、封止層の形成に必要な樹脂の量は取り除いた不良素子の体積分多くなる。そのため、封止層の形成に必要な樹脂の体積制御が必要となる。
しかし、このように封止時に毎回必要な樹脂量を算出して充填量を調整することは非常に煩雑であり、工程時間を増加させるという問題や、充填量が足りずに封止層にボイドが形成される等の不具合が発生するという問題を生じる。
本発明は前述のような問題に鑑みてなされたもので、従来のフィラーによる反り対策及び封止層形成時の不良素子数に応じた樹脂充填量の調整を行うことなく、煩雑な工程を低減しつつ、反りが低減され、耐熱性、耐湿性に優れた半導体装置を製造できる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、上金型及び下金型を有する成形金型を用いて半導体装置を製造する方法であって、半導体素子搭載基板と、半導体素子非搭載基板と、これら基板の間に形成される熱硬化性樹脂から成る封止層とを一体化させるための第1のキャビティを有する前記成形金型を準備する準備工程、前記半導体素子非搭載基板上に、前記封止層の形成に必要な量よりも多い量の前記熱硬化性樹脂を載置する樹脂載置工程、前記第1のキャビティ内を室温〜200℃に加熱し、前記成形金型の前記上金型及び前記下金型のうち一方の金型に前記半導体素子搭載基板を配置し、他方の金型に前記半導体素子非搭載基板を配置する配置工程、前記上金型及び前記下金型を加圧して余剰の前記熱硬化性樹脂を前記第1のキャビティの外部に排出する樹脂排出工程、前記上金型及び前記下金型を加圧しながら前記熱硬化性樹脂を成形し、前記半導体素子搭載基板、前記半導体素子非搭載基板、及び前記封止層とを一体化させる一体化工程、及び該一体化した基板を前記成形金型から取り出し、ダイシングすることで個片化する工程を有することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法であれば、不良の半導体素子を取り除いた場合であってもその都度充填する樹脂量を調整する必要はなく、ボイドを発生させることなく確実に基板と封止層とを一体化できる。また、予め熱硬化性樹脂を半導体非搭載基板上に形成しておくことで工程時の煩雑さを低減でき、粉体の使用による製造ラインの汚染を防ぐことができる。さらに、大型基板を封止しても封止後の基板の反りや割れを抑制でき、ウェーハレベルで一括封止することが可能となる。
前記準備工程において、前記第1のキャビティとランナーを介して連結した第2のキャビティをさらに有する前記成形金型を準備し、前記樹脂排出工程において、前記余剰の前記熱硬化性樹脂を前記第2のキャビティに排出することが好ましい。
このようにすれば、第1のキャビティ内部を充満させつつ、余剰の熱硬化性樹脂を第1のキャビティの外部に容易に排出できる。
前記樹脂載置工程において、前記熱硬化性樹脂を前記封止層の形成に必要な量よりも0.1〜70vol%多くなるように載置することが好ましい。
このように、必要な量よりも0.1vol%多くなるように載置すれば、第1のキャビティ内部を確実に充満させることができるし、70vol%多くなるように載置すれば、余剰の熱硬化性樹脂が増加するのを抑制しコストの増加を抑制できる。
前記一体化工程において、前記第1のキャビティ内又は前記第2のキャビティ内を加圧して前記熱硬化性樹脂を成形することが好ましい。
このようにすれば、封止層のボイドを低減でき、製造する半導体装置の性能を向上できる。
このとき、前記第1のキャビティ内の加圧を前記第2のキャビティに空気又は不活性ガスを圧入することにより行うことができる。この際、前記第2のキャビティへの空気又は不活性ガスの圧入を外部ポンプ又はシリンダにより行うことができる。
このようにすれば、容易に第1のキャビティ内を加圧できる。
前記配置工程において、前記第2のキャビティ内の温度を前記第1のキャビティ内の温度よりも高い温度に加熱し、前記樹脂排出工程において、前記第2のキャビティに排出した前記余剰の熱硬化性樹脂を前記第1のキャビティ内の前記熱硬化性樹脂よりも先に硬化させることもできる。この際、前記第2のキャビティ内の温度を、100〜250℃の範囲内の温度に加熱することができる。
このようにすれば、第1及び第2のキャビティの容積、載置する熱硬化性樹脂の量に関わらず、確実に第1のキャビティ内を密閉して基板と封止層とを一体化できる。
前記一体化工程において、前記第1のキャビティ内の雰囲気を減圧して前記熱硬化性樹脂を成形することもできる。この際、前記第1のキャビティ内の雰囲気を減圧して真空度0.01333〜13.33KPaとすることができる。
このようにすれば、より効果的に封止層のボイドを低減できる。
本発明の半導体装置の製造方法は、前記熱硬化性樹脂の成形を、圧縮成形にて行うことができる。
また、前記熱硬化性樹脂として、エポキシ樹脂、シリコーン樹脂、及びシリコーン・エポキシハイブリッド樹脂のいずれかを用いることができる。
このような樹脂を用いることで耐熱性、耐湿性に優れた半導体装置を製造することができる。
さらに、前記半導体装置の製造方法によって製造された半導体装置を提供する。
このような半導体装置は、耐熱性、耐湿性に優れるとともに、反りが抑制された結果残留歪みの少ないものとなる。
本発明の半導体装置の製造方法では、半導体素子非搭載基板上に封止層の形成に必要な量よりも多い量の熱硬化性樹脂を載置した後、金型に半導体素子搭載基板と半導体素子非搭載基板を配置し、上金型及び前記下金型を加圧して余剰の熱硬化性樹脂を第1のキャビティの外部に排出するので、不良の半導体素子を取り除いた場合であっても封止層形成時に不良素子数に応じた樹脂充填量の調整を行う必要がなく、ボイド等を発生させることなく確実に基板と封止層とを一体化でき、工程の煩雑さや製造ラインの汚染等を減らすことができる。さらに、半導体素子搭載基板と、半導体素子非搭載基板と、これら基板の間に形成される熱硬化性樹脂から成る封止層とを一体化させるので、大型基板を封止しても封止後の基板の反りや割れを抑制でき、また、ウェーハレベルで一括封止することが可能となる。
本発明の半導体装置の製造方法のフロー図である。 本発明の半導体装置を示す概略図である。 本発明の半導体装置の製造方法で用いることができる金型の別の一例を示す図である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
前述のように、樹脂封止時において、不良の半導体素子を取り除いた場合でも、その都度必要な樹脂量を算出して充填量を調整することなく、煩雑な工程を低減しつつ、基板と封止層を一体化できる半導体装置の製造方法が望まれている。
本発明者らは、上記課題を達成するため鋭意検討を重ねた結果、以下のことを見出し、本発明を完成させた。すなわち、半導体素子非搭載基板上に封止層の形成に必要な量よりも多い量の熱硬化性樹脂を載置した後、金型に半導体素子搭載基板と半導体素子非搭載基板を配置し、上金型及び下金型を加圧して余剰の熱硬化性樹脂を第1のキャビティの外部に排出するようにすれば、上記の樹脂の充填量の調整を行うことなく、煩雑な工程を低減しつつ、基板と封止層を確実に一体化できる。
まず、本発明の半導体装置の製造方法によって製造される本発明の半導体装置について説明する。
図2に示すように、本発明の半導体装置20は主に、半導体素子7、半導体素子搭載基板5、半導体素子非搭載基板6、及び熱硬化性樹脂から成る封止層11から構成される。半導体素子7は半導体素子搭載基板5上に搭載される。この半導体素子7を封止するための封止層11は半導体素子搭載基板5と、半導体素子非搭載基板6との間に形成される。半導体装置20の厚みは内蔵する半導体素子7の厚みに依存するが、1mm以下が半導体装置を家電などに実装する際に小型化できることから望ましい。
この本発明の半導体装置は、以下に詳細に説明する本発明の半導体装置の製造方法によって製造されるものである。図1に本発明の半導体装置の製造方法のフロー図を示す。
〔(A)準備工程〕
準備工程では、半導体素子搭載基板と、半導体素子非搭載基板と、これら基板の間に形成される熱硬化性樹脂から成る封止層とを一体化させるための第1のキャビティ4を有する成形金型3を準備する。成形金型3は上金型1及び下金型2で構成される。
この成形金型は、圧縮成形に用いるようなキャビティ部分に可動する仕組みが備わったものでも構わない。
第1のキャビティ4の大きさ、形状は特に限定されず、製造する半導体装置に応じて適宜構成できる。第1のキャビティ4は上金型1又は下金型2のどちらに形成されていても良く、両方に形成されていても良い。
ここで準備する成形金型3として、第1のキャビティ4とランナー10を介して連結した第2のキャビティ9をさらに有するものとすることができる。
〔(B)樹脂載置工程〕
樹脂載置工程では、半導体素子非搭載基板6上に、封止層11の形成に必要な量よりも多い量の熱硬化性樹脂8を載置する。
このように熱硬化性樹脂8を載置すれば、半導体素子搭載基板5から一部不良の半導体素子を取り除いた場合であっても、従来行っていたような取り除いた半導体素子の個数に応じて必要な熱硬化性樹脂の量を算出して充填量を調整する必要はない。また、第1のキャビティ4内に熱硬化性樹脂を外部から充填するといった煩雑な工程を排除できる。
ここで、封止層の形成に必要な樹脂の量は、例えば、半導体素子搭載基板5上に半導体素子が1つも搭載されていない場合に必要な量とすることができる。このようにすれば、不良の半導体素子の個数に関わらず、未充填ボイド部が形成されることなく確実に封止層を形成できる。
熱硬化性樹脂8は、封止層の形成に必要な量よりも0.1〜70vol%多くなるように載置することが好ましい。
このように、必要な量よりも0.1vol%多くなるように載置すれば、第1のキャビティ内部を確実に充満させることができるし、70vol%以下となるように充填すれば、余剰の熱硬化性樹脂が増加するのを抑制しコストの増加を抑制できる。
〔(C)配置工程〕
配置工程では、第1のキャビティ内を室温〜200℃に加熱し、成形金型3の上金型1及び下金型2のうち一方の金型に半導体素子搭載基板5を配置し、他方の金型に上記樹脂載置工程で熱硬化性樹脂8を載置した半導体素子非搭載基板6を配置する。配置方法は、特に制限されないが、基板を加熱した上金型1及び下金型2の表面に吸引方式などで吸着させることで行うことができる。
ここで、半導体素子搭載基板5及び半導体素子非搭載基板6をどちらの金型に配置するかは特に限定されない。図1(C)は、半導体素子搭載基板5を上金型1に配置した例を示している。
半導体素子搭載基板5及び/又は半導体素子非搭載基板6としては、例えば、矩形状の基板又は円盤状のウェーハとすることができ、無機基板、金属基板、又は有機樹脂基板を使用することができる。半導体素子搭載基板5はこのような基板に半導体素子7が載置又は形成されたものであり、半導体素子非搭載基板6は半導体素子が載置又は形成されてないものである。特に有機樹脂基板を使用する場合には、後述する膨張係数を制御する観点から繊維含有の有機樹脂基板を使用することもできる。
無機基板としてはセラミックス基板、シリコンウェーハなど、金属基板としては表面が絶縁処理された銅やアルミ基板などが代表的なものである。有機樹脂基板としてはBT(ビスマレイミドトリアジン)樹脂基板、ガラスエポキシ基板、FRP(繊維強化プラスチック)基板等が挙げられる。
繊維含有の有機樹脂基板に適用できる繊維としては、炭素繊維、ガラス繊維、石英ガラス繊維、金属繊維などの無機繊維、芳香族ポリアミド繊維、ポリイミド繊維、ポリアミドイミド繊維などの有機繊維、さらには炭化ケイ素繊維、炭化チタン繊維、ボロン繊維、アルミナ繊維などが挙げられる。繊維含有の有機樹脂基板としてはこれらの繊維で補強されたエポキシ樹脂、BT樹脂やシリコーン樹脂基板が上げられる。製品特性に応じてこの種の基板以外でも絶縁性が維持できれば、いかなるものも使用することができる。最も好ましい繊維含有の有機樹脂基板としてはガラス繊維、石英繊維、炭素繊維などで補強されたものが望ましい。中でも絶縁性の高いガラス繊維や石英ガラス繊維を使用したものが好ましいものである。
上記のような補強用の繊維の形態としては長繊維フィラメントを一定方向に引きそろえたロービング、クロス、不織布などのシート状のもの、更にはチョップストランドマットなど、積層体を形成することができるものであれば特に制限はされない。
金属基板、無機基板、又は有機樹脂基板において、いずれの基板の場合も厚みは20μm〜1mmが好ましく、より好ましくは30μm〜500μm、更に好ましくは30μm〜200μmである。20μm以上であれば薄すぎることによる変形が防止でき、特に無機基板を使用した場合は取り扱い時の割れを抑制できる。また、1mm以下であれば半導体装置が厚くなることを防止できる。
半導体素子搭載基板と半導体素子非搭載基板とは、類似した物理特性を持ったものであることが好ましく、特に、両基板の線膨張係数が実質的に同等か25ppm/℃以下、特には15ppm/℃以下であるもの同士を使用することがより好ましい。特に、両基板間の物理特性が類似すれば熱硬化性樹脂8で成形封止した後の半導体装置の反りの発生がより抑制される。
また、半導体素子搭載基板及び半導体素子非搭載基板として有機樹脂基板を使用する場合、その少なくとも一方の有機樹脂基板、好ましくは両方の有機樹脂基板は、室温〜200℃における線膨張係数が3〜25ppm/℃の有機樹脂基板であることが、製造する半導体装置の反りの低減の点から望ましい。なお、本願において室温とは25℃±10℃を意味する(以下、同様)。
さらに、半導体素子搭載基板としてシリコンウェーハ等の無機基板や有機樹脂基板を使用する場合、該半導体素子を搭載した無機基板や有機樹脂基板の膨張係数は室温〜200℃においてX−Y方向で3〜15ppm/℃であることが望ましい。
また、半導体素子非搭載基板として有機樹脂基板を用いる場合にも、その有機樹脂基板の膨張係数は、室温〜200℃においてX−Y方向で5〜25ppm/℃であることが望ましい。このような範囲の有機樹脂基板であれば、半導体素子搭載基板との膨張係数の差が小さく、製造される半導体装置の反りをより抑制できる。なお、有機樹脂基板の膨張係数は、より望ましくは5〜20ppm/℃であり、更に望ましくは5〜15ppm/℃である。
上記基板の大きさは縦20〜500mm、横が100〜500mm程度のものが生産性や扱いやすさの点から望ましい。また円形状の基板としては直径が50〜400mm程度のものが生産性や扱いやすさの点から望ましい。このような基板であれば、半導体素子を基板上に配置したり、ワイヤーボンダーで金線などを接続したりすることが容易である。
〔(D)樹脂排出工程〕
樹脂排出工程では、上金型1及び下金型2を加圧して余剰の熱硬化性樹脂8を第1のキャビティ4の外部に排出する。
図1に示すように、例えば上記準備工程(A)において、上記した第2のキャビティ9をさらに有する成形金型3を準備し、樹脂排出工程(D)において、余剰の熱硬化性樹脂8を第2のキャビティ9に排出することができる。
第2のキャビティ9及びランナー10の大きさ、形状は特に限定されず、使用する成形金型の大きさ、形状や充填する熱硬化性樹脂の量などに応じて適宜構成できる。また、第2のキャビティ9は上金型1又は下金型2のどちらに形成されていても良く、両方に形成されていても良い。
例えば、第1のキャビティ4と第2のキャビティ9の容量の合計が樹脂載置工程(B)で載置する熱硬化性樹脂8の体積よりも大きくなるように構成することができる。このようにすれば、余剰の熱硬化性樹脂8が成形金型から溢れ出したり、さらにバリが形成されてしまうのを避けることができる。
この場合、後工程である一体化工程において熱硬化性樹脂を成形する際に第1のキャビティ4内を確実に密閉状態にするために、例えば、上記した配置工程(C)において、第2のキャビティ9内の温度を第1のキャビティ4内の温度よりも高い温度に加熱し、樹脂排出工程(D)において、第2のキャビティ9に排出した余剰の熱硬化性樹脂を第1のキャビティ4内の熱硬化性樹脂よりも先に硬化させることができる。ここで、第2のキャビティ9内の温度を100〜250℃の範囲内の温度とすることができる。
或いは、後述するように、第1のキャビティ4内又は第2のキャビティ9内を加圧しながら熱硬化性樹脂を成形しても良い。
〔(E)一体化工程〕
一体化工程では、上金型1及び下金型2を加圧しながら熱硬化性樹脂8を成形し、半導体素子搭載基板5、半導体素子非搭載基板6、及び封止層11とを一体化させる。このように半導体素子の表裏面に2枚の基板を使用し、それら基板の間を熱硬化性樹脂で成形封止することで、反りの発生がほとんどなく、かつ耐熱性、耐湿性に優れた半導体装置を製造することができる。一体化された半導体素子搭載基板及び半導体素子非搭載基板の間隔、すなわち封止層11の高さは20〜1000μmであることが好ましい。
一体化工程では、通常使用される圧縮成形が利用できる。具体的には、一体化工程において、室温下又は加熱下で上金型と下金型を加圧して半導体素子非搭載基板6上に載置した熱硬化性樹脂8を圧縮成形することができる。この場合は、上記樹脂排出工程(D)において、加熱した上下金型を加圧下で型締めし、余剰の熱硬化性樹脂8を第1のキャビティ4の外部に排出し、そのまま熱硬化性樹脂8を熱硬化させる。
一体化工程においては、第1のキャビティ4内又は第2のキャビティ9内を加圧して熱硬化性樹脂を成形することができる。このようにすれば、間隙への充填性を向上させることができ、封止層11のボイドの発生を低減できる。
具体的な方法として、第2のキャビティに、例えば外部ポンプ又はシリンダを用いて、空気又は不活性ガスを圧入することにより第1のキャビティ内を加圧することができる。
或いは、間隙への充填性を向上させるため、第1のキャビティ内の雰囲気を減圧して熱硬化性樹脂8を成形することもできる。減圧度としてはできるだけ真空に近いレベルまで減圧するほうが良い。例えば、真空度を0.01333〜13.33KPa(0.1〜100Torr)とすることができる。
一体化工程で用いる熱硬化性樹脂8は他の成分を含む組成物の形態としてもよい。熱硬化性樹脂は、通常、100℃以下の加熱下で液状化する固形のエポキシ樹脂、シリコーン樹脂、又はエポキシ樹脂とシリコーン樹脂からなるシリコーン・エポキシハイブリッド樹脂が好適に使用される。加熱下で液状化する固形の熱硬化性樹脂を用いれば、粉体の熱硬化性樹脂を用いたときに発生するラインの汚染を回避できる。
このエポキシ樹脂の例として、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、3,3’,5,5’−テトラメチル−4,4’−ビフェノール型エポキシ樹脂又は4,4’−ビフェノール型エポキシ樹脂のようなビフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールAノボラック型エポキシ樹脂、ナフタレンジオール型エポキシ樹脂、トリスフェニロールメタン型エポキシ樹脂、テトラキスフェニロールエタン型エポキシ樹脂、及びフェノールジシクロペンタジエンノボラック型エポキシ樹脂の芳香環を水素化したエポキシ樹脂、脂環式エポキシ樹脂など室温で液状や固体の公知のエポキシ樹脂を使用することができる。また、必要に応じて、上記以外のエポキシ樹脂を一定量以下併用することができる。
なお、半導体素子を封止することから熱硬化性樹脂中の塩素などのハロゲンイオン、またナトリウムなどのアルカリイオンは極力減らしたものであることが好ましい。通常、イオン交換水50mlに試料10gを添加し、密封して120℃のオーブン中に20時間静置した後、加熱抽出する120℃での抽出でいずれのイオンも10ppm以下であることが望ましい。
上記エポキシ樹脂の硬化剤としてはフェノールノボラック樹脂、各種アミン誘導体、酸無水物や酸無水物基を一部開環させカルボン酸を生成させたものなどを使用することができる。なかでも半導体装置の信頼性を確保するためにフェノールノボラック樹脂が望ましい。
上記エポキシ樹脂と硬化剤の反応を促進するためイミダゾール誘導体、フォスフィン誘導体、アミン誘導体、有機アルミニウム化合物などの金属化合物などを使用しても良い。
例えば、エポキシ樹脂とフェノールノボラック樹脂の混合比はエポキシ基とフェノール性水酸基の比率が1:0.8〜1.3となるように混合することが好ましい。
その他、エポキシ樹脂組成物には、更に必要に応じて各種の添加剤を配合することができる。例えば、樹脂の性質を改善する目的で種々の熱可塑性樹脂、熱可塑性エラストマー、有機合成ゴム、シリコーン系等の低応力剤、ワックス類、ハロゲントラップ剤等の添加剤を添加配合することができる。
また、上記シリコーン樹脂としては縮合性や熱硬化性のシリコーン樹脂などが使用可能である。なかでも付加硬化型シリコーン樹脂の組成物が望ましい。付加硬化型シリコーン樹脂組成物には、(A)非共役性二重結合基(例えば、ビニル基等のアルケニル基)を有するオルガノポリシロキサン、(B)オルガノハイドロジェンポリシロキサン、及び(C)白金系触媒を必須成分とする付加硬化型シリコーン樹脂組成物が好適に使用される。
さらに、上記シリコーン・エポキシハイブリッド樹脂としては、前記エポキシ樹脂と前記シリコーン樹脂からなる共重合体などが挙げられる。
上記、熱硬化性樹脂として用いることのできるエポキシ樹脂、シリコーン樹脂、シリコーン・エポキシハイブリッド樹脂の組成物には、無機充填材を配合することができる。配合される無機充填材としては、例えば、溶融シリカ、結晶性シリカ等のシリカ類、アルミナ、窒化珪素、窒化アルミニウム、アルミノシリケート、ボロンナイトライド、ガラス繊維、三酸化アンチモン等が挙げられる。これら無機充填材の平均粒径や形状は特に限定されないが、大型基板間の間隙が1mm以下である狭部への充填性を確保するためには、最大粒径が75μm以下、望ましくは50μm以下が望ましい。特に基板間が500μm以下の場合は最大30μm以下で、形状も球状の粒子が適したものである。75μm以下の充填材を用いれば局所的な流動性の低下が抑制され、十分な充填性が確保され、ボイドや未充填を抑制することができる。
特にエポキシ樹脂組成物に添加する上記無機充填材は、エポキシ樹脂と無機充填材との結合強度を強くするため、シランカップリング剤、チタネートカップリング剤などのカップリング剤で予め表面処理したものを配合してもよい。
このようなカップリング剤としては、例えば、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、β−(3,4−エポキシシクロヘキシル)エチルトリメトキシシラン等のエポキシ官能性アルコキシシラン、N−β(アミノエチル)−γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、N−フェニル−γ−アミノプロピルトリメトキシシラン等のアミノ官能性アルコキシシラン、γ−メルカプトプロピルトリメトキシシラン等のメルカプト官能性アルコキシシランなどを用いることが好ましい。なお、表面処理に用いるカップリング剤の配合量及び表面処理方法については特に制限されるものではない。
シリコーン樹脂組成物やシリコーン・エポキシハイブリッド樹脂組成物の場合も無機質充填材表面を上記のようなカップリング材で処理しても良い。
無機充填材の充填量は、エポキシ樹脂組成物やシリコーン樹脂、シリコーン・エポキシハイブリッド樹脂の組成物中の樹脂の総量100質量部に対し、20〜1300質量部、特に50〜1000質量部が好ましい。20質量部以上であれば、十分な強度を得ることができ、1300質量部以下であれば、増粘による流動性の低下が生じにくく、充填性の不良を防止でき、基板上に配列された半導体素子の完全封止ができる。なお、この無機充填材は、組成物全体の15〜95質量%、特に30〜90質量%の範囲で含有することが好ましい。
〔(F)ダイシング工程〕
上記工程によりボイドや反りを発生させることなく、半導体素子が搭載された大型基板の封止を行うことができる。上記方法で一体化した基板を成形金型から取り出し、通常、150〜180℃の温度で1〜4時間ポストキュアすることで電気特性や機械特性を安定化することができる。
さらに、ポストキュア後基板を通常の方法でダイシングブレード12を用いてダイシングで個片化することで半導体装置20を製造することができる。
上記半導体装置の製造方法によって製造された半導体装置20は、反りが抑制され残留歪みの少ない高品質なものとなり、耐熱性、耐湿性に優れたものとなる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
以下の半導体素子搭載の有機樹脂基板、熱硬化性エポキシ樹脂を載置した半導体素子非搭載の有機樹脂基板、及び図1(A)に示すような第1のキャビティと第2のキャビティを有した成形金型を準備した。
半導体素子搭載の有機樹脂基板:厚み100μm、縦220mm、横240mmのBT樹脂基板(線膨張係数:15ppm/℃)。厚み300μm、9mm角のシリコンチップを最大144個搭載可能。エポキシダイボンド材で接着し、金線で基板と接続した144個のシリコンチップのうち不良チップを30個取り除いたもの。
半導体素子非搭載の有機樹脂基板:厚み100μm、縦214mm、横234mmのBT樹脂基板(線膨張係数:15ppm/℃)
熱硬化性エポキシ樹脂:信越化学製KMC−2520、比重(25°C)1.93、64g(33.2cm
圧縮成形装置の成形金型温度を150℃に設定し、上金型に半導体素子搭載の有機樹脂基板を吸引することで吸着させた。一方、熱硬化性エポキシ樹脂を載置した半導体素子非搭載の有機樹脂基板は下金型に同様に吸引吸着させた。
その後、金型の周囲をシールし、その内部を脱気により真空度5kPaとした後、上下金型を閉じた。基板間の間隙は600μmとした。続いて20Kg/cmの圧力を加えて、余剰な樹脂ならびにボイドをランナーを通じて第2のキャビティへ排出した。この際に樹脂への加圧が低下しないよう、第2のキャビティに空気を導入した。成形時間は3分間で行った。
成形後、一体化した基板を成形金型から取り出し室温まで冷却した後、封止層の調査したところ、樹脂の不足やボイドの形成といった不具合は発生しなかった。また、基板のそりを測定したところ、そり量は長手方向で0.1mm、短手方向で0.1mmであった。更に180℃で4時間ポストキュアし、同様にそりを測定した結果、長手方向で0.2mm、短手方向で0.1mmとほとんどそりのないものであった。
この基板をダイシングテープに貼り付け、ダイシングを行い50個の個片化した半導体装置の裏面に半田ボールをつけて半導体装置を製造した。個々の半導体装置を電気的に確認したところ全て問題なく機能していた。
上記半導体装置の製造を100回繰り返し、封止層を評価したところ、不具合発生率は0%であった。
このように、本発明の半導体装置の製造方法は、不良の半導体素子を取り除いた場合であっても封止層形成時に不良素子数に応じた樹脂充填量の調整を行うことなく確実に基板と封止層とを一体化でき、大型基板を封止しても封止後の基板の反りや割れを抑制できる。予め熱硬化性樹脂を半導体非搭載基板上に形成しておくことで工程時の煩雑さを低減でき、粉体の使用による製造ラインの汚染を防ぐことができる。
(実施例2)
図3に示すような第1のキャビティと第2のキャビティをそれぞれ別のブロックで形成した成形金型を準備した。この金型は第1のキャビティ内と第2のキャビティ内の温度をそれぞれ別に制御することができる。上金型および下金型の第1のキャビティ内の温度を150℃、下金型の第2のキャビティ内の温度を180℃に設定した。
樹脂への加圧時に第2のキャビティに空気を送りこまないこと以外は実施例1と同様の成形工程により、成形を行った。結果、樹脂の不足やボイドの形成といった不具合は発生しなかった。また、基板のそりを測定したところ、そり量は長手方向で0.1mm、短手方向で0.1mmであった。更に180℃で4時間ポストキュアし、同様にそりを測定した結果、長手方向で0.2mm、短手方向で0.1mmとほとんどそりのないものであった。
この基板をダイシングテープに貼り付け、ダイシングを行い50個の個片化した半導体装置の裏面に半田ボールをつけて半導体装置を製造した。個々の半導体装置を電気的に確認したところ全て問題なく機能していた。
上記半導体装置の製造を100回繰り返し、封止層を評価したところ、不具合発生率は0%であった。
(比較例1)
実施例1と同様の半導体素子搭載の有機樹脂基板、半導体素子非搭載の有機樹脂基板、熱硬化性樹脂、成形金型を準備した。半導体素子非搭載基板に熱硬化性樹脂を載置することなく、半導体素子非搭載基板及び半導体素子搭載基板を金型に配置した。具体的には、圧縮成形装置の成形金型温度を150℃に設定し、上金型に半導体素子搭載の有機樹脂基板を吸引することで吸着させ、半導体素子非搭載の有機樹脂基板は下金型に同様に吸引吸着させた。その後、封止層の形成に必要な量よりも多い量の粉体の熱硬化性エポキシ樹脂(信越化学製KMC−2520 比重1.93)、具体的には64gを下基板上に積層し、実施例1と同様の条件で半導体装置を製造し、同様に評価した。
製造後の半導体装置の封止層を調査したところ、樹脂の不足やボイドの形成といった不具合は発生しなかった。実施例1と同様に上記半導体装置の製造を100回繰り返し、封止層を評価したところ、不具合発生率は0%であった。しかし、上記のように半導体素子非搭載基板を金型に配置した後に熱硬化性樹脂を積層するのは非常に煩雑な作業であり、さらに粉体の熱硬化性樹脂を用いたため製造ラインの汚染が発生し生産的に非効率的であった。
(比較例2)
第2のキャビティが備わっていない、第1のキャビティのみを型締めする圧縮成形用の上下金型を準備した。実施例1と同様に不良チップ30個を取り除いた半導体素子搭載の有機樹脂基板を用い、粉体の熱硬化性エポキシ樹脂(信越化学製KMC−2520 比重1.93)を下基板上に52.64g積層した。この樹脂の秤量工程は非常に繁雑であり、生産の妨げとなるものであった。
実施例1と同様な条件で半導体装置を製造し、同様に評価した。
製造後の半導体装置の封止層を調査したところ、ボイドの発生が確認された。実施例1と同様に上記半導体装置の製造を100回繰り返し、封止層を評価したところ、その発生率は30%であった。
また、熱硬化性樹脂として粉体を用いているため工程は実施例よりも煩雑となり、さらに製造ラインの汚染が発生するため生産的に非効率的であった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…上金型、 2…下金型、 3…成形金型、 4…第1のキャビティ、
5…半導体素子搭載基板、 6…半導体素子非搭載基板、 7…半導体素子、
8…熱硬化性樹脂、 9…第2のキャビティ、 10…ランナー、
11…封止層、 12…ダイシングブレード、 20…半導体装置。

Claims (5)

  1. 上金型及び下金型を有する成形金型を用いて半導体装置を製造する方法であって、
    半導体素子搭載基板と、半導体素子非搭載基板と、これら基板の間に形成される熱硬化性樹脂から成る封止層とを一体化させるための第1のキャビティを有する前記成形金型を準備する準備工程、
    前記半導体素子非搭載基板上に、前記封止層の形成に必要な量よりも多い量の前記熱硬化性樹脂を載置する樹脂載置工程、
    前記第1のキャビティ内を室温〜200℃に加熱し、前記成形金型の前記上金型及び前記下金型のうち一方の金型に前記半導体素子搭載基板を配置し、他方の金型に前記半導体素子非搭載基板を配置する配置工程、
    前記上金型及び前記下金型を加圧して余剰の前記熱硬化性樹脂を前記第1のキャビティの外部に排出する樹脂排出工程、
    前記上金型及び前記下金型を加圧しながら前記熱硬化性樹脂を成形し、前記半導体素子搭載基板、前記半導体素子非搭載基板、及び前記封止層とを一体化させる一体化工程、及び
    該一体化した基板を前記成形金型から取り出し、ダイシングすることで個片化する工程を有し、
    前記準備工程において、前記第1のキャビティとランナーを介して連結した第2のキャビティをさらに有する前記成形金型を準備し、前記樹脂排出工程において、前記余剰の前記熱硬化性樹脂を前記第2のキャビティに排出し、
    前記配置工程において、前記第2のキャビティ内の温度を前記第1のキャビティ内の温度よりも高い温度に加熱し、前記樹脂排出工程において、前記第2のキャビティに排出した前記余剰の熱硬化性樹脂を前記第1のキャビティ内の前記熱硬化性樹脂よりも先に硬化させ、
    前記一体化工程において、前記第1のキャビティ内の雰囲気を減圧して前記熱硬化性樹脂を成形し、
    前記第1のキャビティ内の雰囲気の減圧を真空度0.01333〜13.33KPaとすることを特徴とする半導体装置の製造方法。
  2. 前記樹脂載置工程において、前記熱硬化性樹脂を前記封止層の形成に必要な量よりも0.1〜70vol%多くなるように載置することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第2のキャビティ内の温度を、100〜250℃の範囲内の温度に加熱することを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記熱硬化性樹脂の成形を、圧縮成形にて行うことを特徴とする請求項1乃至請求項のいずれか1項に記載の半導体装置の製造方法。
  5. 前記熱硬化性樹脂として、エポキシ樹脂、シリコーン樹脂、及びシリコーン・エポキシハイブリッド樹脂のいずれかを用いることを特徴とする請求項1乃至請求項のいずれか1項に記載の半導体装置の製造方法。
JP2017002186A 2017-01-10 2017-01-10 半導体装置の製造方法 Active JP6250846B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017002186A JP6250846B2 (ja) 2017-01-10 2017-01-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017002186A JP6250846B2 (ja) 2017-01-10 2017-01-10 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013168854A Division JP6125371B2 (ja) 2013-08-15 2013-08-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017103468A JP2017103468A (ja) 2017-06-08
JP6250846B2 true JP6250846B2 (ja) 2017-12-20

Family

ID=59015704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017002186A Active JP6250846B2 (ja) 2017-01-10 2017-01-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6250846B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4326786B2 (ja) * 2002-11-26 2009-09-09 Towa株式会社 樹脂封止装置
WO2006100765A1 (ja) * 2005-03-23 2006-09-28 Renesas Technology Corp. 半導体装置の製造方法及び圧縮成形装置
JP2006295010A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd モールド成型装置およびモールド成型方法
JP2008235366A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 電子部品の樹脂封止方法及び樹脂封止装置
JP2011187877A (ja) * 2010-03-11 2011-09-22 Panasonic Corp 半導体装置及びその製造方法
US8823186B2 (en) * 2010-12-27 2014-09-02 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus

Also Published As

Publication number Publication date
JP2017103468A (ja) 2017-06-08

Similar Documents

Publication Publication Date Title
JP5969883B2 (ja) 半導体装置の製造方法
KR101884418B1 (ko) 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법
KR102093272B1 (ko) 반도체 장치 및 그 제조 방법
TWI639208B (zh) 真空層壓裝置及半導體裝置的製造方法
KR102057499B1 (ko) 봉지재 적층 복합체, 봉지후 반도체 소자 탑재 기판, 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조 방법
JP5934078B2 (ja) 繊維含有樹脂基板及び半導体装置の製造方法
JP6125371B2 (ja) 半導体装置の製造方法
US9129912B2 (en) Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP6356581B2 (ja) 半導体装置の製造方法
KR102518301B1 (ko) 섬유함유 수지기판, 봉지후 반도체소자 탑재기판, 봉지후 반도체소자 형성 웨이퍼, 봉지후 반도체소자 탑재시트, 반도체장치, 및 반도체장치의 제조방법
JP6250846B2 (ja) 半導体装置の製造方法
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP4462779B2 (ja) 樹脂層付ウェハ、半導体装置およびそれらの製法ならびにそれらに用いられるエポキシ樹脂組成物製タブレット、エポキシ樹脂組成物製タブレットの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171122

R150 Certificate of patent or registration of utility model

Ref document number: 6250846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150