JP6250846B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6250846B2 JP6250846B2 JP2017002186A JP2017002186A JP6250846B2 JP 6250846 B2 JP6250846 B2 JP 6250846B2 JP 2017002186 A JP2017002186 A JP 2017002186A JP 2017002186 A JP2017002186 A JP 2017002186A JP 6250846 B2 JP6250846 B2 JP 6250846B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- cavity
- semiconductor element
- substrate
- thermosetting resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Casting Or Compression Moulding Of Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Description
上記方式で半導体装置を製造する際、基板の大きさが小さいものでは、エポキシ樹脂の線膨張係数を調整することにより封止後の基板の反りを制御することができた。
複数の半導体素子を搭載した基板を樹脂で封止して封止層を形成する際、不良の半導体素子がある場合には、その不良素子を取り除いてから封止を行っている。この場合、封止層の形成に必要な樹脂の量は取り除いた不良素子の体積分多くなる。そのため、封止層の形成に必要な樹脂の体積制御が必要となる。
本発明は前述のような問題に鑑みてなされたもので、従来のフィラーによる反り対策及び封止層形成時の不良素子数に応じた樹脂充填量の調整を行うことなく、煩雑な工程を低減しつつ、反りが低減され、耐熱性、耐湿性に優れた半導体装置を製造できる半導体装置の製造方法を提供することを目的とする。
このようにすれば、第1のキャビティ内部を充満させつつ、余剰の熱硬化性樹脂を第1のキャビティの外部に容易に排出できる。
このように、必要な量よりも0.1vol%多くなるように載置すれば、第1のキャビティ内部を確実に充満させることができるし、70vol%多くなるように載置すれば、余剰の熱硬化性樹脂が増加するのを抑制しコストの増加を抑制できる。
このようにすれば、封止層のボイドを低減でき、製造する半導体装置の性能を向上できる。
このようにすれば、容易に第1のキャビティ内を加圧できる。
このようにすれば、第1及び第2のキャビティの容積、載置する熱硬化性樹脂の量に関わらず、確実に第1のキャビティ内を密閉して基板と封止層とを一体化できる。
このようにすれば、より効果的に封止層のボイドを低減できる。
このような樹脂を用いることで耐熱性、耐湿性に優れた半導体装置を製造することができる。
このような半導体装置は、耐熱性、耐湿性に優れるとともに、反りが抑制された結果残留歪みの少ないものとなる。
前述のように、樹脂封止時において、不良の半導体素子を取り除いた場合でも、その都度必要な樹脂量を算出して充填量を調整することなく、煩雑な工程を低減しつつ、基板と封止層を一体化できる半導体装置の製造方法が望まれている。
図2に示すように、本発明の半導体装置20は主に、半導体素子7、半導体素子搭載基板5、半導体素子非搭載基板6、及び熱硬化性樹脂から成る封止層11から構成される。半導体素子7は半導体素子搭載基板5上に搭載される。この半導体素子7を封止するための封止層11は半導体素子搭載基板5と、半導体素子非搭載基板6との間に形成される。半導体装置20の厚みは内蔵する半導体素子7の厚みに依存するが、1mm以下が半導体装置を家電などに実装する際に小型化できることから望ましい。
準備工程では、半導体素子搭載基板と、半導体素子非搭載基板と、これら基板の間に形成される熱硬化性樹脂から成る封止層とを一体化させるための第1のキャビティ4を有する成形金型3を準備する。成形金型3は上金型1及び下金型2で構成される。
この成形金型は、圧縮成形に用いるようなキャビティ部分に可動する仕組みが備わったものでも構わない。
第1のキャビティ4の大きさ、形状は特に限定されず、製造する半導体装置に応じて適宜構成できる。第1のキャビティ4は上金型1又は下金型2のどちらに形成されていても良く、両方に形成されていても良い。
ここで準備する成形金型3として、第1のキャビティ4とランナー10を介して連結した第2のキャビティ9をさらに有するものとすることができる。
樹脂載置工程では、半導体素子非搭載基板6上に、封止層11の形成に必要な量よりも多い量の熱硬化性樹脂8を載置する。
このように熱硬化性樹脂8を載置すれば、半導体素子搭載基板5から一部不良の半導体素子を取り除いた場合であっても、従来行っていたような取り除いた半導体素子の個数に応じて必要な熱硬化性樹脂の量を算出して充填量を調整する必要はない。また、第1のキャビティ4内に熱硬化性樹脂を外部から充填するといった煩雑な工程を排除できる。
熱硬化性樹脂8は、封止層の形成に必要な量よりも0.1〜70vol%多くなるように載置することが好ましい。
このように、必要な量よりも0.1vol%多くなるように載置すれば、第1のキャビティ内部を確実に充満させることができるし、70vol%以下となるように充填すれば、余剰の熱硬化性樹脂が増加するのを抑制しコストの増加を抑制できる。
配置工程では、第1のキャビティ内を室温〜200℃に加熱し、成形金型3の上金型1及び下金型2のうち一方の金型に半導体素子搭載基板5を配置し、他方の金型に上記樹脂載置工程で熱硬化性樹脂8を載置した半導体素子非搭載基板6を配置する。配置方法は、特に制限されないが、基板を加熱した上金型1及び下金型2の表面に吸引方式などで吸着させることで行うことができる。
ここで、半導体素子搭載基板5及び半導体素子非搭載基板6をどちらの金型に配置するかは特に限定されない。図1(C)は、半導体素子搭載基板5を上金型1に配置した例を示している。
樹脂排出工程では、上金型1及び下金型2を加圧して余剰の熱硬化性樹脂8を第1のキャビティ4の外部に排出する。
図1に示すように、例えば上記準備工程(A)において、上記した第2のキャビティ9をさらに有する成形金型3を準備し、樹脂排出工程(D)において、余剰の熱硬化性樹脂8を第2のキャビティ9に排出することができる。
この場合、後工程である一体化工程において熱硬化性樹脂を成形する際に第1のキャビティ4内を確実に密閉状態にするために、例えば、上記した配置工程(C)において、第2のキャビティ9内の温度を第1のキャビティ4内の温度よりも高い温度に加熱し、樹脂排出工程(D)において、第2のキャビティ9に排出した余剰の熱硬化性樹脂を第1のキャビティ4内の熱硬化性樹脂よりも先に硬化させることができる。ここで、第2のキャビティ9内の温度を100〜250℃の範囲内の温度とすることができる。
或いは、後述するように、第1のキャビティ4内又は第2のキャビティ9内を加圧しながら熱硬化性樹脂を成形しても良い。
一体化工程では、上金型1及び下金型2を加圧しながら熱硬化性樹脂8を成形し、半導体素子搭載基板5、半導体素子非搭載基板6、及び封止層11とを一体化させる。このように半導体素子の表裏面に2枚の基板を使用し、それら基板の間を熱硬化性樹脂で成形封止することで、反りの発生がほとんどなく、かつ耐熱性、耐湿性に優れた半導体装置を製造することができる。一体化された半導体素子搭載基板及び半導体素子非搭載基板の間隔、すなわち封止層11の高さは20〜1000μmであることが好ましい。
具体的な方法として、第2のキャビティに、例えば外部ポンプ又はシリンダを用いて、空気又は不活性ガスを圧入することにより第1のキャビティ内を加圧することができる。
例えば、エポキシ樹脂とフェノールノボラック樹脂の混合比はエポキシ基とフェノール性水酸基の比率が1:0.8〜1.3となるように混合することが好ましい。
上記工程によりボイドや反りを発生させることなく、半導体素子が搭載された大型基板の封止を行うことができる。上記方法で一体化した基板を成形金型から取り出し、通常、150〜180℃の温度で1〜4時間ポストキュアすることで電気特性や機械特性を安定化することができる。
さらに、ポストキュア後基板を通常の方法でダイシングブレード12を用いてダイシングで個片化することで半導体装置20を製造することができる。
以下の半導体素子搭載の有機樹脂基板、熱硬化性エポキシ樹脂を載置した半導体素子非搭載の有機樹脂基板、及び図1(A)に示すような第1のキャビティと第2のキャビティを有した成形金型を準備した。
半導体素子搭載の有機樹脂基板:厚み100μm、縦220mm、横240mmのBT樹脂基板(線膨張係数:15ppm/℃)。厚み300μm、9mm角のシリコンチップを最大144個搭載可能。エポキシダイボンド材で接着し、金線で基板と接続した144個のシリコンチップのうち不良チップを30個取り除いたもの。
半導体素子非搭載の有機樹脂基板:厚み100μm、縦214mm、横234mmのBT樹脂基板(線膨張係数:15ppm/℃)
熱硬化性エポキシ樹脂:信越化学製KMC−2520、比重(25°C)1.93、64g(33.2cm3)
その後、金型の周囲をシールし、その内部を脱気により真空度5kPaとした後、上下金型を閉じた。基板間の間隙は600μmとした。続いて20Kg/cm2の圧力を加えて、余剰な樹脂ならびにボイドをランナーを通じて第2のキャビティへ排出した。この際に樹脂への加圧が低下しないよう、第2のキャビティに空気を導入した。成形時間は3分間で行った。
上記半導体装置の製造を100回繰り返し、封止層を評価したところ、不具合発生率は0%であった。
このように、本発明の半導体装置の製造方法は、不良の半導体素子を取り除いた場合であっても封止層形成時に不良素子数に応じた樹脂充填量の調整を行うことなく確実に基板と封止層とを一体化でき、大型基板を封止しても封止後の基板の反りや割れを抑制できる。予め熱硬化性樹脂を半導体非搭載基板上に形成しておくことで工程時の煩雑さを低減でき、粉体の使用による製造ラインの汚染を防ぐことができる。
図3に示すような第1のキャビティと第2のキャビティをそれぞれ別のブロックで形成した成形金型を準備した。この金型は第1のキャビティ内と第2のキャビティ内の温度をそれぞれ別に制御することができる。上金型および下金型の第1のキャビティ内の温度を150℃、下金型の第2のキャビティ内の温度を180℃に設定した。
樹脂への加圧時に第2のキャビティに空気を送りこまないこと以外は実施例1と同様の成形工程により、成形を行った。結果、樹脂の不足やボイドの形成といった不具合は発生しなかった。また、基板のそりを測定したところ、そり量は長手方向で0.1mm、短手方向で0.1mmであった。更に180℃で4時間ポストキュアし、同様にそりを測定した結果、長手方向で0.2mm、短手方向で0.1mmとほとんどそりのないものであった。
この基板をダイシングテープに貼り付け、ダイシングを行い50個の個片化した半導体装置の裏面に半田ボールをつけて半導体装置を製造した。個々の半導体装置を電気的に確認したところ全て問題なく機能していた。
上記半導体装置の製造を100回繰り返し、封止層を評価したところ、不具合発生率は0%であった。
実施例1と同様の半導体素子搭載の有機樹脂基板、半導体素子非搭載の有機樹脂基板、熱硬化性樹脂、成形金型を準備した。半導体素子非搭載基板に熱硬化性樹脂を載置することなく、半導体素子非搭載基板及び半導体素子搭載基板を金型に配置した。具体的には、圧縮成形装置の成形金型温度を150℃に設定し、上金型に半導体素子搭載の有機樹脂基板を吸引することで吸着させ、半導体素子非搭載の有機樹脂基板は下金型に同様に吸引吸着させた。その後、封止層の形成に必要な量よりも多い量の粉体の熱硬化性エポキシ樹脂(信越化学製KMC−2520 比重1.93)、具体的には64gを下基板上に積層し、実施例1と同様の条件で半導体装置を製造し、同様に評価した。
第2のキャビティが備わっていない、第1のキャビティのみを型締めする圧縮成形用の上下金型を準備した。実施例1と同様に不良チップ30個を取り除いた半導体素子搭載の有機樹脂基板を用い、粉体の熱硬化性エポキシ樹脂(信越化学製KMC−2520 比重1.93)を下基板上に52.64g積層した。この樹脂の秤量工程は非常に繁雑であり、生産の妨げとなるものであった。
実施例1と同様な条件で半導体装置を製造し、同様に評価した。
製造後の半導体装置の封止層を調査したところ、ボイドの発生が確認された。実施例1と同様に上記半導体装置の製造を100回繰り返し、封止層を評価したところ、その発生率は30%であった。
また、熱硬化性樹脂として粉体を用いているため工程は実施例よりも煩雑となり、さらに製造ラインの汚染が発生するため生産的に非効率的であった。
5…半導体素子搭載基板、 6…半導体素子非搭載基板、 7…半導体素子、
8…熱硬化性樹脂、 9…第2のキャビティ、 10…ランナー、
11…封止層、 12…ダイシングブレード、 20…半導体装置。
Claims (5)
- 上金型及び下金型を有する成形金型を用いて半導体装置を製造する方法であって、
半導体素子搭載基板と、半導体素子非搭載基板と、これら基板の間に形成される熱硬化性樹脂から成る封止層とを一体化させるための第1のキャビティを有する前記成形金型を準備する準備工程、
前記半導体素子非搭載基板上に、前記封止層の形成に必要な量よりも多い量の前記熱硬化性樹脂を載置する樹脂載置工程、
前記第1のキャビティ内を室温〜200℃に加熱し、前記成形金型の前記上金型及び前記下金型のうち一方の金型に前記半導体素子搭載基板を配置し、他方の金型に前記半導体素子非搭載基板を配置する配置工程、
前記上金型及び前記下金型を加圧して余剰の前記熱硬化性樹脂を前記第1のキャビティの外部に排出する樹脂排出工程、
前記上金型及び前記下金型を加圧しながら前記熱硬化性樹脂を成形し、前記半導体素子搭載基板、前記半導体素子非搭載基板、及び前記封止層とを一体化させる一体化工程、及び
該一体化した基板を前記成形金型から取り出し、ダイシングすることで個片化する工程を有し、
前記準備工程において、前記第1のキャビティとランナーを介して連結した第2のキャビティをさらに有する前記成形金型を準備し、前記樹脂排出工程において、前記余剰の前記熱硬化性樹脂を前記第2のキャビティに排出し、
前記配置工程において、前記第2のキャビティ内の温度を前記第1のキャビティ内の温度よりも高い温度に加熱し、前記樹脂排出工程において、前記第2のキャビティに排出した前記余剰の熱硬化性樹脂を前記第1のキャビティ内の前記熱硬化性樹脂よりも先に硬化させ、
前記一体化工程において、前記第1のキャビティ内の雰囲気を減圧して前記熱硬化性樹脂を成形し、
前記第1のキャビティ内の雰囲気の減圧を真空度0.01333〜13.33KPaとすることを特徴とする半導体装置の製造方法。 - 前記樹脂載置工程において、前記熱硬化性樹脂を前記封止層の形成に必要な量よりも0.1〜70vol%多くなるように載置することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第2のキャビティ内の温度を、100〜250℃の範囲内の温度に加熱することを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記熱硬化性樹脂の成形を、圧縮成形にて行うことを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置の製造方法。
- 前記熱硬化性樹脂として、エポキシ樹脂、シリコーン樹脂、及びシリコーン・エポキシハイブリッド樹脂のいずれかを用いることを特徴とする請求項1乃至請求項4のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017002186A JP6250846B2 (ja) | 2017-01-10 | 2017-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017002186A JP6250846B2 (ja) | 2017-01-10 | 2017-01-10 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013168854A Division JP6125371B2 (ja) | 2013-08-15 | 2013-08-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017103468A JP2017103468A (ja) | 2017-06-08 |
JP6250846B2 true JP6250846B2 (ja) | 2017-12-20 |
Family
ID=59015704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017002186A Active JP6250846B2 (ja) | 2017-01-10 | 2017-01-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6250846B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4326786B2 (ja) * | 2002-11-26 | 2009-09-09 | Towa株式会社 | 樹脂封止装置 |
WO2006100765A1 (ja) * | 2005-03-23 | 2006-09-28 | Renesas Technology Corp. | 半導体装置の製造方法及び圧縮成形装置 |
JP2006295010A (ja) * | 2005-04-14 | 2006-10-26 | Matsushita Electric Ind Co Ltd | モールド成型装置およびモールド成型方法 |
JP2008235366A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | 電子部品の樹脂封止方法及び樹脂封止装置 |
JP2011187877A (ja) * | 2010-03-11 | 2011-09-22 | Panasonic Corp | 半導体装置及びその製造方法 |
US8823186B2 (en) * | 2010-12-27 | 2014-09-02 | Shin-Etsu Chemical Co., Ltd. | Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus |
-
2017
- 2017-01-10 JP JP2017002186A patent/JP6250846B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017103468A (ja) | 2017-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5969883B2 (ja) | 半導体装置の製造方法 | |
KR101884418B1 (ko) | 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법 | |
KR102093272B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TWI639208B (zh) | 真空層壓裝置及半導體裝置的製造方法 | |
KR102057499B1 (ko) | 봉지재 적층 복합체, 봉지후 반도체 소자 탑재 기판, 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조 방법 | |
JP5934078B2 (ja) | 繊維含有樹脂基板及び半導体装置の製造方法 | |
JP6125371B2 (ja) | 半導体装置の製造方法 | |
US9129912B2 (en) | Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus | |
JP6356581B2 (ja) | 半導体装置の製造方法 | |
KR102518301B1 (ko) | 섬유함유 수지기판, 봉지후 반도체소자 탑재기판, 봉지후 반도체소자 형성 웨이퍼, 봉지후 반도체소자 탑재시트, 반도체장치, 및 반도체장치의 제조방법 | |
JP6250846B2 (ja) | 半導体装置の製造方法 | |
JP6117715B2 (ja) | 真空ラミネーション装置および半導体装置の製造方法 | |
JP4462779B2 (ja) | 樹脂層付ウェハ、半導体装置およびそれらの製法ならびにそれらに用いられるエポキシ樹脂組成物製タブレット、エポキシ樹脂組成物製タブレットの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6250846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |