TWI639208B - 真空層壓裝置及半導體裝置的製造方法 - Google Patents

真空層壓裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI639208B
TWI639208B TW104105642A TW104105642A TWI639208B TW I639208 B TWI639208 B TW I639208B TW 104105642 A TW104105642 A TW 104105642A TW 104105642 A TW104105642 A TW 104105642A TW I639208 B TWI639208 B TW I639208B
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
semiconductor element
sealing material
resin layer
Prior art date
Application number
TW104105642A
Other languages
English (en)
Other versions
TW201533831A (zh
Inventor
秋葉秀樹
中村朋陽
鹽原利夫
Original Assignee
信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2014028919A external-priority patent/JP2015154011A/ja
Priority claimed from JP2014028921A external-priority patent/JP6117715B2/ja
Application filed by 信越化學工業股份有限公司 filed Critical 信越化學工業股份有限公司
Publication of TW201533831A publication Critical patent/TW201533831A/zh
Application granted granted Critical
Publication of TWI639208B publication Critical patent/TWI639208B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B32B37/1018—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure using only vacuum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0007—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality
    • B32B37/0015—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality to avoid warp or curl
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0046—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by constructional aspects of the apparatus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/24—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer not being coherent before laminating, e.g. made up from granular material sprinkled onto a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2363/00—Epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2398/00—Unspecified macromolecular compounds
    • B32B2398/10—Thermosetting resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Fluid Mechanics (AREA)
  • Quality & Reliability (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明提供一種真空層壓裝置，在製造半導體裝置時使用，其特徵在於：具備框架結構，其圍繞附帶支撐基材之密封材料的至少側面，該附帶支撐基材之密封材料是在支撐基材上積層熱硬化性樹脂層作為密封材料而成，前述框架結構具有保持手段，該保持手段保持搭載有半導體元件之基板或形成有半導體元件之晶圓，並使搭載有半導體元件之基板或形成有半導體元件之晶圓隔著空間地與前述附帶支撐基材之密封材料的熱硬化性樹脂層相對向，前述裝置將被前述框架結構圍繞的前述附帶支撐基材之密封材料與前述基板或晶圓一起進行真空層壓。藉此，尤其是即便在使用大面積的基板(或晶圓)的情況下，也會抑制樹脂層內的孔隙的發生和基板(或晶圓)的翹曲，並且能夠以低成本來製造一種精度良好地成型有樹脂層的半導體裝置。

Description

真空層壓裝置及半導體裝置的製造方法
本發明關於一種半導體裝置的製造方法及此時所使用的真空層壓裝置，其中該半導體裝置使用了附帶支撐基材之密封材料。
近年來，隨著電子設備的小型化、輕量化及高性能化，半導體裝置的高集成化、薄型化得以進展，半導體裝置正在向以球柵陣列(Ball grid array，BGA)為代表的區域構裝型半導體裝置轉變。在製造這些半導體裝置時，從生產性的方面考慮，傾向於將大面積且薄型的基板一體成型而成，但成型後的基板中的翹曲問題比較突出。
半導體的構裝方法也逐漸從引腳插入式轉變至表面構裝，而且，裸晶片構裝逐漸成為主流。在裸晶片構裝中有一種倒裝晶片構裝。倒裝晶片是指在半導體元件上形成有一種稱為凸塊(bump)的電極端子之晶片。倒裝晶片也可以直接構裝於主機板上，但在大多數情況下，是固定並封裝於印刷電路板(內插板(interposer)等)上，並隔著(經由)設置於封裝體上的外部連接端子(也稱為外部焊球或外部凸塊)而構裝於主機板上。矽晶片上的與內插板接合的凸塊稱為內部凸塊，該內部凸塊與內插板上的稱為焊墊的多個微小的接合面 作電連接。
由於內部凸塊與焊墊的接合部很小而導致接合力較弱，需要利用樹脂來密封補強。以往，將倒裝晶片接合而成之半導體裝置加以密封的主流方法是：預先將內部凸塊與焊墊熔融接合後，進行底部填充(也稱為毛細流動)，也就是在半導體裝置與內插板的間隙內注入液態補強材料，然後，利用液態環氧樹脂或環氧模塑膠(epoxy molding compound)等在加熱下加壓成型，來將矽晶片二次注塑成型(overmolding，密封)。
但是，利用上述方法，底部填充與晶片的密封需要在不同的步驟中進行，生產性較差。進一步，在上述方法中，存在以下問題：補強材料(底部填料)中會發生孔隙，底部填充費時費力，而且當底部填充與晶片的密封使用不同的樹脂材料時，會在樹脂界面上產生應力，導致可靠性降低。
為了解決這種問題，已知有以下方法：藉由轉注成型法(transfer molding)或壓縮成型法，一次進行底部填充與晶片的密封的方法(參照專利文獻1和專利文獻2)。
[先行技術文獻]
(專利文獻)
專利文獻1：日本特開2012-74613號公報
專利文獻2：日本特開2011-132268號公報
然而，在這種根據轉注成型法或壓縮成型法的方法中，在成型的樹脂層中可能會發生孔隙。為了抑制孔隙的發生，一般還考慮在減壓下實施此方法，但為了確保抑制孔隙所需的真空度，需要提高模具精度，而導致成本增加。尤其是在使大面積基板成型時，需要更高的真空度，但獲得所需模具精度是非常困難的。因此，在以往的方法中，在使大面積基板成型時，無法抑制樹脂層的孔隙。
本發明是鑒於上述問題而完成，目的在於提供一種能夠以低成本來製造半導體裝置的製造方法，尤其是即便在使用大面積基板(或晶圓(wafer))的情況下，也會抑制樹脂層內的孔隙的發生和基板(或晶圓)的翹曲，並精度良好地成型樹脂層。
為了實現上述目的，根據本發明，提供一種真空層壓裝置，在製造半導體裝置時使用，其特徵在於：具備框架結構，其圍繞附帶支撐基材之密封材料的至少側面，該附帶支撐基材之密封材料是在支撐基材上積層熱硬化性樹脂層作為密封材料而成，前述框架結構具有保持手段，該保持手段保持搭載有半導體元件之基板或形成有半導體元件之晶圓，並使搭載有半導體元件之基板或形成有半導體元件之晶圓隔著空間地與前述附帶支撐基材之密封材料的熱硬化性樹脂層相對向，前述裝置將被前述框架結構圍繞的前述附帶支撐基材之密封材料與前述基板或晶圓一起進行真空層壓。
如果是這種真空層壓裝置，能夠以抑制孔隙所需要的 真空度進行真空層壓，並能夠以低成本來抑制熱硬化性樹脂層內發生孔隙的情況。尤其是，能夠抑制以往的難題，也就是當使用大面積的基板或晶圓時底部填料內發生孔隙的情況。另外，利用框架結構，能夠防止熱硬化性樹脂層的周邊下端部分成型為橫向擴散的形狀，能夠精度良好地使熱硬化性樹脂層成型。另外，利用支撐基材，能夠抑制基板或晶圓的翹曲。
較佳是，前述框架結構具有樹脂排出手段，該樹脂排出手段將剩餘的前述熱硬化性樹脂層排出到外部。
如果是這種結構，能夠確切且精度良好地成型抑制孔隙的發生的熱硬化性樹脂層，並且能夠容易地管理要積層於支撐基材上的熱硬化性樹脂層的量。
較佳是，前述框架結構的保持手段，以前述半導體元件搭載面或前述半導體元件形成面朝向下方的狀態，從上方來保持前述基板或晶圓，並具有與前述基板或晶圓的周邊部卡合之緊固件。
如果是這種結構，能夠以熱硬化性樹脂層朝向上方的狀態來載置附帶支撐基材之密封材料，並且能夠進行真空層壓，因此，能夠防止部分的熱硬化性樹脂層從支撐基材上掉落。
較佳是，前述框架結構具有載置前述附帶支撐基材之密封材料的底部、與可一邊相對於該底部滑動一邊沿上下方向移動的側面部，前述底部或者部分側面部由耐熱性樹脂所構成。
如果是這種結構，由於利用耐熱性樹脂能夠儘量減小上述滑動部的間隙，因此，能夠抑制部分的熱硬化性樹脂層從此間隙漏出。結果能夠更確實且精度良好地成型樹脂層。
另外，根據本發明，提供一種半導體裝置的製造方法，其特徵在於具有以下步驟：準備步驟，準備附帶支撐基材之密封材料，該附帶支撐基材之密封材料是在支撐基材上積層熱硬化性樹脂層作為密封材料而成；覆蓋步驟，利用前述附帶支撐基材之密封材料的熱硬化性樹脂層，覆蓋搭載有半導體元件之基板的半導體元件搭載面、或形成有半導體元件之晶圓的半導體元件形成面；密封步驟，通過加熱、硬化前述熱硬化性樹脂層，將前述基板的半導體元件搭載面或前述晶圓的半導體元件形成面一併密封；及，切斷步驟，利用切割，切斷前述密封後的基板或晶圓；並且，通過以下方式來實行前述覆蓋步驟，也就是利用框架結構圍繞前述附帶支撐基材之密封材料的至少側面，保持前述搭載有半導體元件之基板或前述形成有半導體元件之晶圓，並使前述搭載有半導體元件之基板或前述形成有半導體元件之晶圓隔著空間地與前述附帶支撐基材之密封材料的熱硬化性樹脂層相對向，將被前述框架結構圍繞的前述附帶支撐基材之密封材料與前述基板或晶圓一起進行真空層壓。
如果是這種製造方法，通過抑制孔隙所需要的真空度的真空層壓，能夠以低成本來抑制熱硬化性樹脂層內發生孔隙的情況。尤其是，能夠抑制現在成為難題的當使用大面積的基板或晶圓時在底部填料內發生孔隙的情況。另外，通過 框架結構，能夠防止熱硬化性樹脂層的周邊下端部分成型為橫向擴散的形狀，能夠精度良好地使熱硬化性樹脂層成型。
較佳是，在前述準備步驟中，預先將多於前述要製造的半導體裝置所需量的前述熱硬化性樹脂層作為密封材料層壓在前述支撐基材上，一邊將剩餘的前述熱硬化性樹脂層排出到外部，一邊實行前述覆蓋步驟。
這樣，能夠確實且精度良好地成型一種抑制了孔隙的發生的熱硬化性樹脂層，能夠容易地管理積層於支撐基材上的熱硬化性樹脂層的量。
較佳是，在前述覆蓋步驟中，以前述半導體元件搭載面或前述半導體元件形成面朝向下方的狀態，使緊固件卡合於前述基板或晶圓的周邊部，而從上方來保持前述基板或晶圓。
這樣，由於能夠以熱硬化性樹脂層朝向上方的狀態載置附帶支撐基材之密封材料並進行真空層壓，因此，能夠防止部分的熱硬化性樹脂層從支撐基材上掉落。
較佳是，利用減壓度為10Pa~1kPa的真空層壓，實行前述覆蓋步驟。
這樣，利用上述減壓度的真空層壓，能夠有效抑制在熱硬化性樹脂層內發生孔隙。另外，由於不需要用於實現上述減壓度的高價模具，因此，能夠以低成本進行實施。
此時，作為前述搭載有半導體元件之基板、及形成有半導體元件之晶圓，能夠使用具有200mm×200mm以上或200mm(直徑200mm)以上的面積的基板和晶圓。
根據本發明的製造方法，即便使用這種大面積的基板或晶圓，也能夠實現上述效果。
另外，能夠在真空下使用可加熱前述基板或晶圓之真空層壓裝置來實行前述真空層壓，在繼前述覆蓋步驟之後實行前述密封步驟。
這樣，能夠容易地在短時間內實施密封步驟。
如果使用具有本發明的框架結構的真空層壓裝置來製造半導體裝置，則能夠以低成本來抑制在熱硬化性樹脂層內發生孔隙的情況。尤其是能夠抑制現在成為難題的當使用大面積的基板或晶圓時在底部填料內發生孔隙的情況。另外，通過框架結構，能夠防止熱硬化性樹脂層的周邊下端部分成型為橫向擴散的所謂塌邊形狀，能夠提高熱硬化性樹脂層的成型性。另外，由於能夠利用在支撐基材積層有熱硬化性樹脂層的附帶支撐基材之密封材料來密封半導體元件搭載面或半導體元件形成面，因此，能夠抑制基板或晶圓的翹曲。
1‧‧‧附帶支撐基材之密封材料
2‧‧‧支撐基材
3‧‧‧熱硬化性樹脂層
3’‧‧‧密封樹脂層
4‧‧‧密封後的基板
5‧‧‧半導體元件
6‧‧‧凸塊
7‧‧‧基板
8‧‧‧半導體裝置
20‧‧‧元件搭載基板
30‧‧‧真空層壓裝置
31‧‧‧框架結構
32‧‧‧真空腔室
33‧‧‧真空手段
34‧‧‧按壓手段(包含橡膠隔膜38和空壓機(未圖示))
35‧‧‧上側板
36‧‧‧下側板
37‧‧‧O形環
38‧‧‧橡膠隔膜
41‧‧‧保持手段
42‧‧‧空間
43‧‧‧上部
44‧‧‧下部
45‧‧‧底部
46‧‧‧側面部
47‧‧‧樹脂排出手段
48‧‧‧收容部
49‧‧‧壓止手段
50‧‧‧緊固件
第1圖是表示本發明的真空層壓裝置的一例的示意剖面圖。
第2圖是表示本發明的真空層壓裝置的框架結構的一例的示意剖面圖。
第3圖是表示本發明的真空層壓裝置的框架結構的一例的示意剖面圖。
第4圖是表示本發明的半導體裝置的製造方法的一例的流程圖。
第5圖是表示本發明的半導體裝置的製造方法的覆蓋步驟和密封步驟的一例的流程圖。
第6圖是表示利用本發明的真空層壓裝置的框架結構來防止樹脂塌邊的情況的示意圖。
第7圖是表示在以往的真空層壓裝置中，發生樹脂塌邊的情況的示意圖。
以下，詳細說明本發明的半導體裝置的製造方法，但本發明不限於以下說明。
如上所述，在以往利用轉注成型法或壓縮成型法等並使用熱硬化性樹脂層來密封半導體元件的方法中，尤其是當使用大面積的基板(或晶圓)時，成本增加，並且難以抑制在熱硬化性樹脂層內發生孔隙。
本發明人對上述問題反復深入研究，結果想到以下內容，而完成了本發明。亦即，利用特定的減壓度的真空層壓，使用附帶支撐基材之密封材料，來覆蓋搭載有半導體元件之基板(以下，簡稱為元件搭載基板)的半導體元件搭載面(以下，簡稱為元件搭載面)、或形成有半導體元件之晶圓(以下，簡稱為元件形成晶圓)的半導體元件形成面(以下，簡稱為元件形成面)。按照以下方式而構成：在此時所使用的真空層壓裝置上設置框架結構，利用此框架結構圍繞附帶支撐基材之密封材料的至少側面，並且保持元件搭載基板或元 件形成晶圓，使元件搭載基板或元件形成晶圓隔著空間地與附帶支撐基材之密封材料的熱硬化性樹脂層相對向。根據這種本發明的真空層壓裝置，能夠確保熱硬化性樹脂層的高成型性，並且能夠以低成本來抑制在熱硬化性樹脂層內發生孔隙的情況。進一步，利用減壓度為10Pa~1kPa的真空層壓，能夠有效地抑制上述孔隙。
以下，參照第1圖、第2圖，對本發明的真空層壓裝置進行說明。
如第2圖所示，以下所詳細說明的附帶支撐基材之密封材料，是在支撐基材2上積層熱硬化性樹脂層3來作為密封材料。此處，以利用附帶支撐基材之密封材料來覆蓋元件搭載基板的情況為例，進行說明，對於元件形成晶圓，也能夠同樣地進行覆蓋。
如第1圖所示，真空層壓裝置30具有框架結構31、真空腔室32、真空手段33及按壓手段34。
框架結構31圍繞附帶支撐基材之密封材料1的至少側面，如第2圖所示，框架結構31具有保持手段41，該保持手段41保持元件搭載基板20，使元件搭載基板20隔著空間42地與附帶支撐基材之密封材料1的熱硬化性樹脂層3相對向。框架結構31，載置在真空腔室32內部，該框架結構31保持著元件搭載基板20與附帶支撐基材之密封材料1。
真空腔室32能夠由以下方式形成，例如：在上側板35的周邊部的凸緣的下端設置O形環37，並使上側板35與下側板36密接。能夠分別在上側板35與下側板36中，內置 加熱器。利用這些加熱器，能夠在真空層壓中加熱熱硬化性樹脂層3並使其硬化(固化)。亦即，能夠在密封真空層壓的同時，密封元件搭載面或元件形成面。
真空手段33具有真空泵，真空泵與真空腔室32連接，使真空腔室32內處於特定的減壓度，例如1kPa以下的真空狀態。
按壓手段34以特定的按壓力，按壓已載置在真空腔室32內部的框架結構31。藉此，能夠將被框架結構31圍繞的附帶支撐基材之密封材料1與元件搭載基板20一起進行真空層壓。按壓手段34例如能夠由橡膠隔膜38與空壓機(未圖示)所構成，該橡膠隔膜38設在上側板35與下側板36之間，空壓機向上側板35與橡膠隔膜38之間送入壓縮空氣。利用在上側板35與橡膠隔膜38之間送入壓縮空氣，使橡膠隔膜38膨脹，而利用橡膠隔膜38與下側板36，隔著框架結構31來夾持元件搭載基板20與附帶支撐基材之密封材料1，由此來進行真空層壓。此時，按壓手段34的按壓力通過送入的壓縮空氣的量來進行調整。
真空手段33的真空泵能夠由上側板35側與下側板36側這兩側，連接於真空腔室32。藉此，能夠對由橡膠隔膜38分割成上下兩部分的真空腔室32，分別獨立地抽真空。
以下，參照第2圖、第3圖，詳細地說明框架結構31的較佳的實施方式。
第2圖、第3圖所示的框架結構31，由上部43與下部44可分離地構成。下部44具有底部45與側面部46。如第3 圖所示，利用將上部43與下部44分開，能夠容易地將附帶支撐基材之密封材料1載置在底部45上。
側面部46能夠以一邊相對於底部45滑動一邊沿上下方向移動的方式而構成。此時較佳是，底部45或者部分側面部46由例如氟樹脂等耐熱性樹脂所構成。如果是這種結構，例如，能夠利用耐熱性樹脂，儘量減小因進行上述滑動而在上述底部45與側面部46上形成的間隙。結果能夠抑制樹脂從此間隙漏出，能夠更確實且精度良好地使熱硬化性樹脂層3成型。
框架結構31具有樹脂排出手段47，該樹脂排出手段47將剩餘的熱硬化性樹脂層3也就是超出要製造的半導體裝置所需的量的樹脂排出到外部。此樹脂排出手段47具有收容部48與壓止手段49，該收容部48收容由與附帶支撐基材之密封材料1和元件搭載基板20之間的空間42連接的孔(未圖示)排出的樹脂，該壓止手段49用於防止過多的樹脂排出。利用樹脂排出手段47，能夠確實且精度良好地成型一種孔隙得以被抑制的所需厚度的熱硬化性樹脂層3。在第2圖、第3圖所示的一例中，壓止手段49使用彈簧來構成。
在具有樹脂排出手段47的本發明的真空層壓裝置30中，能夠利用調整按壓手段34的按壓力，來製造所需厚度的半導體裝置。
例如，當使用搭載有多個半導體元件之基板或形成有多個半導體元件之晶圓來製造半導體裝置時，存在不良半導體元件的情況下，將此不良元件從基板或晶圓上去除之後， 再進行密封。此時，要製造的半導體裝置所需要的熱硬化性樹脂層3的量，多出了去除的不良元件的體積份量。如果使用上述的具有樹脂排出手段47的真空層壓裝置，由於預先將多於所需量的熱硬化性樹脂層3積層在支撐基材2上，能夠一邊將剩餘的熱硬化性樹脂層3排出到外部，一邊實行真空層壓，因此，樹脂量的管理變得極為容易。
為了防止附帶支撐基材之密封材料1的部分的熱硬化性樹脂層3從支撐基材2上掉落，較佳是，以使熱硬化性樹脂層3朝向上方、元件搭載基板20的元件搭載面朝向下方的狀態，進行真空層壓。因此，如第3圖所示，框架結構31的保持手段41具有與元件搭載基板20的周邊部卡合之緊固件50。利用此保持手段41，能夠容易地以元件搭載面朝向下方的狀態，從上方來保持元件搭載基板20。
如果是這種本發明的真空層壓裝置，能夠以抑制孔隙所需要的例如1kPa以下的真空度來進行真空層壓，並能夠以低成本來抑制在熱硬化性樹脂層內發生孔隙的情況。尤其是能夠抑制當使用大面積的基板或晶圓時在底部填料內發生孔隙的情況。另外，如第6圖所示，利用框架結構31，能夠防止熱硬化性樹脂層3成型為塌邊形狀，並能夠提高熱硬化性樹脂層3的成型性。
另一方面，在沒有像本發明這樣的框架結構31之以往的真空層壓裝置中，如第7圖所示，會成型為所謂的塌邊形狀，也就是熱硬化性樹脂層3的周邊下端部分橫向擴散。
為了防止這種樹脂塌邊，本發明的真空層壓裝置的框 架結構只要能夠圍繞附帶支撐基材之密封材料的至少側面即可，並非限定於上述示例的結構。亦即，框架結構並非限定於上述那樣的由上部、下部、側面部及底部等多個構件所構成的結構，例如，整個框架結構也能夠成一體地構成。
其次，對本發明的半導體裝置的製造方法進行說明。
作為示例，第4圖表示本發明的半導體裝置的製造方法的一例，該製造方法使用了倒裝晶片連接方式的元件搭載基板。本發明的半導體裝置的製造方法具有：附帶支撐基材之密封材料的準備步驟(第4圖的A)、元件搭載面或元件形成面的覆蓋步驟(第4圖的A、B)與密封步驟(第4圖的B、C)、對密封後的基板或晶圓進行切斷的切斷步驟(第4圖的C、D)。本發明的特徵在於，使用框架結構31並利用真空層壓來進行覆蓋步驟。
<準備步驟>
首先，準備如第4圖所示的附帶支撐基材之密封材料1。附帶支撐基材之密封材料1是通過在支撐基材2的單面上積層熱硬化樹脂層3製作而成。另外，在此步驟中，能夠準備元件搭載基板20或元件形成晶圓，也就是由附帶支撐基材之密封材料1密封的物件。
作為積層熱硬化樹脂層3的方法，可以列舉以下方法，例如：通過在支撐基材2的單面上以片材狀或薄膜狀積層未硬化的熱硬化性樹脂，並使用真空層壓或高溫真空加壓、熱軋等來形成；在減壓或真空下，利用印刷和點膠等塗布液態環氧樹脂或矽氧烷(silicone)樹脂等熱硬化性樹脂並加 熱；及，對未硬化的熱硬化性樹脂進行加壓成型。
也可以在附帶支撐基材之密封材料1的未形成熱硬化樹脂層3的一側的支撐基材2的表面上，形成薄膜的樹脂層。作為形成此薄膜的樹脂層的方法，可以列舉例如：在支撐基材2上，利用印刷方式、噴塗方式、塗布方式或以往的環氧硬化性樹脂和矽氧烷硬化性樹脂等所使用的加壓成型、薄膜的熱壓接方式來形成，並利用熱或光使其硬化的方法等。
利用形成這種薄膜的樹脂層，使用附帶支撐基材之密封材料1密封而成的半導體裝置，能夠獲得與由以往的環氧樹脂等密封而成的半導體裝置相同的外觀和雷射標記性(laser marking)。
[支撐基材]
支撐基材2起到抑制下文詳述的使熱硬化樹脂層3硬化時的收縮應力的效果，使密封後的基板或晶圓的翹曲減少，對將一個以上的半導體元件排列、黏著而成的基板的補強而言尤為重要。因此，支撐基材2較佳是堅硬剛性的材料，但只要能夠作為支撐基材2使用的材料即可，並沒有特別限定，能夠根據要密封的物件即元件搭載基板或元件形成晶圓，使用無機基板、金屬基板、或有機樹脂基板。尤其是在使用有機樹脂基板的情況下，還能夠使用含有纖維基材的有機樹脂基板。
作為無機基板，可以列舉陶瓷基板、玻璃基板及矽晶圓等代表性的基板；作為金屬基板，可以列舉表面經絕緣處理的銅或鋁基板等代表性基板。作為有機樹脂基板，可以列 舉在纖維基材中含浸熱硬化性樹脂和填充劑等而成的樹脂含浸纖維基材、進一步列舉使熱硬化性樹脂半硬化或硬化而成的樹脂含浸纖維基材、或將熱硬化性樹脂等成型為基板狀而成的樹脂基板。作為代表性的基板，可以列舉雙馬來醯亞胺三嗪(Bismaleimide triazine，BT)樹脂基板、環氧玻璃基板及纖維強化塑膠(Fiber Reinforced Plastics，FRP)基板等。
作為能夠用於有機樹脂基板使用的纖維基材，可以列舉例如：碳纖維、玻璃纖維、石英玻璃纖維及金屬纖維等無機纖維；芳香族聚醯胺纖維、聚醯亞胺纖維及聚醯胺醯亞胺纖維等有機纖維；及，碳化矽纖維、碳化鈦纖維、硼纖維、氧化鋁纖維等；能夠根據產品特性，使用任一種纖維。另外，作為最佳的纖維基材，可以列舉玻璃纖維、石英纖維及碳纖維等。其中，作為纖維基材，較佳是，絕緣性高的玻璃纖維和石英玻璃纖維等。
作為用於有機樹脂基板之熱硬化性樹脂，沒有特別限定，可以列舉：BT樹脂、環氧樹脂等的通常用於密封半導體元件的以下所例示的環氧樹脂、矽氧烷樹脂、由環氧樹脂與矽氧烷樹脂所組成的混合樹脂、及氰酸酯樹脂等。
將使用熱硬化性環氧樹脂來作為含浸於纖維基材中的熱硬化性樹脂而成的樹脂含浸纖維基材、或含浸環氧樹脂後半硬化而成的材料，作為支撐基材使用，並製作附帶支撐基材之密封材料，此時較佳是，在支撐基材的單面上形成的熱硬化樹脂層所使用的熱硬化性樹脂也是環氧樹脂。這樣一來，如果含浸於支撐基材中的熱硬化性樹脂與熱硬化樹脂層 的熱硬化性樹脂是相同種類的樹脂，能夠在將元件搭載面或元件形成面一併密封時使其同時硬化，藉此，實現了更加牢固的密封功能，因而較佳。
另外，作為含浸於纖維基材中的熱硬化性樹脂，使用矽氧烷樹脂、由環氧樹脂與矽氧烷樹脂所組成的混合樹脂、氰酸酯樹脂等，此時，也同樣較佳是，含浸在支撐基材中的熱硬化性樹脂與熱硬化樹脂層的熱硬化性樹脂是相同種類的樹脂。
在無機基板、金屬基板或有機樹脂基板中的任一情況下，支撐基材的厚度較佳是皆為20微米(μm)~1mm，更佳是30微米~500微米。如果在20微米以上，能夠抑制因過薄而容易變形，因而較佳；而如果在1mm以下，能夠抑制半導體裝置自身過厚，因而較佳。
[熱硬化樹脂層]
如下文所述，熱硬化樹脂層3作為密封半導體元件時的密封材料而發揮功能。例如，在以倒裝晶片連接方式對搭載於基板上的半導體元件進行密封時，又會成為用作底部填料的樹脂層。
熱硬化樹脂層3的厚度較佳是20微米以上且2000微米以下。如果在20微米以上，足夠用於密封元件搭載面或元件形成面，能夠抑制因過薄所引起的填充性不良的發生，因而較佳。如果在2000微米以下，能夠抑制密封後的半導體裝置過厚，因而較佳。
用於熱硬化樹脂層3的樹脂沒有特別限定，但較佳 是，通常用於半導體元件密封的液態環氧樹脂或固態環氧樹脂、矽氧烷樹脂、或由環氧樹脂與矽氧烷樹脂所組成的混合樹脂、氰酸酯樹脂等熱硬化性樹脂。熱硬化樹脂層3特佳是含有在低於50℃時硬化並且在50℃以上且150℃以下時熔融的環氧樹脂、矽氧烷樹脂、環氧矽氧烷混合樹脂、及氰酸酯樹脂中的任一種。
[元件搭載基板或元件形成晶圓]
作為元件搭載基板，可以列舉出如第4圖所示的基板7，該基板7以倒裝晶片連接方式隔著多個凸塊6搭載有半導體元件5。較佳是，此基板7的間隙大小(基板與半導體晶片的間隙的寬度)的範圍為10~200μm左右。或者也可以是用黏著劑將一個以上的半導體元件搭載在無機基板、金屬基板或有機基板上而成的基板。作為元件形成晶圓，可以列舉在表面形成有半導體元件而成的晶圓。此外，元件搭載基板包含搭載並排列有半導體元件之半導體元件陣列。
元件搭載基板或元件形成晶圓能夠具有200mm×200mm以上或200mm(表示直徑200mm)以上的面積，例如300mm×300mm或300mm以上的面積。
<覆蓋步驟>
在覆蓋步驟中，由附帶支撐基材之密封材料1的熱硬化性樹脂層3，覆蓋元件搭載基板20的元件搭載面(或元件形成晶圓的元件形成面)(第4圖的A、B)。在對第4圖所示的倒裝晶片連接方式的基板進行被覆的情況下，在此覆蓋步驟中還要同時進行底部填充。
在本發明中，覆蓋步驟是使用上述的本發明的真空層壓裝置來實行。具體來說，如第5圖所示，利用框架結構31，圍繞附帶支撐基材之密封材料1的至少側面，並保持元件搭載基板20或元件形成晶圓，使元件搭載基板20或元件形成晶圓隔著空間42地與附帶支撐基材之密封材料1的熱硬化性樹脂層3相對向。此時，如上所述，為了防止部分的熱硬化性樹脂3從支撐基材2上掉落，較佳是，以元件搭載面(或元件形成面)朝向下方的狀態，使緊固件卡合於基板20(或晶圓)的周邊部，從上方來保持基板20(或晶圓)。
將被此框架結構31圍繞的附帶支撐基材之密封材料1與基板20或晶圓一起進行真空層壓。
在上述準備步驟中，較佳是，預先將多於要製造的半導體裝置所需量的熱硬化性樹脂層3積層在支撐基材2上，一邊將剩餘的熱硬化性樹脂層3排出到外部，一邊實行覆蓋步驟。這樣一來，由於無需對要積層在支撐基材2上的熱硬化性樹脂層3的量進行複雜的調整，因此，半導體裝置的製造變得容易，並且能夠更確切地抑制熱硬化性樹脂層3發生孔隙。此處，要製造的半導體裝置所需要的量，能夠是例如：在利用附帶支撐基材之密封材料1來密封沒有一個半導體元件之基板或晶圓時，能夠獲得所需厚度的半導體裝置所需要的量。這樣一來，無需考慮不良半導體元件的個數，即可容易地決定樹脂量。
覆蓋步驟能夠利用減壓度為10Pa~1kPa的真空層壓來實行。如果減壓度在1kPa以下來實行真空層壓，能夠確 切地抑制在熱硬化性樹脂層3內發生孔隙。如果減壓度為10Pa以上，更無需用於真空設備的高成本。
<密封步驟>
密封步驟是在上述覆蓋步驟後，通過加熱、硬化熱硬化樹脂層3，將元件搭載面或元件形成面一併密封的步驟(第4圖的B)。
如第4圖的B所示，密封後的基板4是隔著多個凸塊6，將搭載有半導體元件5之基板7的元件搭載面，利用熱硬化樹脂層3密封，同時進行底部填充，通過加熱、硬化熱硬化樹脂層3，形成密封樹脂層3’，並利用附帶支撐基材之密封材料1一併密封而成。
以下，針對利用真空層壓來實施覆蓋步驟和密封步驟的方法，詳細地進行說明。此處，作為一例，使用上述本發明的真空層壓裝置30，利用附帶支撐基材之密封材料，其具有由未硬化的熱硬化性矽氧烷樹脂所構成的熱硬化性樹脂層，對如第4圖所示的倒裝晶片連接方式的元件搭載基板20進行密封，針對以上的情況，一邊參照第5圖一邊進行說明。
將附帶支撐基材之密封材料1載置在真空層壓裝置30的框架結構31的底部上，並利用框架結構31圍繞附帶支撐基材之密封材料1的至少側面。利用框架結構31來保持元件搭載基板20，使元件搭載基板20隔著空間42地與附帶支撐基材之密封材料1的熱硬化性樹脂層3相對向(第5圖的A)。或者，這樣利用框架結構31來保持附帶支撐基材之密封材料1與元件搭載基板20後，也可以將框架結構31載置 在真空層壓裝置30的底部上。或者，附帶支撐基材之密封材料1的熱硬化性樹脂層3也可以載置在元件搭載面的上方。
對內置於上板35、下板36的加熱器進行設定，使上板35、下板36加熱至特定溫度例如150℃。能夠利用這些加熱器在真空下加熱元件搭載基板20。從上側板35側，使由上側板35與橡膠隔膜38包圍的空間內減壓，而使橡膠隔膜38密接於上側板35(第5圖的B)。
然後，使下側板36上升，形成真空腔室32，並從下側板36側使真空腔室32內減壓(第5圖的C)。真空腔室32內被減壓至特定的減壓度例如1kPa以下，就關閉連接上側板35與真空泵的配管的閥，並向上側板35與橡膠隔膜38之間送入壓縮空氣(第5圖的D)。藉此，橡膠隔膜38膨脹，通過隔著框架結構31，利用橡膠隔膜38與下側板36來夾持元件搭載基板20與附帶支撐基材之密封材料1，進行真空層壓。結果能夠有效抑制在熱硬化性樹脂層3上發生孔隙或塌邊形狀，並且能夠覆蓋元件搭載面。此時，底部填充也同時進行。
與此同時，進行熱硬化性樹脂層3的硬化，完成元件搭載面的密封。亦即，在繼覆蓋步驟之後，實行密封步驟。作為硬化時間，3~20分鐘左右即可。雖然熱硬化性樹脂層3在硬化時會產生收縮應力，但在本發明中，由於使用了附帶支撐基材之密封材料，因此能夠利用支撐基材2來抑制由此收縮應力所引起的基板的翹曲。真空層壓完成後，真空腔室內恢復到常壓，使下側板36下降，取出密封後的元件搭載基 板。
通過上述步驟，能夠獲得一種沒有翹曲的密封後的元件搭載基板，該元件搭載基板精度良好地成型有不存在孔隙與塌邊之熱硬化性樹脂層3。取出的元件搭載基板通常在150~250℃的溫度進行1~8小時的後硬化，尤其是在150~180℃的溫度進行1~4小時的後硬化，藉此，能夠使電特性和機械特性等穩定化。
此處，對倒裝晶片連接方式的基板的覆蓋和密封進行了說明，如上所述地利用黏著劑來搭載半導體元件之基板、和在表面上形成有半導體元件之晶圓等也同樣適用本發明的方法，並獲得同樣的效果。
<單片化步驟>
單片化步驟是利用切割，對上述的密封步驟後的基板或晶圓進行切斷的步驟(第4圖的C、D)。密封後的基板在第4圖的C的虛線所示的位置處，使用例如切割刀進行切斷。通過此步驟，能夠獲得單片化的半導體裝置8(第4圖的D)。
如果是這樣製造而成的半導體裝置，基板或晶圓上的半導體元件被沒有孔隙的熱硬化性樹脂層所密封，即便在使用大面積和薄型的基板或晶圓的情況下翹曲也會非常小，且耐熱和耐濕的可靠性等優異，品質較高。
[環氧樹脂]
上述附帶支撐基材之密封材料的熱硬化樹脂層所使用的環氧樹脂沒有特別限定，可以列舉例如：雙酚A型環氧樹脂、雙酚F型環氧樹脂等雙酚型環氧樹脂；如3,3’,5,5’-四甲基 -4,4’-雙酚型環氧樹脂或4,4’-雙酚型環氧樹脂這樣的雙酚型環氧樹脂；苯酚酚醛清漆型環氧樹脂、甲酚酚醛清漆型環氧樹脂、雙酚A清漆型環氧樹脂、萘二酚型環氧樹脂、三酚基甲烷型環氧樹脂、四酚基乙烷型環氧樹脂、及苯酚二環戊二烯清漆型環氧樹脂的氫化了芳香環之環氧樹脂、脂環式環氧樹脂等已知在室溫下呈液態和固態環氧樹脂。另外，也能夠根據需要，對應於不同的目的，混合一定量的除上述以外的環氧樹脂一起使用。
能夠在由環氧樹脂所構成的熱硬化樹脂層中，添加環氧樹脂的硬化劑。作為這種硬化劑，能夠使用苯酚酚醛清漆樹脂、各種胺衍生物、酸酐和將酸酐基的一部分開環生成羧酸的化合物等。其中，為了確保製造的半導體裝置的可靠性，較佳是使用苯酚酚醛清漆樹脂。特佳是，以環氧樹脂與苯酚酚醛清漆樹脂的混合比為環氧基與酚性羥基的比率1：0.8~1.3的方式混合。
進一步，為了促進環氧樹脂與硬化劑的反應，也可以使用咪唑衍生物、膦衍生物、胺衍生物及有機鋁化合物等金屬化合物等，來作為反應促進劑。
在由環氧樹脂所構成的熱硬化樹脂層中，根據需要，還能夠調配各種添加劑。例如，為了改善樹脂的性質，根據不同的目的，能夠添加調配各種熱塑性樹脂、熱塑性彈性體、有機合成橡膠、矽氧烷系等低應力劑；及，蠟類、鹵素捕捉劑等添加劑。
由環氧樹脂所構成的熱硬化樹脂層，是成為密封半導 體元件之樹脂層，因此較佳是，儘量減少氯等鹵離子、和鈉等鹼離子。作為減少各離子的方法，可以列舉以下方法：向離子交換水50ml中添加試料10g，密封並在120℃的烤箱中靜置20小時，然後加熱提取；較佳是，通過120℃的提取，任一種離子均在10ppm以下。
[矽氧烷樹脂]
附帶支撐基材之密封材料的熱硬化樹脂層所使用的矽氧烷樹脂，沒有特別限定，可以使用例如熱硬化性矽氧烷樹脂、UV硬化性矽氧烷樹脂等。特佳是，由矽氧烷樹脂所構成的熱硬化樹脂層，含有加成硬化型矽氧烷樹脂組成物。作為加成硬化型矽氧烷樹脂組成物，特佳是，以(A)具有非共軛雙鍵之有機矽化合物(例如，含有鏈烯基之二有機聚矽氧烷)、(B)有機氫聚矽氧烷及(C)鉑催化劑為必需成分之化合物。以下，對這些(A)~(C)成分進行說明。
(A)成分：具有非共軛雙鍵之有機矽化合物
作為(A)成分的具有非共軛雙鍵之有機矽化合物，可以示例由下式所表示的分子鏈兩末端被含有脂肪族不飽和基之三有機矽氧基封端之直鏈狀二有機聚矽氧烷等有機聚矽氧烷： R11R12R13SiO-(R14R15SiO)a-(R16R17SiO)b-SiR11R12R13 (1)
(式中，R11表示含有非共軛雙鍵之單價烴基，R12~R17分別表示相同或不同種類的單價烴基，a和b為滿足0a500、0b250、且0a+b500的整數)。
上述通式(1)中，R11為含有非共軛雙鍵之單價烴基，其具有以較佳是碳數2~8、特佳是碳數2~6的鏈烯基為代表 的脂肪族不飽和鍵之含非共軛雙鍵。
上述通式(1)中，R12~R17分別為相同或不同種類的單價烴基，可以列舉：較佳是碳數1~20、特佳是碳數1~10的烷基、鏈烯基、芳基及芳烷基等。另外，其中R14~R17可以列舉更佳是除去脂肪族不飽和鍵之單價烴基，特佳是不具有鏈烯基等脂肪族不飽和鍵之烷基、芳基、芳烷基等。進一步，其中R16、R17較佳是芳香族單價烴基，特佳是苯基和甲苯基等碳數6~12的芳基等。
上述通式(1)中，a和b為滿足0a500、0b250、且0a+b500的整數，a較佳是滿足10a500，b較佳是滿足0b150，另外，a+b較佳是滿足10a+b500。
由上述通式(1)所表示的有機聚矽氧烷能夠通過以下方法獲得，例如：與環狀二苯基聚矽氧烷、環狀甲基苯基聚矽氧烷等環狀二有機聚矽氧烷、和構成末端基團之二苯基四乙烯基二矽氧烷、二乙烯基四苯基二矽氧烷等二矽氧烷進行鹼性平衡化反應；此時，在由鹼催化劑(尤其是KOH等強鹼)所引起的平衡化反應中，由於利用少量的催化劑即能以不可逆反應進行聚合，因此，由於僅定量地進行開環聚合，末端封端率也高，因此，通常不含有矽醇基和氯成分。
作為由上述通式(1)所表示的有機聚矽氧烷，具體示例下述化合物：
(在上述式中，k、m為滿足0k500、0m250、且0k+m500的整數，較佳是滿足5k+m250、且0m/(k+m)0.5的整數)。
作為(A)成分，除了由上述通式(1)所表示的具有直鏈結構的有機聚矽氧烷外，還能夠根據需要，組合使用含有三官能度矽氧烷單元、四官能度矽氧烷單元等具有三維網狀結構之有機聚矽氧烷。這種具有非共軛雙鍵之有機矽化合物可以使用單獨一種，也可以混合兩種以上使用。
(A)成分的具有非共軛雙鍵之有機矽化合物中具有非共軛雙鍵之基團(具有鍵結於Si原子上的雙鍵之單價烴基)的量，在全部的單價烴基(鍵結於Si原子上的全部單價烴基)中，較佳是0.1~20莫耳%，更佳是0.2~10莫耳%，特佳是0.2~5莫耳%。如果具有非共軛雙鍵之基的量是0.1莫耳%以上，在硬化時能夠獲得良好的硬化物；而如果在20莫耳%以下，硬化時機械性能優異，因而較佳。
另外，(A)成分的具有非共軛雙鍵之有機矽化合物，較佳是具有芳香族單價烴基團(鍵結於Si原子上的芳香族單價烴基)，芳香族單價烴基的含量較佳是全部單價烴基(鍵結於Si原子上的全部單價烴基)的0~95莫耳%，更佳是10~90莫耳%，特佳是20~80莫耳%。芳香族單價烴基具有如下優點：如果在樹脂中含有適量的芳香族單價烴基，則在硬化時機械性能優異且容易製造。
(B)成分：有機氫聚矽氧烷
作為(B)成分，較佳是在一分子中具有兩個以上的鍵結於 矽原子上的氫原子(SiH基)之有機氫聚矽氧烷。如果是在一分子中具有兩個以上的鍵結於矽原子上的氫原子(SiH基)之有機氫聚矽氧烷，則交聯劑而發揮作用，通過(B)成分中的SiH基與(A)成分的乙烯基、鏈烯基等含有非共軛雙鍵之基進行加成反應，能夠形成硬化物。
另外，(B)成分的有機氫聚矽氧烷較佳是具有芳香族單價烴基。這樣一來，如果是具有芳香族單價烴基之有機氫聚矽氧烷，能夠提高與上述(A)成分的相溶性。這種有機氫聚矽氧烷可以使用一種也可以混合兩種以上使用，例如，能夠含有具有芳香族烴基之有機氫聚矽氧烷，作為部分或全部(B)成分。
作為(B)成分的有機氫聚矽氧烷，可以列舉：1,1,3,3-四甲基二矽氧烷、1,3,5,7-四甲基環四矽氧烷、三(二甲基氫矽氧基)甲基矽烷、三(二甲基氫矽氧基)苯基矽烷、1-縮水甘油氧基丙基-1,3,5,7-四甲基環四矽氧烷、1,5-縮水甘油氧基丙基-1,3,5,7-四甲基環四矽氧烷、1-縮水甘油氧基丙基-5-三甲氧基矽乙基-1,3,5,7-四甲基環四矽氧烷、兩末端被三甲基矽氧基封端之甲基氫聚矽氧烷、兩末端被三甲基矽氧基封端之二甲基矽氧烷和甲基氫矽氧烷的共聚物、兩末端被二甲基氫矽氧基封端之二甲基聚矽氧烷、兩末端被二甲基氫矽氧基封端之二甲基矽氧烷和甲基氫矽氧烷的共聚物、兩末端被三甲基矽氧基封端之甲基氫矽氧烷和二苯基矽氧烷的共聚物、兩末端被三甲基矽氧基封端之甲基氫矽氧烷和二苯基矽氧烷和二甲基矽氧烷的共聚物、三甲氧基矽烷聚合物、由(CH3)2HSiO1/2單 元和SiO4/2單元組成的共聚物、由(CH3)2HSiO1/2單元、SiO4/2單元和(C6H5)SiO3/2單元組成的共聚物等，但不限於這些有機氫聚矽氧烷。
另外，還能夠採用使用由下述結構所表示的單元獲得的有機氫聚矽氧烷。
(B)成分的有機氫聚矽氧烷的分子結構可以是直鏈狀、環狀、支鏈狀、立體網狀結構中的任一種，能夠使用一分子中的矽原子數(或聚合物的情況下為聚合度)較佳是2以上，更佳是3~500，特佳是4~300左右的分子結構。
(B)成分的有機氫聚矽氧烷的調配量較佳是，相對於(A)成分的鏈烯基等具有非共軛雙鍵之基為一個，(B)成分中的矽原子鍵結氫原子(SiH基)為0.7~3.0個。
(C)成分：鉑催化劑
作為(C)成分的鉑催化劑，可以列舉例：氯鉑酸、醇改性氯鉑酸、具有螯合結構之鉑絡合物等。這些催化劑能夠單獨使用一種也能夠組合兩種以上使用。
(C)成分的鉑催化劑的調配量為硬化有效量，可以是所謂的催化劑量，通常，相對於(A)成分和(B)成分的總質量每100質量份，以鉑族金屬的質量換算，較佳是0.1~500ppm，特佳是0.5~100ppm的範圍。
由於由矽氧烷樹脂所構成的熱硬化樹脂層是作為密封半導體元件的樹脂層，因此，較佳是，儘量減少氯等鹵離子、和鈉等鹼離子。作為減少各離子的方法，與環氧樹脂相同，較佳是利用120℃提取，任一種離子均在10ppm以下。
[由環氧樹脂與矽氧烷樹脂所組成的混合樹脂]
附帶支撐基材之密封材料的熱硬化樹脂層所使用的由環氧樹脂與矽氧烷樹脂所組成的混合樹脂沒有特別限定，可以列舉例如使用前述環氧樹脂與前述矽氧烷樹脂的混合樹脂。
由於由混合樹脂所構成的熱硬化樹脂層是作為密封半導體元件的樹脂層，因此，較佳是，儘量減少氯等鹵離子、和鈉等鹼離子。作為減少各離子的方法，與環氧樹脂和矽氧烷樹脂相同，較佳是，通過120℃的提取，任一種離子均在10ppm以下。
[氰酸酯樹脂]
附帶支撐基材之密封材料的熱硬化樹脂層所使用的氰酸酯樹脂沒有特別限定，可以列舉例如調配有氰酸酯化合物或 其低聚物、和作為硬化劑的苯酚化合物及二羥基萘化合物中的任一種或兩種而成的樹脂組成物。
(氰酸酯化合物或其低聚物)
作為用於上述氰酸酯樹脂的氰酸酯化合物或其低聚物使用的成分，為由下述通式(2)所表示的化合物。
(式中，R1和R2表示氫原子或碳數1~4的烷基，R3表示 -CH2-,,,-O-,-S-
中的任一種，n為滿足n=0~30的整數；R4為氫原子或甲基)。
此處，作為氰酸酯化合物，是在1分子中具有兩個以上氰酸基化合物，具體來說，可以列舉：多芳香環之二價苯酚之氰酸酯，例如雙(3,5-二甲基-4-氰氧苯基)甲烷、雙(4-氰氧苯基)甲烷、雙(3-甲基-4-氰氧苯基)甲烷、雙(3-乙基-4-氰氧苯基)甲烷、雙(4-氰氧苯基)-1,1-乙烷、雙(4-氰氧苯基)-2,2-丙烷、二(4-氰氧苯基)醚、二(4-氰氧苯基)硫醚；及，多價酚醛 之聚氰酸酯，例如苯酚酚醛清漆型氰酸酯、甲酚酚醛清漆型氰酸酯、苯基芳烷基型氰酸酯、聯苯芳烷基型氰酸酯、萘芳烷基型氰酸酯等。
前述氰酸酯化合物，利用使苯酚類和氯化氰在鹼性下反應而獲得。上述氰酸酯化合物，根據其結構，具有從軟化點為106℃的固態化合物到常溫下為液態的化合物的廣範圍特性，能夠按照其用途適當從中選擇。
其中，氰酸基的當量小之化合物，也就是官能基間分子量小之化合物的硬化收縮小，能夠獲得低熱膨脹、高玻璃轉換溫度(Tg)的硬化物。氰酸基當量大之化合物雖會降低一些Tg，但三嗪交聯間隔會變得具有柔性，能夠期待低彈性化、高強韌化及低吸水化。
此外，較佳是，鍵結或殘存於氰酸酯化合物中的氯較佳是50ppm以下，更佳是20ppm以下。如果是50ppm以下，長時間高溫保管因熱分解而游離的氯或氯離子不會腐蝕氧化的Cu框架或Cu線、Ag鍍層，並引起剝離或電氣不良，因而較佳。另外，還不會降低樹脂的絕緣性，因而較佳。
(硬化劑)
通常，作為氰酸酯化合物的硬化劑或硬化催化劑，可以列舉出具有金屬鹽、金屬絡合物或活性氫之酚性羥基或伯胺類等，特佳是使用苯酚化合物和二羥基萘化合物。
<苯酚化合物>
能夠用於上述氰酸酯樹脂的苯酚化合物沒有特別限定，可以列舉例如由下述通式(3)所表示的化合物。
(式中，R5和R6表示氫原子或碳數1~4的烷基，R7表示 -CH2-,,,
中的任一種，p為滿足p=0~30的整數。R4為氫原子或甲基)。
此處，作為苯酚化合物，可以列舉在1分子中具有兩個以上酚性羥基之酚醛樹脂、雙酚F型樹脂、雙酚A型樹脂、苯酚酚醛清漆樹脂、苯酚芳烷基型樹脂、聯苯芳烷基型樹脂、萘芳烷基型樹脂，能夠單獨使用這些樹脂中的一種，也能夠組合兩種以上使用。
苯酚化合物中的酚羥基當量較小之化合物，例如羥基當量在120以下的化合物與氰酸基的反應性高，即便在120℃以下的低溫也能夠進行硬化反應。此時，較佳是，減少羥基相對於氰酸基的莫耳比。特佳的範圍是相對於1莫耳的氰酸基，羥基為0.05~0.11莫耳。此時，硬化收縮少，能夠獲得低熱膨脹且高Tg的硬化物。
另一方面，酚羥基當量較大之化合物，例如羥基當量為175以上的化合物與氰酸基的反應被抑制，保存性優異，能夠獲得流動性優異的組成物。特佳的範圍是相對於1莫耳 的氰酸基，羥基為0.1~0.4莫耳。此時，雖然Tg會有些降低，但能夠獲得吸水率較低的硬化物。為了獲得理想的硬化物特性和硬化性，也能夠將這些酚醛樹脂混合兩種以上使用。
上述可用於氰酸酯樹脂之二羥基萘化合物如下述通式(4)所示。
此處，作為二羥基萘，可以列舉：1,2-二羥基萘、1,3-二羥基萘、1,4-二羥基萘、1,5-二羥基萘、1,6-二羥基萘、1,7-二羥基萘、2,6-二羥基萘及2,7-二羥基萘等。
熔點在130℃的1,2-二羥基萘、1,3-二羥基萘及1,6-二羥基萘的反應性非常高，少量即可促進氰酸基的環化反應。熔點在200℃以上的1,5-二羥基萘、2,6-二羥基萘相對而言，反應得以被抑制。
在單獨使用這些二羥基萘時，由於是一種官能基間分子量小且剛性的結構，因此，能夠獲得硬化收縮小、高Tg的硬化物。另外，通過在羥基當量大的1分子中混合使用具有兩個以上羥基之苯酚化合物，能夠調整硬化性。
此外，上述苯酚化合物和二羥基萘中的鹵元素和鹼金屬等利用在120℃、兩個大氣壓下的提取，較佳是10ppm以下，特佳是5ppm以下。
[無機填充劑]
附帶支撐基材之密封材料的熱硬化樹脂層含有無機填充劑，作為無機填充劑，能夠使用以往已知的各種無機填充劑。具體來說，可以列舉：氣相二氧化矽(煙製二氧化矽，fumed silica)、沉積二氧化矽、熔融二氧化矽、結晶二氧化矽、氧化鋁、氮化硼、氮化鋁、氮化矽、氧化鎂、矽酸鎂及鋁等。其中，球形熔融二氧化矽由於低黏度化，因而較佳，進一步，較佳是使用通過溶膠凝膠法或爆燃法製造而成的球狀二氧化矽。此外，這些無機填充劑能夠經矽烷偶聯劑等表面處理過，也能夠未經表面處理使用。
作為無機填充劑的量，較佳是附帶支撐基材之密封材料的熱硬化樹脂層中的樹脂組成物整體的50~90質量%，特佳是60~85質量%。利用設定為50質量%以上，能夠抑制強度和耐濕可靠性等降低，而利用設定為90質量%以下，能夠抑制黏度的上升所引起的底部填料滲入性的降低。
[實施例]
以下，使用實施例和比較例來說明本發明，但本發明不限於這些例子。
(實施例1)
[搭載有半導體元件之基板]
準備要搭載半導體元件之有機樹脂基板：以在厚度100μm、長度240mm、寬度240mm的BT(雙馬來醯亞胺三嗪)樹脂基板(線膨脹係數：10ppm/℃)上可搭載168個邊長7.3×7.3mm的正方形晶片的方式，形成銅(Cu)配線(全區域部焊墊：焊墊直徑100μm、焊墊間距300μm；周邊設備部引 線：引線寬度20μm、引線間距80μm)。在此基板的Cu配線形成面上，倒裝晶片接合有168個厚度100μm、邊長7.3×7.3mm的正方形晶片，該晶片能夠連接上述配線地配置有Cu柱高度30μm+SnAg15μm。連接後，形成於晶片與基板之間的空間的高度大致為48μm。
[支撐基材]
準備厚度50μm、230mm×230mm的BT樹脂基板(線膨脹係數：6ppm/℃)。
[熱硬化樹脂層的樹脂組成物]
將甲酚酚醛清漆型環氧樹脂60質量份、苯酚酚醛清漆樹脂30質量份、平均粒徑0.6μm、粒徑10μm以上的0.08質量%的球狀二氧化矽350質量份、催化劑TPP(三苯基膦)0.8質量份、矽烷偶聯劑KBM 403(γ-縮水甘油氧基丙基三甲氧基矽烷、信越化學工業(Shin-Etsu Chemical Co.,Ltd.)製造)0.5質量份，利用高速混合裝置充分混合後，利用連續混煉裝置加熱混煉，成型為厚度約150μm的片材狀並冷卻。
[附帶支撐基材之密封材料的製作]
在上述支撐基材的單側上，積層由上述環氧樹脂組成物所構成的片材，在此環氧樹脂組成物積層面上積層已實施氟樹脂處理的PET薄膜(剝離薄膜)。將此積層物在50℃進行壓合，製作附帶支撐基材之密封材料。
[搭載有半導體元件之基板的密封]
使用上述製作而成的附帶支撐基材之密封材料，並使用真空層壓裝置(Nichigo-Morton公司製造)，將上述搭載有 半導體元件之基板加以密封。
在第3圖的框架結構下部44的底部45上，以熱硬化樹脂層在上的方式載置上述附帶支撐基材之密封材料，另外，在框架結構上部43，以元件搭載面朝向下方的方式使用保持手段41來保持上述半導體元件搭載基板。其次，以第2圖所示的方式重疊框架結構上部43和下部44。此時，上述附帶支撐基材之密封材料和上述半導體元件搭載基板之間隔著空間42，沒有接觸。
然後，將框架結構31載置在預先將上下板溫度設定為150℃的真空層壓裝置30的下側板36。其次，對通過使下側板上升並與上側板密接而形成的真空腔室內進行減壓，減壓至50Pa後，使上側板與橡膠隔膜之間與大氣連通，並且送入0.5Mpa的壓縮空氣，加壓成型5分鐘。藉此，在第一腔室內成型密封厚度225μm的樹脂層，同時將剩餘的樹脂排出到第二腔室。
然後，將取出的密封後半導體元件搭載基板在180℃硬化4小時，使熱硬化性樹脂硬化。通過觀察剖面，確認該密封後半導體元件搭載基板的成型性。熱硬化性樹脂層的外周部沒有發生樹脂擴散的塌邊形狀，密封後的總厚度為325μm±5μm。密封後的總厚度為約325μm。
將此基板黏貼在切割帶上，進行切割並單片化，製造邊長16×16mm的正方形半導體裝置。利用超音波探傷設備和對切開半導體裝置的半導體元件部分的剖面的觀察，檢查此半導體裝置，結果沒有發現孔隙和未充填到的部分，滲入性也 良好。
<封裝翹曲量>
使用雷射三維測量儀，沿上述半導體裝置的對角線方向測定高度的位移，將位移差量設定為翹曲量(mm)。
<底部填料的滲入性>
利用超音波探傷設備和對切開半導體裝置的半導體元件部分的剖面的觀察，檢查上述半導體裝置有沒有孔隙和未充填到的部分，如果沒有這些則滲入性良好。
<耐濕性>
將上述半導體裝置在85℃/60%RH的恆溫恆濕器中放置168小時進行吸濕後，進行紅外線(IR)回焊處理(依據260℃、JEDEC-Level 2條件)。利用超音波探傷裝置和對斷開的剖面的觀察，觀察內部裂縫的發生情況和剝離的發生情況。計算在合計20個封裝中確認到裂縫或剝離的封裝體數量。
(實施例2)
與實施例1相同，準備搭載有半導體元件之基板、附帶支撐基材之密封材料，並使用真空層壓裝置(Nichigo-Morton公司製造)進行密封。除了將真空腔室內減壓至800Pa以外，按照完全相同的條件進行密封、硬化及單片化。
(比較例1)
與實施例1相同，準備搭載有半導體元件之基板、附帶支撐基材之密封材料，使用真空層壓裝置(Nichigo-Morton公司製造)進行密封。但是不使用本發明的框架結構，將上述半導體元件搭載基板和上述附帶支撐基材之密封材料，以 附帶支撐基材之密封材料的熱硬化性樹脂層載置於半導體元件搭載面上的方式設置在下側板上。除此之外，按照與實施例1完全相同的條件進行密封、硬化。通過觀察剖面確認該密封後半導體元件搭載基板的成型性。在熱硬化性樹脂層的外周部可以看到樹脂擴散的塌邊形狀，密封後的總厚度中，相對中央部325μm，周邊部為300μm。進一步，與實施例1相同，利用超音波探傷設備和對斷開半導體裝置的半導體元件部分的剖面的觀察，檢查單片化後的半導體裝置，結果沒有發現孔隙和未充填到的部分，滲入性也良好。
(比較例2)
將壓縮成型裝置的成型模具溫度設定為150℃，通過吸引上述搭載有半導體元件之基板使其吸附於上模具。另一方面，搭載有上述熱硬化性環氧樹脂的上述附帶支撐基板之密封材料也同樣地吸引吸附於下模具。
然後，密封模具的周圍，並通過脫氣使其內部形成5kPa的真空度後，閉合上下模具。成型厚度設定為225μm。其次，增加20Kg/cm2的壓力，以成型時間5分鐘進行壓縮成型。然後，將取出的密封後半導體元件搭載基板在180℃硬化4小時後，使熱硬化性樹脂硬化。密封後的總厚度為約325μm±5μm。
將此基板黏貼於切割帶，進行切割並單片化，製造邊長16×16mm的正方形半導體裝置。利用超音波探傷設備和對斷開半導體裝置的半導體元件部分的剖面的觀察，檢查此半導體裝置，結果在由搭載有半導體元件並將其倒裝晶片接合之 基板構成的空間的元件中心部分，觀察沒有填充樹脂的部分。
實施例1、2和比較例2的結果如表1所示。如表1所示，在實施例1、2中，底部填料的滲入性良好，沒有發生裂縫或剝離的封裝。與此相對，在比較例2中，存在底部填料未充填到的部分，存在多個發生了裂縫或剝離的封裝。另外，在實施例1、2中，封裝的翹曲量也抑制在與比較例2相同或其以下的程度。
另外，本發明並非限定於上述實施方式。上述實施方式為例示，凡是具有與本發明的申請專利範圍所述的技術思想實質相同的結構並發揮相同作用效果的技術方案，均包含在本發明的技術範圍內。

Claims (15)

  1. 一種真空層壓裝置，在製造半導體裝置時使用，其特徵在於：具備框架結構，其圍繞附帶支撐基材之密封材料的至少側面，該附帶支撐基材之密封材料是在支撐基材上積層熱硬化性樹脂層作為密封材料而成，前述框架結構具有保持手段，該保持手段保持搭載有半導體元件之基板或形成有半導體元件之晶圓，並使搭載有半導體元件之基板或形成有半導體元件之晶圓隔著空間地與前述附帶支撐基材之密封材料的熱硬化性樹脂層相對向，前述裝置將被前述框架結構圍繞的前述附帶支撐基材之密封材料與前述基板或晶圓一起進行真空層壓，前述框架結構具有載置前述附帶支撐基材之密封材料的底部、與可一邊相對於該底部滑動一邊沿上下方向移動的側面部，前述底部和側面部由耐熱性樹脂所構成。
  2. 如請求項1所述的真空層壓裝置，其中，前述框架結構具有樹脂排出手段，該樹脂排出手段將剩餘的前述熱硬化性樹脂層排出到外部。
  3. 如請求項1所述的真空層壓裝置，其中，前述框架結構的保持手段，以前述半導體元件搭載面或前述半導體元件形成面朝向下方的狀態，從上方來保持前述基板或晶圓，並具有與前述基板或晶圓的周邊部卡合之緊固件。
  4. 如請求項2所述的真空層壓裝置，其中，前述框架結構的保持手段，以前述半導體元件搭載面或前述半導體元件形成面朝向下方的狀態，從上方來保持前述基板或晶圓，並具有與前述基板或晶圓的周邊部卡合之緊固件。
  5. 一種半導體裝置的製造方法，其特徵在於具有以下步驟：準備步驟，準備附帶支撐基材之密封材料，該附帶支撐基材之密封材料是在支撐基材上積層熱硬化性樹脂層作為密封材料而成；覆蓋步驟，利用前述附帶支撐基材之密封材料的熱硬化性樹脂層，覆蓋搭載有半導體元件之基板的半導體元件搭載面、或形成有半導體元件之晶圓的半導體元件形成面；密封步驟，通過加熱、硬化前述熱硬化性樹脂層，將前述基板的半導體元件搭載面或前述晶圓的半導體元件形成面一併密封；及，切斷步驟，利用切割，切斷前述密封後的基板或晶圓；並且，通過以下方式來實行前述覆蓋步驟，也就是利用框架結構圍繞前述附帶支撐基材之密封材料的至少側面，保持前述搭載有半導體元件之基板或前述形成有半導體元件之晶圓，並使前述搭載有半導體元件之基板或前述形成有半導體元件之晶圓隔著空間地與前述附帶支撐基材之密封材料的熱硬化性樹脂層相對向，將被前述框架結構圍繞的前述附帶支撐基材之密封材料與前述基板或晶圓一起進行真空層壓。
  6. 如請求項5所述的半導體裝置的製造方法，其中，在前述準備步驟中，預先將多於前述要製造的半導體裝置所需量的前述熱硬化性樹脂層作為密封材料積層在前述支撐基材上，一邊將剩餘的前述熱硬化性樹脂層排出到外部，一邊實行前述覆蓋步驟。
  7. 如請求項5所述的半導體裝置的製造方法，其中，在前述覆蓋步驟中，以前述半導體元件搭載面或前述半導體元件形成面朝向下方的狀態，使緊固件卡合於前述基板或晶圓的周邊部，而從上方來保持前述基板或晶圓。
  8. 如請求項6所述的半導體裝置的製造方法，其中，在前述覆蓋步驟中，以前述半導體元件搭載面或前述半導體元件形成面朝向下方的狀態，使緊固件卡合於前述基板或晶圓的周邊部，而從上方來保持前述基板或晶圓。
  9. 如請求項5~8中任一項所述的半導體裝置的製造方法，其中，利用減壓度為10Pa~1kPa的真空層壓，實行前述覆蓋步驟。
  10. 如請求項5~8中任一項所述的半導體裝置的製造方法，其中，作為前述搭載有半導體元件之基板、及形成有半導體元件之晶圓，使用具有200mm×200mm以上或200mm 以上的面積的基板和晶圓。
  11. 如請求項9所述的半導體裝置的製造方法，其中，作為前述搭載有半導體元件之基板、及形成有半導體元件之晶圓，使用具有200mm×200mm以上或200mm 以上的面積的基板和晶圓。
  12. 如請求項5~8中任一項所述的半導體裝置的製造方法，其中，在真空下使用可加熱前述基板或晶圓之真空層壓裝置來實行前述真空層壓，在繼前述覆蓋步驟之後實行前述密封步驟。
  13. 如請求項9所述的半導體裝置的製造方法，其中，在真空下使用可加熱前述基板或晶圓之真空層壓裝置來實行前述真空層壓，在繼前述覆蓋步驟之後實行前述密封步驟。
  14. 如請求項10所述的半導體裝置的製造方法，其中，在真空下使用可加熱前述基板或晶圓之真空層壓裝置來實行前述真空層壓，在繼前述覆蓋步驟之後實行前述密封步驟。
  15. 如請求項11所述的半導體裝置的製造方法，其中，在真空下使用可加熱前述基板或晶圓之真空層壓裝置來實行前述真空層壓，在繼前述覆蓋步驟之後實行前述密封步驟。
TW104105642A 2014-02-18 2015-02-17 真空層壓裝置及半導體裝置的製造方法 TWI639208B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-028919 2014-02-18
JP2014-028921 2014-02-18
JP2014028919A JP2015154011A (ja) 2014-02-18 2014-02-18 半導体装置の製造方法
JP2014028921A JP6117715B2 (ja) 2014-02-18 2014-02-18 真空ラミネーション装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201533831A TW201533831A (zh) 2015-09-01
TWI639208B true TWI639208B (zh) 2018-10-21

Family

ID=53798720

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105642A TWI639208B (zh) 2014-02-18 2015-02-17 真空層壓裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US20150235871A1 (zh)
KR (1) KR20150097424A (zh)
CN (1) CN104851826B (zh)
TW (1) TWI639208B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229066A (zh) 2010-09-28 2013-07-31 高级查询系统公司 晶片测试系统以及相关的使用和制造方法
JP2016174102A (ja) * 2015-03-17 2016-09-29 株式会社東芝 半導体製造方法および積層体
CN106612485B (zh) * 2015-10-23 2024-03-29 钰太芯微电子科技（上海）有限公司 一种mems麦克风及收音装置
JP6506680B2 (ja) * 2015-11-09 2019-04-24 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
US10077385B2 (en) * 2016-02-12 2018-09-18 Fuji Electric Co., Ltd. Resin composition and electronic component
WO2017141532A1 (ja) * 2016-02-16 2017-08-24 三菱電機株式会社 半導体装置およびその製造方法
JP6576862B2 (ja) 2016-03-16 2019-09-18 東芝メモリ株式会社 トランスファ成型装置
JP6284996B1 (ja) * 2016-11-04 2018-02-28 Ｔｏｗａ株式会社 検査方法、樹脂封止装置、樹脂封止方法及び樹脂封止品の製造方法
US10730276B2 (en) * 2017-01-17 2020-08-04 Maven Optronics Co., Ltd. System and method for vacuum film lamination
US11081448B2 (en) * 2017-03-29 2021-08-03 Intel Corporation Embedded die microelectronic device with molded component
JP6718106B2 (ja) * 2017-12-14 2020-07-08 ナガセケムテックス株式会社 実装構造体の製造方法
KR102337659B1 (ko) * 2018-02-21 2021-12-09 삼성전자주식회사 금형 검사 장치 및 금형 검사 방법
TWI674659B (zh) * 2018-03-27 2019-10-11 王士榮 晶圓封裝裝置與晶圓封裝方法
JP7181020B2 (ja) * 2018-07-26 2022-11-30 株式会社ディスコ ウエーハの加工方法
CN112687650A (zh) * 2019-10-17 2021-04-20 浙江荷清柔性电子技术有限公司 超薄芯片的封装结构、柔性集成封装方法
CN113690360A (zh) * 2021-08-11 2021-11-23 东莞中之科技股份有限公司 一种封装晶片的成型方法及成型模具
CN115214927A (zh) * 2022-08-17 2022-10-21 广东思沃先进装备有限公司 一种真空贴膜装置
CN118380356B (zh) * 2024-06-26 2024-09-10 北京屹唐半导体科技股份有限公司 热反应腔室

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006040724A1 (de) * 2006-08-31 2008-03-06 Siemens Ag Verfahren und Vorrichtung zum Herstellen eines elektronischen Moduls und elektronisches Modul
US8540506B2 (en) * 2010-08-16 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor molding chamber
US8823186B2 (en) * 2010-12-27 2014-09-02 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP5283242B2 (ja) * 2011-11-21 2013-09-04 株式会社名機製作所 積層方法および積層装置

Also Published As

Publication number Publication date
CN104851826A (zh) 2015-08-19
KR20150097424A (ko) 2015-08-26
US20170282527A1 (en) 2017-10-05
TW201533831A (zh) 2015-09-01
CN104851826B (zh) 2020-02-21
US20150235871A1 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
TWI639208B (zh) 真空層壓裝置及半導體裝置的製造方法
TWI667737B (zh) Semiconductor device manufacturing method and semiconductor device
US20180247834A1 (en) Method for manufacturing semiconductor apparatus
US8802506B2 (en) Method of manufacturing a semiconductor device and a semiconductor device produced thereby
KR102262042B1 (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법
KR20120074260A (ko) 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법
US9287174B2 (en) Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
US9129912B2 (en) Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
KR20150014382A (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치, 및 반도체 장치의 제조 방법
US20170098551A1 (en) Base-attached encapsulant for semiconductor encapsulation, method for manufacturing base-attached encapsulant for semiconductor encapsulation, and method for manufacturing semiconductor apparatus
JP2013191690A (ja) 半導体装置及びその製造方法
JP6185342B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板又は封止後半導体素子形成ウエハ、及び半導体装置の製造方法
JP6117715B2 (ja) 真空ラミネーション装置および半導体装置の製造方法
JP5542848B2 (ja) 封止材積層複合体、封止後半導体素子搭載ウエハ、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6001515B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015053426A (ja) 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法
JP2014103178A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015154011A (ja) 半導体装置の製造方法