KR20120074260A - 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법 - Google Patents

섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20120074260A
KR20120074260A KR20110143691A KR20110143691A KR20120074260A KR 20120074260 A KR20120074260 A KR 20120074260A KR 20110143691 A KR20110143691 A KR 20110143691A KR 20110143691 A KR20110143691 A KR 20110143691A KR 20120074260 A KR20120074260 A KR 20120074260A
Authority
KR
South Korea
Prior art keywords
semiconductor element
substrate
resin
fiber
sealing
Prior art date
Application number
KR20110143691A
Other languages
English (en)
Other versions
KR101884418B1 (ko
Inventor
스스무 세키구치
토시오 시오바라
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20120074260A publication Critical patent/KR20120074260A/ko
Application granted granted Critical
Publication of KR101884418B1 publication Critical patent/KR101884418B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T442/00—Fabric [woven, knitted, or nonwoven textile or cloth, etc.]
    • Y10T442/20—Coated or impregnated woven, knit, or nonwoven fabric which is not [a] associated with another preformed layer or fiber layer or, [b] with respect to woven and knit, characterized, respectively, by a particular or differential weave or knit, wherein the coating or impregnation is neither a foamed material nor a free metal or alloy layer
    • Y10T442/2041—Two or more non-extruded coatings or impregnations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Reinforced Plastic Materials (AREA)

Abstract

본 발명은, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 일괄 봉지하기 위한 섬유 함유 수지 기판으로서, 섬유 기재에 열경화성 수지를 함침시켜, 이 열경화성 수지를 반경화 또는 경화한 수지 함침 섬유 기재와, 이 수지 함침 섬유 기재의 편면 상에 형성된 미경화된 열경화성 수지로 이루어진 미경화 수지층을 갖는 것을 특징으로 하는 섬유 함유 수지 기판이다. 이에 따라서, 범용성이 매우 높아, 대구경 웨이퍼나 금속 등의 대구경 기판을 봉지한 경우에도, 웨이퍼의 휨, 반도체 소자의 박리를 억제할 수 있고, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 웨이퍼 레벨에서 일괄 봉지할 수 있으면서, 봉지 후에는 내열성이나 내습성이 우수한 섬유 함유 수지 기판을 제공하는 것을 목적으로 한다.

Description

섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법{Fiber-containing resin substrate, semiconductor element mounting sustrate after sealing and semiconductor device forming wafer after sealing, semiconductor device, and method for manufacturing the semiconductor device}
본 발명은 웨이퍼 레벨에서 일괄 봉지가 가능한 봉지재, 특히, 기판 상의 봉지재에 관한 것으로, 또한, 그 기판 상의 봉지재에 의해 봉지된 반도체 소자 탑재 기판 및 반도체 소자 형성 웨이퍼, 그 반도체 소자 탑재 기판 및 그 반도체 소자 형성 웨이퍼를 싱귤레이트(個片化; singulate)한 반도체 장치, 및 상기 기판형상의 봉지재를 이용한 반도체 장치의 제조방법에 관한 것이다.
종래부터 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면의 웨이퍼 레벨의 봉지는 다양한 방식이 제안, 검토되고 있으며, 스핀코팅에 의한 봉지, 스크린 인쇄에 의한 봉지(특허문헌1), 필름 지지체에 열용융성 에폭시 수지를 코팅시킨 복합시트를 이용한 방법이 예시된다(특허문헌 2 및 특허문헌 3).
그 중에서도, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면의 웨이퍼 레벨의 봉지방법으로는, 금속, 실리콘 웨이퍼, 또는 유리 기판 등의 상부에 양면접착층을 갖는 필름을 첩부하거나, 또는 접착제를 스핀코트 등으로 도포한 후, 그 기판 상에 반도체 소자를 배열하고 접착, 탑재시켜 반도체 소자 탑재면으로 하고, 그 후, 액상 에폭시 수지나 에폭시 몰딩 컴파운드 등으로 가열하에서 가압 성형하여 봉지함으로써 그 반도체 소자 탑재면을 봉지하는 방법이 최근 양산화되고 있다(특허문헌4). 또한, 마찬가지로, 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면의 웨이퍼 레벨의 봉지방법으로서도, 액상 에폭시 수지나 에폭시 몰딩 컴파운드 등으로 가열하에 가압 성형하여 봉지함으로써 그 반도체 소자 탑재면을 봉지하는 방법이 최근 양산화되고 있다.
그러나, 상기와 같은 방법으로는, 200mm(8인치) 정도의 소경(小徑) 웨이퍼나 금속 등의 소경 기판을 사용한 경우에는 현재의 상태로도 큰 문제 없이 봉지할 수 있지만, 300mm(12인치) 이상의 반도체 소자를 탑재한 대경 기판이나 반도체 소자를 형성한 대경 웨이퍼를 봉지한 경우에는, 봉지 경화시의 에폭시 수지 등의 수축 응력에 의해 기판이나 웨이퍼에 휨이 발생한다는 것이 큰 문제였다. 또한, 반도체 소자를 탑재한 대경 기판의 반도체 소자 탑재면을 웨이퍼 레벨에서 봉지하는 경우에는, 봉지 경화시의 에폭시 수지 등의 수축 응력에 의해 반도체 소자가 금속 등의 기판으로부터 박리된다는 문제가 발생하기 때문에 양산화가 불가능하다는 것이 큰 문제였다.
이같은 반도체 소자를 탑재한 기판이나 반도체 소자를 형성한 웨이퍼의 대구경화에 따른 문제를 해결하는 방법으로서, 필러를 봉지용 수지 조성물에 90wt% 가깝게 충진시키거나, 봉지용 수지 조성물의 저탄성화로 경화시의 수축 응력을 감소시키는 방법을 들 수 있다(특허문헌1, 2, 3).
그러나, 필러를 90wt% 가깝게 충진시키면 봉지용 수지 조성물의 점도가 상승되어, 봉지용 수지 조성물을 주조성형(cast molding), 봉지할 때에 기판에 탑재된 반도체 소자에 힘이 가해져서 반도체 소자가 기판으로부터 박리된다는 문제가 새롭게 발생한다. 또한, 봉지용 수지를 저탄성화 시키면, 봉지된 반도체 소자를 탑재한 기판이나 반도체 소자를 형성한 웨이퍼의 휨은 개선되지만 내열성이나 내습성 등의 봉지 성능의 저하가 새롭게 발생한다. 이 때문에, 이들 해결방법으로는 근본적인 해결이 되지 못했다. 이상으로부터, 대구경 웨이퍼나 금속 등의 대구경 기판을 봉지한 경우에도, 기판이나 웨이퍼에 휨이 발생하거나, 반도체 소자가 금속 등의 기판으로부터 박리되지 않고, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 웨이퍼 레벨에서 일괄 봉지할 수 있으면서, 봉지 후에는 내열성이나 내습성 등의 봉지 성능이 우수한 봉지재가 요구되고 있었다.
일본특허공개 2002-179885호 공보 일본특허공개 2009-60146호 공보 일본특허공개 2007-001266호 공보 일본특허공표 2004-504723호 공보
본 발명은, 상기 문제를 해결하기 위한 것으로, 대구경 웨이퍼나 금속 등의 대구경 기판을 봉지한 경우에도, 기판이나 웨이퍼의 휨, 기판으로부터의 반도체 소자의 박리를 억제할 수 있고, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 웨이퍼 레벨에서 일괄 봉지할 수 있으면서, 봉지 후에는 내열성이나 내습성 등의 봉지 성능이 우수하고, 범용성이 매우 높은 섬유 함유 수지 기판을 제공하는 것을 목적으로 한다. 또한, 이 섬유 함유 수지 기판에 의해 봉지된 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 이 봉지후 반도체 소자 탑재 기판 및 이 봉지후 반도체 소자 형성 웨이퍼를 싱귤레이트한 반도체 장치, 및 상기 섬유 함유 수지 기판을 이용한 반도체 장치의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명에서는,
적어도, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 일괄 봉지하기 위한 섬유 함유 수지 기판으로서,
섬유 기재에 열경화성 수지를 함침시켜, 이 열경화성 수지를 반경화 또는 경화한 수지 함침 섬유 기재와, 이 수지 함침 섬유 기재의 편면(片面) 상에 형성된 미경화된 열경화성 수지로 이루어진 미경화 수지층을 갖는 것을 특징으로 하는 섬유 함유 수지 기판을 제공한다.
이같이, 섬유 기재에 열경화성 수지를 함침시켜, 이 열경화성 수지를 반경화 또는 경화한 수지 함침 섬유 기재와, 이 수지 함침 섬유 기재의 편면 상에 형성된 미경화된 열경화성 수지로 이루어진 미경화 수지층을 갖는 섬유 함유 수지 기판이라면, 팽창계수가 매우 작은 수지 함침 섬유 기재가, 봉지 경화시의 미경화 수지층의 수축 응력을 억제할 수 있으므로, 대경 웨이퍼나 금속 등의 대경 기판을 봉지한 경우에도, 기판이나 웨이퍼의 휨, 기판으로부터의 반도체 소자의 박리를 억제할 수 있고, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 웨이퍼 레벨에서 일괄 봉지할 수 있으면서, 봉지 후에는 내열성이나 내습성 등의 봉지 성능이 우수하고, 범용성이 매우 높은 섬유 함유 수지 기판이 된다.
또한, 상기 수지 함침 섬유 기재의 X-Y방향의 팽창계수가 3ppm 이상 15ppm 이하인 것이 바람직하다.
이같이, 상기 수지 함침 섬유 기재의 X-Y방향의 팽창계수가 3ppm 이상 15ppm 이하이면, 상기 반도체 소자를 탑재한 기판 또는 상기 반도체 소자를 형성한 웨이퍼와의 팽창계수의 차가 작아지고, 이로 인해 봉지되는 기판 또는 웨이퍼의 휨, 기판으로부터의 반도체 소자의 박리를 더욱 확실하게 억제할 수 있으므로 바람직하다.
또한, 상기 미경화 수지층의 두께가 20미크론(㎛) 이상 200미크론(㎛) 이하인 것이 바람직하다.
이같이, 상기 미경화 수지층의 두께가 20미크론 이상이면, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 충분히 봉지할 수 있으므로, 너무 얇아서 충진성의 불량이 발생하는 것을 억제할 수 있으므로 바람직하고, 200미크론 이하이면 봉지된 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼가 너무 두꺼워지는 것을 억제할 수 있으므로 바람직하다.
또한, 상기 미경화 수지층이, 50℃ 미만에서 고형화되고, 또한 50℃ 이상 150℃ 이하에서 용융되는 에폭시 수지, 실리콘 수지, 및 에폭시 실리콘 혼성 수지 중 어느 하나를 포함하는 것이 바람직하다.
이같이, 상기 미경화 수지층이, 50℃ 미만에서 고형화되고, 또한 50℃ 이상 150℃ 이하에서 용융되는 에폭시 수지, 실리콘 수지, 및 에폭시 실리콘 혼성 수지 중 어느 하나를 포함하는 것이라면, 팽창계수가 매우 작은 수지 함침 섬유 기재가 이들 수지를 포함하는 미경화 수지층의 경화시의 수축 응력을 억제할 수 있으므로, 대구경 웨이퍼나 금속 등의 대구경 기판을 봉지한 경우에도, 기판이나 웨이퍼의 휨, 기판으로부터의 반도체 소자의 박리를 보다 확실하게 억제할 수 있고, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 웨이퍼 레벨에서 일괄 봉지할 수 있는 섬유 함유 수지 기판이 되고, 또한 이들 수지를 포함하는 미경화 수지층을 갖는 섬유 함유 수지 기판이면, 특히 봉지 후에는 내열성이나 내습성 등의 봉지 성능이 우수한 섬유 함유 수지 기판이 된다.
또한, 본 발명에서는, 봉지후 반도체 소자 탑재 기판으로서, 상기 섬유 함유 수지 기판의 미경화 수지층에 의해 반도체 소자를 탑재한 기판의 반도체 소자 탑재면을 피복하고, 이 미경화 수지층을 가열, 경화함으로써, 상기 섬유 함유 수지 기판에 의해 일괄 봉지된 것을 특징으로 하는 봉지후 반도체 소자 탑재 기판을 제공한다.
이같이, 상기 섬유 함유 수지 기판의 미경화 수지층에 의해 반도체 소자를 탑재한 기판의 반도체 소자 탑재면을 피복하고, 이 미경화 수지층을 가열, 경화함으로써, 상기 섬유 함유 수지 기판에 의해 일괄 봉지된 봉지후 반도체 소자 탑재 기판이면, 기판이나 웨이퍼의 휨이 발생하거나, 기판으로부터 반도체 소자가 박리되는 것이 억제된 봉지후 반도체 소자 탑재 기판이 된다.
또한, 본 발명에서는, 봉지후 반도체 소자 형성 웨이퍼로서, 상기 섬유 함유 수지 기판의 미경화 수지층에 의해 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 피복하고, 이 미경화 수지층을 가열, 경화함으로써, 상기 섬유 함유 수지 기판에 의해 일괄 봉지된 것을 특징으로 하는 봉지후 반도체 소자 형성 웨이퍼를 제공한다.
이같이, 상기 섬유 함유 수지 기판의 미경화 수지층에 의해 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 피복하고, 이 미경화 수지층을 가열, 경화함으로써, 상기 섬유 함유 수지 기판에 의해 일괄 봉지된 봉지후 반도체 소자 형성 웨이퍼이면, 기판이나 웨이퍼의 휨이 발생하거나, 기판으로부터 반도체 소자가 박리되는 것이 억제된 봉지후 반도체 소자 형성 웨이퍼가 된다.
또한, 본 발명에서는, 반도체 장치로서, 상기 봉지후 반도체 소자 탑재 기판, 또는 상기 봉지후 반도체 소자 형성 웨이퍼를 다이싱하여, 싱귤레이트한 것을 특징으로 하는 반도체 장치를 제공한다.
이같이, 상기 섬유 함유 수지 기판에 의해 봉지된 상기 봉지후 반도체 소자 탑재 기판, 또는 상기 봉지후 반도체 소자 형성 웨이퍼를 다이싱하여, 싱귤레이트한 반도체 장치이면, 내열성이나 내습성 등의 봉지 성능이 우수한 섬유 함유 수지 기판에 의해 봉지되고, 또한 휨이 억제된 기판이나 웨이퍼로부터 반도체 장치를 제조할 수 있으므로, 고품질의 반도체 장치가 된다.
또한, 본 발명에서는 반도체 장치를 제조하는 방법으로서,
상기 섬유 함유 수지 기판의 미경화 수지층에 의해 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 피복하는 피복 공정,
이 미경화 수지층을 가열, 경화함으로써, 상기 반도체 소자를 탑재한 기판의 반도체 소자 탑재면 또는 상기 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 일괄 봉지하고, 봉지후 반도체 소자 탑재 기판 또는 봉지후 반도체 소자 형성 웨이퍼로 하는 봉지 공정, 및
이 봉지후 반도체 소자 탑재 기판 또는 이 봉지후 반도체 소자 형성 웨이퍼를 다이싱하여, 싱귤레이트함으로써, 반도체 장치를 제조하는 싱귤레이트 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.
이와 같은 반도체 장치의 제조방법을 이용한다면, 피복 공정에서는 상기 섬유 함유 수지 기판의 미경화 수지층에 의해 간편하게, 충진 불량 없이 반도체 소자 탑재면 또는 반도체 소자 형성면을 피복할 수 있다. 또한, 상기 섬유 함유 수지 기판을 사용하므로, 수지 함침 섬유 기재가 미경화 수지층의 경화시의 수축 응력을 억제할 수 있으므로, 봉지 공정에서는 그 반도체 소자 탑재면 또는 반도체 소자 형성면을 일괄 봉지할 수 있으며, 박형으로 대구경 웨이퍼나 금속 등의 대구경 기판을 봉지한 경우에도, 기판이나 웨이퍼의 휨, 기판으로부터의 반도체 소자의 박리가 억제된 봉지후 반도체 소자 탑재 기판 또는 봉지후 반도체 소자 형성 웨이퍼를 얻을 수 있다. 나아가, 싱귤레이트 공정에서는 내열성이나 내습성 등의 봉지 성능이 우수한 섬유 함유 수지 기판에 의해 봉지되고, 또한 휨이 억제된 이 봉지후 반도체 소자 탑재 기판 또는 이 봉지후 반도체 소자 형성 웨이퍼로부터 반도체 장치를 다이싱하여, 싱귤레이트할 수 있으므로, 고품질의 반도체 장치를 제조할 수 있는 반도체 장치의 제조방법이 된다.
이상 설명한 바와 같이, 본 발명의 섬유 함유 수지 기판이면, 수지 함침 섬유 기재가 경화 봉지시의 미경화 수지층의 수축 응력을 억제할 수 있으므로, 대구경 웨이퍼나 금속 등의 대구경 기판을 봉지한 경우에도, 기판이나 웨이퍼에 휨이 발생하거나, 반도체 소자가 금속 등의 기판으로부터 박리되는 것을 억제할 수 있고, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 웨이퍼 레벨에서 일괄 봉지할 수 있으면서, 봉지 후에는 내열성이나 내습성 등의 봉지 성능이 우수하고, 범용성이 매우 높은 섬유 함유 수지 기판이 된다. 또한, 이 섬유 함유 수지 기판에 의해 봉지된 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼는, 기판이나 웨이퍼에 휨이 발생하거나, 반도체 소자가 금속 등의 기판으로부터 박리되는 것이 억제된다. 나아가, 내열성이나 내습성 등의 봉지 성능이 우수한 섬유 함유 수지 기판에 의해 봉지되고, 또한 휨이 억제된 이 봉지후 반도체 소자 탑재 기판 및 이 봉지후 반도체 소자 형성 웨이퍼를 싱귤레이트한 반도체 장치는 고품질이 된다. 또한, 상기 섬유 함유 수지 기판을 이용한 반도체 장치의 제조방법에 의해, 고품질의 반도체 장치를 제조할 수 있다.
도 1은, 본 발명의 섬유 함유 수지 기판의 단면도의 일 예이다.
도 2는, 본 발명의 섬유 함유 수지 기판에 의해 봉지된 (a) 봉지후 반도체 소자 탑재 기판 및 (b) 봉지후 반도체 소자 형성 웨이퍼의 단면도의 일 예이다.
도 3은, (a) 봉지후 반도체 소자 탑재 기판으로 제작된 본 발명의 반도체 장치 및 (b) 봉지후 반도체 소자 형성 웨이퍼로 제작된 본 발명의 반도체 장치의 단면도의 일 예이다.
도 4는, 본 발명의 섬유 함유 수지 기판을 이용하여 반도체 소자를 탑재한 기판으로부터 반도체 장치를 제조하는 방법의 흐름도의 일 예이다.
이하, 본 발명의 섬유 함유 수지 기판, 이 섬유 함유 수지 기판에 의해 봉지된 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 이 봉지후 반도체 소자 탑재 기판 및 이 봉지후 반도체 소자 형성 웨이퍼를 싱귤레이트한 반도체 장치, 및 상기 섬유 함유 수지 기판을 이용한 반도체 장치의 제조방법에 대하여 상세하게 설명하지만, 본 발명은 이것들로 한정되지 않는다.
상술한 바와 같이, 반도체 소자를 탑재한 금속 등의 대구경 기판이나 반도체 소자를 형성한 대구경 웨이퍼를 봉지한 경우에도, 기판이나 웨이퍼에 휨이 발생하거나, 반도체 소자가 금속 등의 기판으로부터 박리되는 것을 억제할 수 있고, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 웨이퍼 레벨에서 일괄 봉지할 수 있으면서, 봉지 후에는 내열성이나 내습성 등의 봉지 성능이 우수한 범용성이 높은 봉지재가 요구되고 있었다.
본 발명자들은, 상기 과제를 달성하기 위해 예의 검토를 거듭한 결과, 섬유 기재에 열경화성 수지를 함침시켜, 이 열경화성 수지를 반경화 또는 경화한 수지 함침 섬유 기재와, 이 수지 함침 섬유 기재의 편면 상에 형성된 미경화된 열경화성 수지로 이루어진 미경화 수지층을 갖는 섬유 함유 수지 기판이면, 팽창계수가 매우 작은 수지 함침 섬유 기재가 미경화 수지층의 경화시의 수축 응력을 억제할 수 있다는 것을 발견하였고, 이 수축 응력의 억제 작용으로 인해, 대구경 웨이퍼나 금속 등의 대구경 기판을 봉지한 경우에도, 기판이나 웨이퍼의 휨, 기판으로부터의 반도체 소자의 박리를 억제할 수 있다는 것을 발견하였으며, 본 발명의 섬유 함유 수지 기판을 이용하면 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 웨이퍼 레벨에서 일괄 봉지할 수 있으면서, 봉지 후에는 내열성이나 내습성 등의 봉지 성능이 우수하고, 범용성이 매우 높은 봉지재가 된다는 것을 발견하여, 본 발명의 섬유 함유 수지 기판을 완성시켰다.
또한, 본 발명자들은, 상기 섬유 함유 수지 기판에 의해 일괄 봉지된 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼이면, 기판이나 웨이퍼의 휨이 발생하거나, 기판으로부터 반도체 소자가 박리되는 것이 억제된 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼가 된다는 것을 발견하였고, 또한, 이와 같이 휨이나 반도체 소자의 박리가 억제된 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼를 싱귤레이트함으로써, 고품질의 반도체 장치가 얻어진다는 것을 발견하여, 본 발명의 봉지후 반도체 소자 탑재 기판, 봉지후 반도체 소자 형성 웨이퍼, 및 반도체 장치를 완성시켰다.
나아가, 본 발명자들은, 상기 섬유 함유 수지 기판을 이용함으로써 간편하게 반도체 소자 탑재면 또는 반도체 소자 형성면을 피복할 수 있다는 것을 발견하였고, 상기 섬유 함유 수지 기판의 미경화 수지층을 가열, 경화함으로써 그 반도체 소자 탑재면 또는 반도체 소자 형성면을 일괄 봉지할 수 있다는 것을 발견하였으며, 또한, 이처럼 봉지 성능이 우수한 섬유 함유 수지 기판에 의해 봉지되고, 휨, 반도체 소자의 박리가 억제된 봉지후 반도체 소자 탑재 기판 또는 봉지후 반도체 소자 형성 웨이퍼를 다이싱하여, 싱귤레이트함으로써, 고품질의 반도체 장치를 제조할 수 있다는 것을 발견하여, 본 발명의 반도체 장치의 제조방법을 완성시켰다.
본 발명은, 적어도, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 일괄 봉지하기 위한 섬유 함유 수지 기판으로서,
섬유 기재에 열경화성 수지를 함침시켜, 이 열경화성 수지를 반경화 또는 경화한 수지 함침 섬유 기재와, 이 수지 함침 섬유 기재의 편면 상에 형성된 미경화된 열경화성 수지로 이루어진 미경화 수지층을 갖는 것을 특징으로 하는 섬유 함유 수지 기판을 제공한다.
<수지 함침 섬유 기재>
본 발명의 섬유 함유 수지 기판은 수지 함침 섬유 기재를 갖는다. 이 수지 함침 섬유 기재는, 섬유 기재에 열경화성 수지를 함침시켜, 이 열경화성 수지를 반경화 또는 경화한 것이다. 수지 함침 섬유 기재는 팽창계수가 매우 작고, 하기에 상세히 설명하는 미경화 수지층을 경화시켰을 때의 수축 응력을 억제할 수 있으므로, 본 발명의 섬유 함유 수지 기판에 의해 대경 웨이퍼나 금속 등의 대경 기판을 봉지한 경우에도, 기판이나 웨이퍼의 휨, 기판으로부터의 반도체 소자의 박리를 억제할 수 있도록 하는 것이다.
[섬유 기재]
상기 섬유 기재로 사용할 수 있는 것으로는, 예를 들면 탄소 섬유, 유리 섬유, 석영유리 섬유, 금속 섬유 등의 무기 섬유, 방향족 폴리아미드 섬유, 폴리이미드 섬유, 폴리아미드이미드 섬유 등의 유기 섬유, 나아가, 탄화규소 섬유, 탄화티탄 섬유, 보론 섬유, 알루미나 섬유 등을 예시할 수 있으며, 제품특성에 따라 어떠한 것을 사용하여도 관계없다. 또한, 가장 바람직한 섬유 기재로는 유리 섬유, 석영 섬유, 탄소 섬유 등을 예시할 수 있다. 이 중에서도 절연성이 높은 유리 섬유나 석영유리 섬유가 섬유 기재로서 바람직하다.
상기 섬유 기재의 형태로는, 예를 들어 장섬유 필라멘트를 일정 방향으로 잡아당겨 모은 로빙(roving), 섬유 클로스(cloth), 부직포 등의 시트형상인 것, 나아가, 촙트 스트랜드 매트(chopped strand mat) 등을 예시할 수 있지만, 적층체를 형성할 수 있는 것이라면 특별한 제한없이 사용 가능하다.
[열경화성 수지]
상기 열경화성 수지로는, 이하에 예시하는 에폭시 수지, 실리콘 수지, 에폭시 수지와 실리콘 수지로 이루어진 혼성 수지를 예시할 수 있지만, 통상적으로 반도체 소자의 봉지에 사용되는 열경화성 수지이면 특별한 제한없이 사용 가능하다.
[수지 함침 섬유 기재의 제작 방법]
상기 섬유 기재에 상기 열경화성 수지를 함침시키는 방법으로는, 용제법과 핫 멜트법 중 어떠한 방법을 실시하여도 관계없다. 용제법이란, 상기 열경화성 수지를 유기용제에 용해한 수지 바니시를 조정하여, 이 수지 바니시를 상기 섬유 기재에 함침시키고, 그 후 유기용제를 휘산 제거하는 방법을 말하며, 핫 멜트법이란, 고형의 상기 열경화성 수지를 가열하여 녹이고 상기 섬유 기재에 함침시키는 방법이다.
상기 섬유 기재에 함침된 상기 열경화성 수지를 반경화하는 방법으로는, 특별히 제한되어 있지 않지만, 상기 섬유 기재에 함침된 상기 열경화성 수지를 가열에 의해 탈용매하여 반경화하는 방법 등을 예시할 수 있다. 상기 섬유 기재에 함침된 상기 열경화성 수지를 경화하는 방법으로는, 특별히 제한되어 있지는 않지만, 상기 섬유 기재에 함침된 상기 열경화성 수지를 가열에 의해 경화하는 방법 등을 예시할 수 있다.
섬유 기재에 열경화성 수지를 함침시켜, 이 열경화성 수지를 반경화 또는 경화한 수지 함침 섬유 기재의 두께는 사용하는 섬유 클로스 등의 섬유 기재의 두께에 따라 결정되는데, 두꺼운 수지 함침 섬유 기재를 제작하는 경우에는 섬유 클로스 등의 섬유 기재의 사용매수를 많게 하여, 적층하여 제작한다.
본 발명에 있어서 반경화란, JIS K 6800 「접착제?접착용어」에 정의되어 있는 B-스테이지(열경화성 수지의 경화중간체, 이 상태에서의 수지는 가열하면 연화되어, 특정 종류의 용제와 접촉하면 팽윤되지만, 완전히 용융, 용해되지는 않음) 상태를 의미한다.
상기 수지 함침 섬유 기재의 두께는, 섬유 기재에 함침시킨 열경화성 수지를 반경화 및 경화한 어떠한 경우든지 50미크론~1mm인 것이 바람직하고, 보다 바람직하게는 50미크론~500미크론인 것이 바람직하다. 50미크론 이상이면 너무 얇아서 변형되기 쉬운 것을 억제할 수 있으므로 바람직하고, 또한, 1mm 이하이면 반도체 장치 그 자체가 두꺼워지는 것을 억제할 수 있으므로 바람직하다.
또한, 상기 수지 함침 섬유 기재의 X-Y방향의 팽창계수는 3ppm 이상 15ppm 이하인 것이 바람직하고, 5 이상 10ppm 이하인 것이 보다 바람직하다. 상기 수지 함침 섬유 기재의 X-Y방향의 팽창계수가 3ppm 이상 15ppm 이하이면 반도체 소자를 탑재한 기판 또는 반도체 소자를 형성한 웨이퍼와의 팽창계수의 차가 커지는 것을 억제할 수 있으며, 따라서 이들 기판 또는 웨이퍼의 휨을 보다 확실하게 억제할 수 있다. 한편, X-Y방향이란 상기 수지 함침 섬유 기재의 면방향을 말한다. 또한, X-Y방향의 팽창계수는, 상기 수지 함침 섬유 기재의 면방향으로 임의로 X축, Y축을 취해 측정한 팽창계수를 말한다.
상기 수지 함침 섬유 기재는 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 일괄 봉지한 뒤의 휨을 저감시키고, 1개 이상의 반도체 소자를 배열, 접착시킨 기판을 보강하기 위해 중요하다. 그러므로, 딱딱하고 강직한 수지 함침 섬유 기재인 것이 바람직하다.
<미경화 수지층>
본 발명의 섬유 함유 수지 기판은 미경화 수지층을 갖는다. 이 미경화 수지층은, 상기 수지 함침 섬유 기재의 편면 상에 형성된 미경화된 열경화성 수지로 이루어진 것이다. 미경화 수지층은, 봉지하기 위한 수지층이 된다.
상기 미경화 수지층의 두께는 20미크론 이상 200미크론 이하인 것이 바람직하다. 20미크론 이상이면 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 충분히 봉지할 수 있어, 너무 얇아서 충진성의 불량이 발생하는 것을 억제할 수 있으므로 바람직하고, 200미크론 이하이면 봉지된 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼가 너무 두꺼워지는 것을 억제할 수 있으므로 바람직하다.
상기 미경화 수지층은, 특별히 제한되어 있는 것은 아니지만, 통상적으로 반도체 소자의 봉지에 사용되는 액상 에폭시 수지나 고형의 에폭시 수지, 실리콘 수지, 또는 에폭시 수지와 실리콘 수지로 이루어진 혼성 수지로 이루어진 미경화 수지층인 것이 바람직하다. 특히, 상기 미경화 수지층은, 50℃ 미만에서 고형화되고, 또한 50℃ 이상 150℃ 이하에서 용융되는 에폭시 수지, 실리콘 수지, 및 에폭시 실리콘 혼성 수지 중 어느 하나를 포함하는 것이 바람직하다.
[에폭시 수지]
상기 에폭시 수지로는, 특별히 제한되어 있는 것은 아니지만, 예를 들어, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 3,3',5,5'-테트라메틸-4,4'-비페놀형 에폭시 수지 또는 4,4'-비페놀형 에폭시 수지와 같은 비페놀형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비스페놀A 노볼락형 에폭시 수지, 나프탈렌디올형 에폭시 수지, 트리스페닐올메탄형 에폭시 수지, 테트라키스페닐올에탄형 에폭시 수지, 및 페놀디시클로펜타디엔노볼락형 에폭시 수지의 방향환을 수소화한 에폭시 수지, 지환식 에폭시 수지 등 실온에서 액상이나 고체인 공지의 에폭시 수지를 들 수 있다. 또한, 필요에 따라, 상기 이외의 에폭시 수지를 본 발명의 효과를 손상시키지 않는 범위에서 일정량 병용할 수 있다.
상기 에폭시 수지로 이루어진 미경화 수지층은, 반도체 소자를 봉지하는 수지층이 된다는 점에서 염소 등의 할로겐이온, 그리고 나트륨 등의 알칼리이온은 최대한 줄인 것이 바람직하다. 이온교환수 50ml에 시료 10g을 첨가하고, 밀봉하여 120℃의 오븐 안에 20시간 정치(靜置)한 후, 가열 추출하는 120℃에서의 추출시 어떠한 이온이든 10ppm 이하인 것이 바람직하다.
에폭시 수지로 이루어진 미경화 수지층에는 에폭시 수지의 경화제를 포함시킬 수 있다. 그 경화제로는 페놀노볼락 수지, 각종 아민 유도체, 산무수물이나 산무수물기를 일부 개환시켜 카르본산을 생성시킨 것 등을 사용할 수 있다. 이 중에서도 본 발명의 섬유 함유 수지 기판을 이용하여 제조되는 반도체 장치의 신뢰성을 확보하기 위해서는 페놀노볼락 수지가 바람직하다. 특히, 상기 에폭시 수지와 상기 페놀노볼락 수지의 혼합비를 에폭시기와 페놀성 수산기의 비율이 1:0.8~1.3이 되도록 혼합하는 것이 바람직하다.
그리고, 상기 에폭시 수지와 상기 경화제의 반응을 촉진시키기 위해, 반응촉진제로서 이미다졸 유도체, 포스핀 유도체, 아민 유도체, 유기 알루미늄 화합물 등의 금속 화합물 등을 사용할 수도 있다.
에폭시 수지로 이루어진 미경화 수지층에는, 추가로 필요에 따라 각종 첨가제를 배합할 수 있다. 예를 들어, 수지의 성질을 개선시킬 목적으로 여러 가지 열가소성 수지, 열가소성 엘라스토머, 유기 합성고무, 실리콘계 등의 저응력제, 왁스류, 할로겐 트랩제 등의 첨가제를 본 발명의 효과를 손상시키지 않는 범위에서 첨가 배합할 수 있다.
[실리콘 수지]
상기 실리콘 수지로는, 열경화성 실리콘 수지 등을 사용할 수 있다. 특히, 실리콘 수지로 이루어진 미경화 수지층은 부가경화형 실리콘 수지 조성물을 포함하는 것이 바람직하다. 상기 부가경화형 실리콘 수지 조성물로는, (A) 비공역(非供役) 이중결합을 갖는 유기규소 화합물, (B) 오르가노하이드로젠폴리실록산, 및 (C) 백금계 촉매를 필수성분으로 하는 것이 특히 바람직하다. 이하, 이들 (A)~(C) 성분에 대하여 설명한다.
(A)성분: 비공역 이중결합을 갖는 유기규소 화합물
상기 (A) 비공역 이중결합을 갖는 유기규소 화합물로는,
일반식(1): R1R2R3SiO-(R4R5SiO)a-(R6R7SiO)b-SiR1R2R3
(식 중, R1은 비공역 이중결합 함유 1가 탄화수소기를 나타내고, R2~R7은 각각 동일 또는 상이한 1가 탄화수소기를 나타내고, a 및 b는 0≤a≤500, 0≤b≤250, 그리고 0≤a+b≤500을 만족하는 정수이다.)
로 나타내는 오르가노폴리실록산을 예시할 수 있다.
상기 일반식(1) 중, R1은 비공역 이중결합 함유 1가 탄화수소기이고, 바람직하게는 탄소수 2~8, 특히 바람직하게는 탄소수 2~6의 알케닐기로 대표되는 지방족 불포화 결합을 갖는 비공역 이중결합 함유 1가 탄화수소기이다.
상기 일반식(1) 중, R2~R7은 각각 동일 또는 상이한 1가 탄화수소기이고, 바람직하게는 탄소수 1~20, 특히 바람직하게는 탄소수 1~10의 알킬기, 알케닐기, 아릴기, 아랄킬기 등을 들 수 있다. 또한, 이 중 R4~R7의 경우, 보다 바람직하게는 지방족 불포화 결합을 제외한 1가 탄화수소기이고, 특히 바람직하게는 알케닐기 등의 지방족 불포화 결합을 갖지 않는 알킬기, 아릴기, 아랄킬기 등을 들 수 있다. 또한, 이 중 R6, R7은 방향족 1가 탄화수소기인 것이 바람직하고, 페닐기나 톨릴기 등의 탄소수 6~12의 아릴기 등인 것이 특히 바람직하다.
상기 일반식(1) 중, a 및 b는 0≤a≤500, 0≤b≤250, 그리고 0≤a+b≤500을 만족하는 정수로서, a는 10≤a≤500인 것이 바람직하고, b는 0≤b≤150인 것이 바람직하고, 또 a+b는 10≤a+b≤500을 만족하는 것이 바람직하다.
상기 일반식(1)로 나타나는 오르가노폴리실록산은, 예를 들어, 환상 디페닐폴리실록산, 환상 메틸페닐폴리실록산 등의 환상 디오르가노폴리실록산과, 말단기를 구성하는 디페닐테트라비닐디실록산, 디비닐테트라페닐디실록산 등의 디실록산의 알칼리 평형화 반응을 통해 얻을 수 있지만, 이 경우, 알칼리 촉매(특히, KOH 등의 강알칼리)에 의한 평형화 반응에서는, 소량의 촉매로 불가역 반응으로 중합이 진행되기 때문에, 정량적으로 개환 중합만이 진행되고, 말단 봉쇄율도 높아, 통상, 실라놀기 및 염소기(클로르분(分))가 함유되지 않는다.
상기 일반식(1)로 나타나는 오르가노폴리실록산으로는, 구체적으로 하기의 것을 예시할 수 있다.
Figure pat00001
(상기 식에서, k, m은, 0≤k≤500, 0≤m≤250, 그리고 0≤k+m≤500을 만족하는 정수이며, 바람직하게는 5≤k+m≤250, 그리고 0≤m/(k+m)≤0.5를 만족하는 정수이다.)
(A)성분으로는, 상기 일반식(1)로 나타나는 직쇄 구조를 갖는 오르가노폴리실록산 이외에, 필요에 따라, 3관능성 실록산 단위, 4관능성 실록산 단위 등을 포함하는 3차원 망목구조를 갖는 오르가노폴리실록산을 병용하는 것도 가능하다. (A) 비공역 이중결합을 갖는 유기규소 화합물은 1종 단독으로 사용할 수도 있고 2종 이상을 혼합하여 사용할 수도 있다.
(A) 비공역 이중결합을 갖는 유기규소 화합물 중의 비공역 이중결합을 갖는 기(Si원자에 결합되는 이중결합을 갖는 1가 탄화수소기)의 양은, 전체 1가 탄화수소기(Si원자에 결합되는 모든 1가 탄화수소기) 중 1~50몰%인 것이 바람직하고, 보다 바람직하게는 2~40몰%, 특히 바람직하게는 5~30몰%이다. 비공역 이중결합을 갖는 기의 양이 1몰% 이상이면 경화시켰을 때에 양호한 경화물을 얻을 수 있고, 50몰% 이하이면 경화시켰을 때의 기계적 특성이 양호하므로 바람직하다.
또한, (A) 비공역 이중결합을 갖는 유기규소 화합물은 방향족 1가 탄화수소기(Si원자에 결합되는 방향족 1가 탄화수소기)를 갖는 것이 바람직하고, 방향족 1가 탄화수소기의 함유량은, 전체 1가 탄화수소기(Si원자에 결합되는 모든 1가 탄화수소기)의 0~95몰%인 것이 바람직하고, 보다 바람직하게는 10~90몰%, 특히 바람직하게는 20~80몰%이다. 방향족 1가 탄화수소기는 수지 중에 적량 포함된 편이, 경화시켰을 때의 기계적 특성이 양호하고 제조도 용이하다는 이점이 있다.
(B)성분: 오르가노하이드로젠폴리실록산
상기 (B)성분으로는, 1분자 중에 규소원자에 결합된 수소원자(SiH기)를 2개 이상 갖는 오르가노하이드로젠폴리실록산이 바람직하다. 1분자 중에 규소원자에 결합된 수소원자(SiH기)를 2개 이상 갖는 오르가노하이드로젠폴리실록산이면, 가교제로서 작용하므로, (B)성분 중의 SiH기와 (A)성분의 비닐기, 알케닐기 등의 비공역 이중결합 함유기가 부가 반응함으로써, 경화물을 형성할 수 있다.
또한, (B) 오르가노하이드로젠폴리실록산은, 방향족 1가 탄화수소기를 갖는 것이 바람직하다. 이와 같이, 방향족 1가 탄화수소기를 갖는 (B) 오르가노하이드로젠폴리실록산이면, 상기 (A)성분과의 상용성을 높일 수 있다. (B) 오르가노하이드로젠폴리실록산은 1종 단독으로 사용할 수도 있고 2종 이상을 혼합하여 사용할 수도 있으며, 예를 들어, 방향족 탄화수소기를 갖는 (B) 오르가노하이드로젠폴리실록산을 (B)성분의 일부 또는 전부로서 포함시킬 수 있다.
(B) 오르가노하이드로젠폴리실록산으로는, 이것으로 한정되는 것은 아니지만, 1,1,3,3-테트라메틸디실록산, 1,3,5,7-테트라메틸시클로테트라실록산, 트리스(디메틸하이드로젠실록시)메틸실란, 트리스(디메틸하이드로젠실록시)페닐실란, 1-글리시독시프로필-1,3,5,7-테트라메틸시클로테트라실록산, 1,5-글리시독시프로필-1,3,5,7-테트라메틸시클로테트라실록산, 1-글리시독시프로필-5-트리메톡시실릴에틸-1,3,5,7-테트라메틸시클로테트라실록산, 양말단 트리메틸실록시기 봉쇄 메틸하이드로젠폴리실록산, 양말단 트리메틸실록시기 봉쇄 디메틸실록산?메틸하이드로젠실록산 공중합체, 양말단 디메틸하이드로젠실록시기 봉쇄 디메틸폴리실록산, 양말단 디메틸하이드로젠실록시기 봉쇄 디메틸실록산?메틸하이드로젠실록산 공중합체, 양말단 트리메틸실록시기 봉쇄 메틸하이드로젠실록산?디페닐실록산 공중합체, 양말단 트리메틸실록시기 봉쇄 메틸하이드로젠실록산?디페닐실록산?디메틸실록산 공중합체, 트리메톡시실란중합체, (CH3)2HSiO1 /2 단위와 SiO4 /2 단위로 이루어진 공중합체, (CH3)2HSiO1 /2 단위와 SiO4 /2 단위와 (C6H5)SiO3 /2 단위로 이루어진 공중합체 등을 들 수 있다.
또한, 하기 구조로 나타나는 단위를 사용하여 얻어지는 오르가노하이드로젠폴리실록산도 이용할 수 있다.
Figure pat00002
또한, (B) 오르가노하이드로젠폴리실록산으로는 하기의 것을 들 수 있다.
Figure pat00003
(B) 오르가노하이드로젠폴리실록산의 분자구조는, 직쇄상, 환상, 분지상, 3차원 망상 구조 중 어떠한 것이어도 관계없지만, 1분자 중의 규소원자의 수(또는 중합체인 경우에는 중합도)는 2 이상이 바람직하고, 보다 바람직하게는 2~1,000, 특히 바람직하게는 2~300 정도의 것을 사용할 수 있다.
(B) 오르가노하이드로젠폴리실록산의 배합량은, (A)성분의 알케닐기 등의 비공역 이중결합을 갖는 기 1개당 (B)성분 중의 규소원자 결합 수소원자(SiH기)가 0.7~3.0개가 되는 양인 것이 바람직하다.
(C)성분: 백금계 촉매
상기 (C)성분에는, 백금계 촉매가 이용된다. (C) 백금계 촉매로는, 예를 들어, 염화백금산, 알코올 변성 염화백금산, 킬레이트 구조를 갖는 백금착체 등을 들 수 있다. 이들은 1종 단독으로도 사용할 수 있고, 2종 이상의 조합으로도 사용할 수 있다.
(C) 백금계 촉매의 배합량은, 경화 유효량으로, 이른바, 촉매량이라고도 하며, 통상, 상기 (A)성분 및 (B)성분의 총질량 100질량부 당, 백금족 금속의 질량 환산으로 0.1~500ppm인 것이 바람직하고, 특히 0.5~100ppm의 범위인 것이 바람직하다.
상기 실리콘 수지로 이루어진 미경화 수지층은, 반도체 소자를 봉지하는 수지층이 된다는 점에서 염소 등의 할로겐이온, 그리고 나트륨 등의 알칼리이온은 최대한 줄인 것이 바람직하다. 통상, 120℃에서의 추출에서 어떠한 이온이든 10ppm 이하인 것이 바람직하다.
[에폭시 수지와 실리콘 수지로 이루어진 혼성 수지]
상기 혼성 수지에 포함되는 에폭시 수지와 실리콘 수지로는, 상술한 에폭시 수지와 상술한 실리콘 수지를 들 수 있다.
상기 혼성 수지로 이루어진 미경화 수지층은, 반도체 소자를 봉지하는 수지층이 된다는 점에서 염소 등의 할로겐이온, 그리고 나트륨 등의 알칼리이온은 최대한 줄인 것이 바람직하다. 통상, 120℃에서의 추출에서 어떠한 이온이든 10ppm 이하인 것이 바람직하다.
[무기 충진제]
본 발명에 관한 미경화 수지층에는 무기 충진제를 배합할 수 있다. 배합되는 무기 충진제로는, 예를 들어, 용융실리카, 결정성 실리카 등의 실리카류, 알루미나, 질화규소, 질화알루미늄, 알루미노실리케이트, 보론나이트라이드, 유리 섬유, 3산화 안티몬 등을 들 수 있다. 이들 무기 충진제의 평균입경이나 형상은 특별히 한정되지 않는다.
특히 에폭시 수지로 이루어진 미경화 수지층에 첨가하는 상기 무기 충진제로는, 에폭시 수지와 무기 충진제와의 결합강도를 강화시키기 위해, 실란 커플링제, 티타네이트 커플링제 등의 커플링제로 미리 표면 처리한 것을 배합할 수도 있다.
이와 같은 커플링제로는, 예를 들어, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란 등의 에폭시 관능성 알콕시실란, N-β(아미노에틸)-γ-아미노프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란 등의 아미노 관능성 알콕시실란, γ-메르캅토프로필트리메톡시실란 등의 메르캅토 관능성 알콕시실란 등을 이용하는 것이 바람직하다. 한편, 표면처리에 사용하는 커플링제의 배합량 및 표면처리 방법에 대해서는 특별히 제한되어 있지 않다.
상기 실리콘 수지 조성물로 이루어진 미경화 수지층에 첨가하는 경우에도, 상기 무기질 충진재의 표면을 상기와 같은 커플링재로 처리한 것을 배합할 수도 있다.
상기 무기 충진제의 배합량은, 에폭시 수지 조성물이나 실리콘 수지 조성물 중의 수지의 총질량 100질량부에 대하여, 100~1300질량부가 바람직하고, 특히 200~1000질량부가 바람직하다. 100질량부 이상이면 충분한 강도를 얻을 수 있고, 1300질량부 이하이면 증점(增粘)에 의한 유동성의 저하가 억제되고, 유동성 저하에 의한 충진성의 불량이 억제되어, 결과적으로 웨이퍼에 형성된 반도체 소자 및 기판 상에 배열?탑재된 반도체 소자를 양호하게 봉지할 수 있다. 한편, 이 무기 충진제는, 미경화 수지층을 구성하는 조성물 전체 중 50~95질량%, 특히 60~90질량%의 범위로 함유하는 것이 바람직하다.
<섬유 함유 수지 기판>
본 발명의 섬유 함유 수지 기판의 단면도의 일 예를 도 1에 나타낸다. 본 발명의 섬유 함유 수지 기판(10)은, 섬유 기재에 열경화성 수지를 함침시켜, 이 열경화성 수지를 반경화 또는 경화시킨 상술한 수지 함침 섬유 기재(1)와, 이 수지 함침 섬유 기재의 편면 상에 형성된 미경화된 열경화성 수지로 이루어진 상술한 미경화 수지층(2)을 갖는 것이다.
[섬유 함유 수지 기판의 제작 방법]
섬유 기재에 열경화성 수지를 함침시켜, 이 열경화성 수지를 반경화한 수지 함침 섬유 기재를 사용하여 본 발명의 섬유 함유 수지 기판을 제작하는 경우에는, 수지 함침 섬유 기재의 편면 상에, 감압 또는 진공하에서, 인쇄나 디스펜스 등으로 열경화성 액상 에폭시 수지나 실리콘 수지 등의 열경화성 수지를 추가로 도포하고, 가열함으로써, 50℃ 이하에서 고형의 미경화 수지층을 형성하여, 섬유 함유 수지 기판을 제작한다.
섬유 기재에 함침시키는 열경화성 수지로서 열경화성 에폭시 수지를 이용하여, 이 열경화성 수지를 반경화한 수지 함침 섬유 기재를 사용하여 본 발명의 섬유 함유 수지 기판을 제작하는 경우, 이 수지 함침 섬유 기재의 편면 상에 형성되는 미경화된 열경화성 수지도 에폭시 수지인 것이 바람직하다. 이와 같이, 수지 함침 섬유 기재에 함침시켜 반경화로 한 열경화성 수지와, 미경화 수지층의 열경화성 수지가 동종의 열경화성 수지이면, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 일괄 봉지할 때에 동시에 경화시킬 수 있고, 이에 따라 한층 강고한 봉지기능이 달성되므로 바람직하다. 섬유 기재에 함침시키는 열경화성 수지로서 실리콘 수지를 이용한 경우에도 마찬가지로, 미경화된 열경화성 수지가 실리콘 수지인 것이 바람직하다.
상기 섬유 기재에 상기 열경화성 수지를 함침시켜, 이 열경화성 수지를 경화한 수지 함침 섬유 기재를 사용하여 본 발명의 섬유 함유 수지 기판을 제작하는 경우에는, 이 수지 함침 섬유 기재의 편면 상에 미경화된 열경화성 수지를 프레스 성형, 인쇄하는 등, 종래의 에폭시 열경화성 수지나 실리콘 열경화성 수지 등에서 이용해왔던 각종 방법을 통해 미경화 수지층을 형성할 수 있다. 형성 후, 통상적으로는 180℃ 정도의 온도에서 4~8시간 후-경화(post-cure)시키는 것이 바람직하다. 그 밖에, 상기 수지 함침 섬유 기재의 편면 상에 미경화된 열경화성 수지로 이루어진 미경화 수지층을 형성하는 방법으로는, 실온에서 고체인 에폭시 열경화성 수지나 실리콘 열경화성 수지 등을 가열하면서 가압하는 방법이나 에폭시 수지 조성물에 아세톤 등의 극성용제를 적량 첨가하여 액상화하여 인쇄 등을 통해 박막을 형성하고, 용제를 감압하에서 가열하는 등의 방법으로 제거함으로써 균일하게 수지 함침 섬유 기재의 편면 상에 미경화 수지층을 형성할 수 있다.
어떠한 방법을 이용하든 수지 함침 섬유 기재의 편면 상에, 보이드나 휘발성분이 없는, 두께가 30~500미크론 정도인 미경화된 열경화성 수지로 이루어진 미경화 수지층을 형성할 수 있다.
[반도체 소자를 탑재한 기판 및 반도체 소자를 형성한 웨이퍼]
본 발명의 섬유 함유 수지 기판은 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 및 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 일괄 봉지하기 위한 섬유 함유 수지 기판이다. 반도체 소자를 탑재한 기판으로는, 예를 들면, 도 2(a) 중의 1개 이상의 반도체 소자(3)를 접착제(4)로 무기, 금속 혹은 유기기판(5) 상에 탑재한 기판을 들 수 있다. 또한, 반도체 소자를 형성한 웨이퍼로는, 예를 들면, 도 2(b) 중의 웨이퍼(7) 상에 반도체 소자(6)가 형성된 웨이퍼를 들 수 있다. 한편, 상기 반도체 소자를 탑재한 기판이란, 반도체 소자를 탑재하고 배열 등을 한 반도체 소자 어레이를 포함하는 것이다.
<봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼>
본 발명의 섬유 함유 수지 기판에 의해 봉지된 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼의 단면도의 일 예를 도 2(a) 및 (b)에 나타낸다. 본 발명의 봉지후 반도체 소자 탑재 기판(11)은, 상기 섬유 함유 수지 기판(10)의 미경화 수지층(2)(도 1 참조)에 의해 반도체 소자(3)를 탑재한 기판(5)의 반도체 소자 탑재면을 피복하고, 이 미경화 수지층(2)(도 1 참조)을 가열, 경화함으로써 경화 후의 수지층(2')으로 함으로써, 상기 섬유 함유 수지 기판(10)에 의해 일괄 봉지된 것이다(도 2(a)). 또한, 본 발명의 봉지후 반도체 소자 형성 웨이퍼(12)는, 상기 섬유 함유 수지 기판(10)의 미경화 수지층(2)(도 1 참조)에 의해 반도체 소자(6)를 형성한 웨이퍼(7)의 반도체 소자 형성면을 피복하고, 이 미경화 수지층(2)(도 1 참조)을 가열, 경화함으로써 경화 후의 수지층(2')으로 함으로써, 상기 섬유 함유 수지 기판(10)에 의해 일괄 봉지된 것이다(도 2(b)).
이처럼, 상기 섬유 함유 수지 기판의 미경화 수지층에 의해, 반도체 소자를 탑재한 기판의 반도체 소자 탑재면 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 피복하고, 이 미경화 수지층을 가열, 경화함으로써, 상기 섬유 함유 수지 기판에 의해 일괄 봉지된 봉지후 반도체 소자 탑재 기판 또는 봉지후 반도체 소자 형성 웨이퍼이면, 기판이나 웨이퍼의 휨이 발생하거나, 기판으로부터 반도체 소자가 박리되는 것이 억제된 봉지후 반도체 소자 탑재 기판 또는 봉지후 반도체 소자 형성 웨이퍼가 된다.
<반도체 장치>
본 발명의 반도체 장치의 일 예를 도 3(a), (b)에 나타낸다. 본 발명의 반도체 장치(13)는 상기 봉지후 반도체 소자 탑재 기판(11)(도 2 참조) 또는 상기 봉지후 반도체 소자 형성 웨이퍼(12)(도 2 참조)를 다이싱하여, 싱귤레이트한 것이다. 이처럼, 내열성이나 내습성 등의 봉지 성능이 우수한 섬유 함유 수지 기판에 의해 봉지되고, 또한 기판이나 웨이퍼의 휨, 기판으로부터의 반도체 소자(3)의 박리가 억제된 봉지후 반도체 소자 탑재 기판(11)(도 2 참조) 또는 봉지후 반도체 소자 형성 웨이퍼(12)(도 2 참조)를 다이싱, 싱귤레이트하여 제작된 반도체 장치(13, 14)는 고품질의 반도체 장치가 된다. 상기 봉지후 반도체 소자 탑재 기판(11)(도 2(a) 참조)를 다이싱하여 싱귤레이트한 경우, 반도체 장치(13)는 기판(5) 상에 접착제(4)를 통해 반도체 소자(3)가 탑재되고, 그 위에서부터 경화 후의 수지층(2')과 수지 함침 섬유 기재(1)로 이루어진 섬유 함유 수지 기판(10)에 의해 봉지된 반도체 장치가 된다(도 3(a)). 또한, 상기 봉지후 반도체 소자 형성 웨이퍼(12)(도 2(b) 참조)를 다이싱하여 싱귤레이트한 경우, 반도체 장치(14)는 웨이퍼(7)에 반도체 소자(6)가 형성되어, 그 위에서부터 경화 후의 수지층(2')과 수지 함침 섬유 기재(1)로 이루어진 섬유 함유 수지 기판(10)에 의해 봉지된 반도체 장치가 된다(도 3(b)).
<반도체 장치의 제조방법>
본 발명은, 반도체 장치를 제조하는 방법으로서,
상기 섬유 함유 수지 기판의 미경화 수지층에 의해 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 피복하는 피복 공정,
이 미경화 수지층을 가열, 경화함으로써, 상기 반도체 소자를 탑재한 기판의 반도체 소자 탑재면 또는 상기 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 일괄 봉지하고, 봉지후 반도체 소자 탑재 기판 또는 봉지후 반도체 소자 형성 웨이퍼로 하는 봉지 공정, 및
이 봉지후 반도체 소자 탑재 기판 또는 이 봉지후 반도체 소자 형성 웨이퍼를 다이싱하여, 싱귤레이트함으로써, 반도체 장치를 제조하는 싱귤레이트 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다. 이하, 도 4를 통해 본 발명의 반도체 장치의 제조방법에 대하여 설명한다.
[피복 공정]
본 발명의 반도체 장치의 제조방법에 관한 피복 공정은, 수지 함침 섬유 기재(1)와 미경화 수지층(2)을 갖는 섬유 함유 수지 기판(10)의 미경화 수지층(2)에 의해, 접착제(4)를 통해 반도체 소자(3)를 탑재한 기판(5)의 반도체 소자 탑재면, 또는 반도체 소자(미도시)를 형성한 웨이퍼(미도시)의 반도체 소자 형성면을 피복하는 공정이다(도 4(A)).
[봉지 공정]
본 발명의 반도체 장치의 제조방법에 관한 봉지 공정은, 상기 섬유 함유 수지 기판(10)의 미경화 수지층(2)을 가열, 경화하여 경화 후의 수지층(2')으로 함으로써, 상기 반도체 소자(3)를 탑재한 기판(5)의 반도체 소자 탑재면 또는 상기 반도체 소자(미도시)를 형성한 웨이퍼(미도시)의 반도체 소자 형성면을 일괄 봉지하고, 봉지후 반도체 소자 탑재 기판(11) 또는 봉지후 반도체 소자 형성 웨이퍼(미도시)로 하는 공정이다(도 4(B)).
[싱귤레이트 공정]
본 발명의 반도체 장치의 제조방법에 관한 싱귤레이트 공정은, 상기 봉지후 반도체 소자 탑재 기판(11) 또는 상기 봉지후 반도체 소자 형성 웨이퍼(미도시)를 다이싱하여, 싱귤레이트함으로써, 반도체 장치(13, 14)(도 3(b) 참조)를 제조하는 공정이다(도 4(C), (D)).
이하, 보다 구체적으로 설명한다. 상기 피복 공정, 봉지 공정에서는, 솔더 레지스트 필름이나 각종 절연필름 등의 라미네이션에 사용되고 있는 진공 라미네이터 장치 등을 사용함으로써, 보이드도 없고 휨도 없는 피복, 봉지를 행할 수 있다. 라미네이션 방식으로는 롤 라미네이션이나 다이어프램(diaphragm)식 진공 라미네이션, 에어가압식 라미네이션 등 어떠한 방식을 사용하여도 관계없다. 그 중에서도, 진공 라미네이션과 에어가압식을 병용하는 것이 바람직하다.
여기에서는 예로서, Nichigo-Morton Co., Ltd.제의 진공 라미네이션 장치를 이용하여, 두께 50미크론의 유리 클로스(섬유 기재)에 실리콘 수지를 함침한 실리콘 수지 함침 섬유 기재와 편면에 두께 50미크론의 미경화된 열경화성 실리콘 수지로 이루어진 미경화 수지층을 갖는 섬유 함유 수지 기판으로, 두께 250미크론, 직경 300mm(12인치)의 실리콘 웨이퍼를 봉지하는 경우에 대하여 설명한다.
상하로 히터가 내장되고 150℃로 설정된 플레이트 중, 상측 플레이트에는 다이어프램 러버가 감압된 상태로 히터와 밀착되어 있다. 하측 플레이트 상에 300mm(12인치)의 실리콘 웨이퍼를 세팅하고, 그 위에 편면에 상기 섬유 함유 수지 기판을 미경화 수지층 면을 실리콘 웨이퍼의 반도체 형성면에 맞추어 세팅한다. 그 후, 하측 플레이트가 상승하여, 하측 플레이트 상에 세팅된 실리콘 웨이퍼를 둘러싸도록 설치된 O링에 의해 상하의 플레이트가 밀착되어 진공 챔버가 형성되고, 이 진공 챔버내가 감압된다. 진공 챔버내가 충분히 감압되면, 상측 플레이트의 다이어프램 러버와 히터 사이에서부터 진공 펌프와 연결되는 배관의 밸브를 닫고, 압축공기를 들여보낸다. 이에 따라, 상측의 다이어프램 러버가 팽창하여 실리콘 웨이퍼와 섬유 함유 수지 기판을 상측의 다이어프램 러버와 하측의 플레이트 사이에 끼우고, 진공 라미네이션을 행하면 동시에 열경화성 실리콘 수지의 경화가 진행되어, 봉지가 완료된다. 경화시간으로는 3~20분 정도 있으면 충분하다. 진공 라미네이션이 완료되면 진공 챔버내를 상압으로 되돌리고, 하측 플레이트를 하강시켜, 봉지한 실리콘 웨이퍼를 추출한다. 상기 공정을 통해 보이드나 휨이 없는 웨이퍼의 봉지를 행할 수 있다. 추출한 실리콘 웨이퍼는 통상, 150~180℃의 온도에서 1~4시간 동안 후-경화를 실시함으로써 전기특성이나 기계특성을 안정화시킬 수 있다.
상기 진공 라미네이션 장치를 이용한 피복, 봉지 공정은 예시한 실리콘 수지에 한정되지 않고, 에폭시 수지나 에폭시와 실리콘의 혼성 수지인 경우에도 이용할 수 있다.
이와 같이 반도체 장치의 제조방법을 이용하면, 피복 공정에서는 상기 섬유 함유 수지 기판의 미경화 수지층에 의해 간편하게, 충진 불량 없이 반도체 소자 탑재면 또는 반도체 소자 형성면을 피복할 수 있다. 또한, 상기 섬유 함유 수지 기판을 사용하므로, 수지 함침 섬유 기재가 미경화 수지층의 경화시의 수축 응력을 억제할 수 있으므로, 봉지 공정에서는 그 반도체 소자 탑재면 또는 반도체 소자 형성면을 일괄 봉지할 수 있고, 박형의 대구경 웨이퍼나 금속 등의 대구경 기판을 봉지한 경우에도, 기판이나 웨이퍼의 휨, 기판으로부터의 반도체 소자의 박리가 억제된 봉지후 반도체 소자 탑재 기판 또는 봉지후 반도체 소자 형성 웨이퍼를 얻을 수 있다. 또한, 싱귤레이트 공정에서는 내열성이나 내습성 등의 봉지 성능이 우수한 섬유 함유 수지 기판에 의해 봉지되고, 또한 휨이 억제된 이 봉지후 반도체 소자 탑재 기판 또는 이 봉지후 반도체 소자 형성 웨이퍼로부터 반도체 장치를 다이싱하여, 싱귤레이트할 수 있으므로, 고품질의 반도체 장치를 제조할 수 있는 반도체 장치의 제조방법이 된다.
[실시예]
이하, 본 발명의 섬유 함유 수지 기판의 열경화성 수지로서 이용하는 실리콘 수지의 합성예와, 본 발명의 섬유 함유 수지 기판을 이용한 반도체 장치의 제조방법에 대하여 실시예 및 비교예를 들어 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이것들로 한정되지 않는다.
[비공역 이중결합을 갖는 유기규소 화합물의 합성]
<합성예 1>
-비공역 이중결합을 갖는 유기규소 화합물(A1)-
PhSiCl3로 나타나는 오르가노실란: 27mol, ClMe2SiO(Me2SiO)33SiMe2Cl: 1mol, MeViSiCl2: 3mol을 톨루엔 용매에 용해한 후, 수중에 적하(droping)하여, 공가수분해하고, 다시 물로 세정하고, 알칼리 세정으로 중화, 탈수 후, 용제를 스트립하여, 비공역 이중결합을 갖는 유기규소 화합물(A1)을 합성하였다. 이 화합물은, 구성하는 단위의 구성비가 식: [PhSiO3 /2]0.27[-SiMe2O-(Me2SiO)33-SiMe2O-]0.01[MeViSiO2 /2]0.03으로 나타난다. 이 화합물의 중량평균 분자량은 62,000, 융점은 60℃였다. 한편, 여기서 조성식 중 Me는 메틸기를 의미하고, Ph는 페닐기를 의미하고, Vi는 (-CH=CH2)로 나타나는 비닐기를 의미한다.
[오르가노하이드로젠폴리실록산의 합성]
<합성예 2>
-오르가노하이드로젠폴리실록산(B1)-
PhSiCl3로 나타나는 오르가노실란: 27mol, ClMe2SiO(Me2SiO)33SiMe2Cl: 1mol, MeHSiCl2: 3mol을 톨루엔 용매에 용해한 후, 수중에 적하하여, 공가수분해하고, 다시 수세, 알칼리 세정으로 중화, 탈수 후, 용제를 스트립하여, 오르가노하이드로젠폴리실록산(B1)을 합성하였다. 이 수지는, 구성하는 단위의 구성비가 식: [PhSiO3/2]0.27[-SiMe2O-(Me2SiO)33-SiMe2O-]0.01[MeHSiO2/2]0.03으로 나타난다. 이 수지의 중량평균 분자량은 58,000, 융점은 58℃였다.
[실시예 1]
[수지 함침 섬유 기재의 제작]
합성예 1에서 얻은 비공역 이중결합을 갖는 유기규소 화합물(A1): 189g, 합성예 2에서 얻은 오르가노하이드로젠폴리실록산(B1): 189g, 반응억제제로서 아세틸렌알코올계의 에티닐시클로헥사놀: 0.2g, 염화백금산의 1질량% 옥틸알코올 용액: 0.1g을 첨가하고, 60℃로 가온한 플래니터리 믹서(planetary mixer)로 잘 교반하여 베이스 조성물을 얻었다. 이 베이스 조성물에, 용제로서 톨루엔을 400g 첨가하고, 다시 무기 충진제로서 실리카(상품명: ADMAFINE E5/24C, 평균입자경: 약 3㎛, Admatechs Co., Ltd.제)를 378g을 첨가하여, 실리콘 수지 조성물의 톨루엔 분산액을 조제하였다.
이 실리콘 수지 조성물의 톨루엔 분산액에 섬유 기재로서 석영유리 클로스(Shin-Etsu Quartz Products Co., Ltd.제, 두께: 50㎛)를 침지시킴으로써, 상기 톨루엔 분산액을 상기 유리 클로스에 함침시켰다. 이 유리 클로스를 60℃에서 2시간 방치하여 톨루엔을 휘발시켰다. 톨루엔을 휘발시킨 후의 석영유리 클로스의 양면에는, 실온(25℃)에서 고체인 피막이 형성되어 있었다. 이 유리 클로스를 열프레스기로를 이용해 150℃에서 10분간 가압 성형하여 성형품을 얻었으며, 다시 이것을 150℃에서 1시간 2차 경화시켜, 함침시킨 열경화성 수지를 경화시킨 실리콘 수지 함침 섬유 기재(I-a)를 얻었다.
또한, 상기 실리콘 수지 조성물의 톨루엔 분산액에 섬유 기재로서 석영유리 클로스(Shin-Etsu Quartz Products Co., Ltd.제, 두께: 50㎛)를 침지시킴으로써, 상기 톨루엔 분산액을 상기 유리 클로스에 함침시켜, 이 유리 클로스를 60℃에서 2시간 방치하여 톨루엔을 휘발시켜, 함침시킨 열경화성 수지를 반경화시킨 실리콘 수지 함침 섬유 기재(II-a)를 얻었다. 톨루엔을 휘발시킨 후의 석영유리 클로스의 양면에는, 실온(25℃)에서 고체인 피막이 형성되어 있었다.
[미경화된 열경화성 수지로 이루어진 미경화 수지층을 형성하기 위한 조성물의 제작]
상술한 비공역 이중결합을 갖는 유기규소 화합물(A1): 50질량부, 오르가노하이드로젠폴리실록산(B1): 50질량부, 반응억제제로서 아세틸렌알코올계의 에티닐시클로헥사놀: 0.2질량부, 염화백금산의 옥틸알코올 변성 용액: 0.1질량부를 첨가한 조성물에 대하여, 추가로 평균입경 5㎛의 구상(球狀) 실리카를 350질량부 첨가하고 60℃로 가온한 플래니터리 믹서로 잘 교반하여, 실리콘 수지 조성물(I-b)을 조제하였다. 이 조성물은, 실온(25℃)에서 고체였다.
[섬유 함유 수지 기판의 제작]
이 실리콘 수지 조성물(I-b)을, 상기 함침시킨 열경화성 수지를 경화시킨 실리콘 수지 함침 섬유 기재(I-a)(팽창계수: x-y축 방향 10ppm)와 불소 수지 코팅한 PET 필름(박리 필름)사이에 끼우고, 열프레스기를 이용하여 80℃에서 5t의 압력하에 5분간 압축 성형을 실시함으로써, 두께 50㎛의 미경화된 열경화성 수지로 이루어진 미경화 수지층을 실리콘 수지 함침 섬유 기재(I-a)의 편면 상에 형성한 섬유 함유 수지 기판(I-c)을 제작하였다. 그 후, 직경 300mm(12인치)의 원판 형상으로 절단하였다.
[반도체 소자가 형성된 웨이퍼의 피복 및 봉지]
그 다음, Nichigo-Morton Co., Ltd.제의 플레이트 온도를 130℃로 설정한 진공 라미네이션 장치를 이용하여 피복, 봉지하였다. 우선, 하측 플레이트에 300mm(12인치)에서 두께가 125미크론인 실리콘 웨이퍼를 세팅하고, 그 위에 박리 필름을 제거한 섬유 함유 수지 기판(I-c)의 미경화 수지층인 실리콘 수지 조성물(I-b) 면을 실리콘 웨이퍼 면에 맞추어 피복하였다. 그 후, 플레이트를 닫아 5분간 진공 압축성형함으로써 경화 봉지하였다. 경화 봉지 후, 섬유 함유 수지 기판(I-c)에 의해 봉지된 실리콘 웨이퍼를 다시 150℃에서 2시간 동안 후-경화하여, 봉지후 반도체 소자 형성 웨이퍼(I-d)를 얻었다.
[실시예 2]
[미경화된 열경화성 수지로 이루어진 미경화 수지층을 형성하기 위한 조성물의 제작]
상술한 비공역 이중결합을 갖는 유기규소 화합물(A1): 50질량부, 오르가노하이드로젠폴리실록산(B1): 50질량부, 반응억제제로서 아세틸렌알코올계의 에티닐시클로헥사놀: 0.2질량부, 염화백금산의 옥틸알코올 변성 용액: 0.1질량부를 첨가한 조성물에 대하여, 추가로 평균입경 5㎛의 구상 실리카를 350질량부 첨가하고 60℃로 가온한 플래니터리 믹서로 잘 교반하여, 실리콘 수지 조성물(II-b)을 조제하였다. 이 조성물은 실온(25℃)에서 고체였다.
[섬유 함유 수지 기판의 제작]
이 실리콘 수지 조성물(II-b)을, 상기 함침시킨 열경화성 수지를 반경화시킨 실리콘 수지 함침 섬유 기재(II-a)(팽창계수: x-y축 방향 10ppm)와 불소 수지 코팅한 PET 필름(박리 필름) 사이에 끼우고, 열프레스기를 이용하여 80℃에서 5t의 압력하에 5분간 압축 성형을 실시함으로써, 두께 50㎛의 미경화된 열경화성 수지로 이루어진 미경화 수지층을 실리콘 수지 함침 섬유 기재(II-a)의 편면 상에 형성한 섬유 함유 수지 기판(II-c)을 제작하였다. 성형 후, 직경 300mm(12인치)의 원판 형상으로 절단하였다.
[반도체 소자가 형성된 웨이퍼의 피복 및 봉지]
다음에, Nichigo-Morton Co., Ltd.제의 플레이트 온도를 130℃로 설정한 진공 라미네이션 장치를 이용하여 피복, 봉지하였다. 우선, 하측 플레이트에 300mm(12인치)이고 두께가 125미크론인 실리콘 웨이퍼를 세팅하고, 그 위에 박리 필름을 제거한 섬유 함유 수지 기판(II-c)의 미경화 수지층인 실리콘 수지 조성물(II-b) 면을 실리콘 웨이퍼 면에 맞추어 피복하였다. 그 후, 플레이트를 닫아 5분간 진공 압축성형함으로써 경화 봉지하였다. 경화 봉지 후, 섬유 함유 수지 기판(II-c)에 의해 봉지된 실리콘 웨이퍼를 150℃에서 2시간 동안 후-경화하여, 봉지후 반도체 소자 형성 웨이퍼(II-d)를 얻었다.
[실시예 3]
[수지 함침 섬유 기재의 제작]
섬유 기재로서 유리 클로스를 포함하고, 입경이 0.3미크론인 구상 실리카를 첨가하여 팽창계수(x, y축)를 7ppm으로 조정한 두께 70미크론의 BT(비스말레이미드트리아진) 수지기판(유리전이온도 185℃)을 수지 함침 섬유 기재(III-a)로서 준비하였다.
[미경화된 열경화성 수지로 이루어진 미경화 수지층을 형성하기 위한 조성물의 제작]
크레졸노볼락형 에폭시 수지(EOCN 1020, Nippon Kayaku Co., Ltd.제) 60질량부, 페놀노볼락 수지(H-4, Gun Ei Chemical Industry Co., Ltd.제) 30질량부, 구상 실리카(Tatsumori Ltd.제, 평균입경 7미크론) 400질량부, 촉매 TPP(트리페닐포스핀 Hokko Chemical Industry Co., Ltd.제) 0.2질량부, 실란커플링재(KBM 403, Shin-Etsu Chemical Co., Ltd.제) 0.5질량부를 고속 혼합장치로 충분히 혼합한 다음, 연속혼련 장치로 가열 혼련하여 시트화 한 후 냉각시켰다. 시트를 분쇄하여 과립상의 분말로서 에폭시 수지 조성물(III-b)을 얻었다.
[섬유 함유 수지 기판의 제작]
수지 함침 섬유 기재(III-a)를 감압하에서 가열 압축할 수 있는 압축성형 장치의 하금형 상에 세팅하고, 그 위에 에폭시 수지 조성물(III-b)의 과립분말을 균일하게 분산시켰다. 상하의 금형온도를 80℃로 하고, 상금형에는 불소 수지 코팅한 PET 필름(박리 필름)을 세팅하여 금형내를 진공레벨까지 감압하고, 수지 두께가 80미크론이 되도록 3분간 압축성형하여 섬유 함유 수지 기판(III-c)을 제작하였다. 성형 후, 직경 300mm(12인치)의 원판 형상으로 절단하였다.
[반도체 소자가 형성된 웨이퍼의 피복 및 봉지]
다음에, Nichigo-Morton Co., Ltd.제의 플레이트 온도를 170℃로 설정한 진공 라미네이션 장치를 이용하여 피복, 봉지하였다. 우선, 하측 플레이트에 300mm(12인치)이고 두께가 125미크론인 실리콘 웨이퍼를 세팅하고, 그 위에 박리 필름을 제거한 섬유 함유 수지 기판(III-c)의 미경화 수지층인 에폭시 수지 조성물(III-b) 면을 실리콘 웨이퍼 면에 맞추어 피복하였다. 그 후, 플레이트를 닫아 5분간 진공 압축성형함으로써 경화 봉지하였다. 경화 봉지 후, 170℃에서 4시간 동안 후-경화하여, 봉지후 반도체 소자 형성 웨이퍼(III-d)를 얻었다.
[실시예 4]
[반도체 소자가 탑재된 기판]
직경 200mm(8인치)이고 두께가 500미크론인 금속기판 상에, 고온에서 접착력이 저하되는 접착제를 통해, 싱귤레이트한 반도체 소자인 400개의 실리콘 칩(형상: 5mm×7mm 두께의 125미크론)을 정렬시켜 탑재하였다.
[반도체 소자가 탑재된 기판의 피복 및 봉지]
이 금속기판을 Nichigo-Morton Co., Ltd.제의 플레이트 온도를 170℃로 설정한 진공 라미네이션 장치를 이용하여 피복, 봉지하였다. 우선, 하측 플레이트에 상기 금속기판을 세팅하고, 그 위에 실시예 3과 동일한 방법으로 제작한 섬유 함유 수지 기판(IV-c)을, 직경 200mm(8인치)의 원판 형상으로 절단하였다. 박리 필름을 제거하고, 이 섬유 함유 수지 기판(IV-c)의 미경화 수지층인 에폭시 수지 조성물(IV-b) 면을 금속기판 상의 반도체 소자 탑재면에 맞추어 피복하였다. 그 후, 플레이트를 닫아 5분간 진공 압축성형함으로써 실리콘 칩 상의 수지 두께가 50미크론 두께가 되도록 경화 봉지하였다. 경화 봉지 후, 170℃에서 4시간 동안 후-경화하여, 봉지후 반도체 소자 탑재 기판(IV-d)을 얻었다.
[비교예 1]
상술한 비공역 이중결합을 갖는 유기규소 화합물(A1): 50질량부, 오르가노하이드로젠폴리실록산(B1): 50질량부, 반응억제제로서 아세틸렌알코올계의 에티닐시클로헥사놀: 0.2질량부, 염화백금산의 옥틸알코올 변성 용액: 0.1질량부를 첨가한 조성물에 대하여, 추가로 평균입경 5㎛의 구상 실리카를 350질량부 첨가하고 60℃로 가온한 플래니터리 믹서로 잘 교반하여, 실리콘 수지 조성물(V-a)을 조제하였다. 이 조성물은, 25℃에서 고체였다.
[봉지용 시트의 제작]
상기 실리콘 수지 조성물(V-a)을, PET 필름(가압용 베이스 필름)과 불소 수지 코팅한 PET 필름(박리 필름)사이에 끼우고, 열프레스기를 이용하여 80℃에서 5t의 압력하에 5분간 압축 성형을 실시함으로써, 두께 50㎛의 필름형상으로 형성함으로써, 실리콘 수지 조성물(V-a)만으로 이루어진 봉지용 시트(V-c)를 제작하였다. 성형 후, 직경 300mm(12인치)의 원판 형상으로 절단하였다.
[반도체 소자가 형성된 웨이퍼의 피복 및 봉지]
다음에, Nichigo-Morton Co., Ltd.제의 플레이트 온도를 130℃로 설정한 진공 라미네이션 장치를 이용하여 피복, 봉지하였다. 우선, 하측 플레이트에 300mm(12인치)이고 두께가 125미크론인 실리콘 웨이퍼를 세팅하고, 그 위에 박리 필름을 제거한 실리콘 수지 조성물(V-a) 만으로 이루어진 봉지용 시트(V-c)를 적층하였다. 그 후, PET 필름(가압용 베이스 필름)도 박리한 후, 플레이트를 닫아 5분간 진공 압축성형함으로써 경화 봉지하였다. 경화 봉지 후, 150℃에서 2시간 동안 후-경화하여, 봉지후 반도체 소자 형성 웨이퍼(V-d)를 얻었다.
[비교예 2]
[반도체 소자가 탑재된 기판]
직경 300mm(8인치)이고 두께가 500미크론인 금속기판 상에, 고온에서 접착력이 저하되는 접착제를 통해, 싱귤레이트한 반도체 소자인 400개의 실리콘 칩(형상: 5mm×7mm 두께 125미크론)을 정렬시켜 탑재하였다.
[반도체 소자가 탑재된 기판의 피복 및 봉지]
이 기판을 감압하에서 가열 압축할 수 있는 압축성형장치의 하금형 상에 세팅하고, 그 위에 실시예 3과 동일한 방법으로 제작한 에폭시 수지 조성물(VI-b)의 과립분말을 균일하게 분산시켰다. 상하의 금형온도를 170℃로 하고, 상금형에는 불소 수지 코팅한 PET 필름(박리 필름)을 세팅하여 금형내를 진공레벨까지 감압하고, 수지 두께가 50미크론이 되도록 3분간 압축성형함으로써, 경화 봉지하였다. 경화 봉지 후, 170℃에서 4시간 동안 후-경화하여, 봉지후 반도체 소자 탑재 기판(VI-d)을 얻었다.
이상, 실시예 1~4, 비교예 1~2에서 봉지된 봉지후 반도체 소자 형성 웨이퍼(I-d)~(III-d), (V-d), 및 봉지후 반도체 소자 탑재 기판(IV-d), (VI-d)의 휨, 외관, 수지와 기판의 접착상태, 금속기판으로부터의 반도체 소자의 박리의 유무를 조사하였다. 그 결과를 표 1에 나타낸다. 여기서, 외관에 대하여는 보이드, 미충진의 유무를 조사한 뒤, 이것들이 존재하지 않으면 양호한 것으로 하였다. 또한, 접착상태에 대하여는 성형시에 박리가 없으면 양호한 것으로 하였다.
Figure pat00004
또한, 상기 실시예 1~4, 및 비교예 1~2의 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼를 다이싱하여, 싱귤레이트한 후, 이하의 내열성 시험과 내습성 시험을 실시하였다. 내열성 시험에서는, 이 시험편에 대하여 히트사이클 시험(-25℃에서 10분 유지, 125℃에서 10분 유지를 1000사이클 반복)을 실시하고, 시험 후에도 도통이 되는지를 평가하였다. 또한, 내습성 시험에서는, 이 시험편에 대하여 온도 85℃, 상대습도 85%의 조건하에서 회로의 양극(兩極)에 10V의 직류전압을 인가하고, 마이그레이션 테스터(Migration Tester)(IMV사 제, MIG-86)를 이용하여 단락이 발생하는지를 평가하였다. 그 결과, 실시예 1~4, 및 비교예 1~2에서는 차이는 없고 우수한 내열성, 내습성을 갖는다는 것이 분명해졌다.
이상으로부터, 본 발명과 관련된 수지 함침 섬유 기재를 사용하지 않은 비교예 1~2에서 나타나는 바와 같이, 이들 비교예에서 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 일괄 봉지한 경우에는, 제작되는 봉지후 반도체 소자 형성 웨이퍼(V-d), 및 봉지후 반도체 소자 탑재 기판(VI-d)의 휨이 크고, 또한, 기판으로부터의 반도체 소자의 박리가 있다는 것이 분명해졌다(표 1). 한편, 실시예로 나타나는 바와 같이, 본 발명의 섬유 함유 수지 기판을 이용하여 봉지된, 봉지후 반도체 소자 형성 웨이퍼(I-d)~(III-d), 및 봉지후 반도체 소자 탑재 기판(IV-d)은, 기판의 휨이 현저하게 억제되어 있고, 외관, 접착상태가 양호하여 보이드나 미충진 등도 발생하지 않는다는 것이 분명해졌다. 이상에 의해, 본 발명에 관한 수지 함침 섬유 기재는 미경화 수지층을 경화시켰을 때의 수축 응력을 억제할 수 있고, 이에 따라 기판이나 웨이퍼의 휨, 기판으로부터의 반도체 소자의 박리가 억제된다는 것이 확인되었다.
한편, 본 발명은 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시일 뿐으로, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것이면 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (13)

  1. 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 일괄 봉지하기 위한 섬유 함유 수지 기판으로서,
    섬유 기재에 열경화성 수지를 함침시켜, 이 열경화성 수지를 반경화 또는 경화한 수지 함침 섬유 기재와, 이 수지 함침 섬유 기재의 편면 상에 형성된 미경화된 열경화성 수지로 이루어진 미경화 수지층을 갖는 것을 특징으로 하는 섬유 함유 수지 기판.
  2. 제1항에 있어서,
    상기 수지 함침 섬유 기재의 X-Y방향의 팽창계수가 3ppm 이상 15ppm 이하인 것을 특징으로 하는 섬유 함유 수지 기판.
  3. 제1항에 있어서,
    상기 미경화 수지층의 두께가 20미크론 이상 200미크론 이하인 것을 특징으로 하는 섬유 함유 수지 기판.
  4. 제2항에 있어서,
    상기 미경화 수지층의 두께가 20미크론 이상 200미크론 이하인 것을 특징으로 하는 섬유 함유 수지 기판.
  5. 제1항에 있어서,
    상기 미경화 수지층이, 50℃ 미만에서 고형화되고, 50℃ 이상 150℃ 이하에서 용융되는 에폭시 수지, 실리콘 수지, 및 에폭시 실리콘 혼성 수지 중 어느 하나를 포함하는 것을 특징으로 하는 섬유 함유 수지 기판.
  6. 제2항에 있어서,
    상기 미경화 수지층이, 50℃ 미만에서 고형화되고, 50℃ 이상 150℃ 이하에서 용융되는 에폭시 수지, 실리콘 수지, 및 에폭시 실리콘 혼성 수지 중 어느 하나를 포함하는 것을 특징으로 하는 섬유 함유 수지 기판.
  7. 제3항에 있어서,
    상기 미경화 수지층이, 50℃ 미만에서 고형화되고, 50℃ 이상 150℃ 이하에서 용융되는 에폭시 수지, 실리콘 수지, 및 에폭시 실리콘 혼성 수지 중 어느 하나를 포함하는 것을 특징으로 하는 섬유 함유 수지 기판.
  8. 제4항에 있어서,
    상기 미경화 수지층이, 50℃ 미만에서 고형화되고, 50℃ 이상 150℃ 이하에서 용융되는 에폭시 수지, 실리콘 수지, 및 에폭시 실리콘 혼성 수지 중 어느 하나를 포함하는 것을 특징으로 하는 섬유 함유 수지 기판.
  9. 봉지후 반도체 소자 탑재 기판으로서,
    재1항 내지 제8항 중 어느 한 항에 기재된 섬유 함유 수지 기판의 미경화 수지층에 의해 반도체 소자를 탑재한 기판의 반도체 소자 탑재면을 피복하고, 이 미경화 수지층을 가열, 경화함으로써, 상기 섬유 함유 수지 기판에 의해 일괄 봉지된 것을 특징으로 하는 봉지후 반도체 소자 탑재 기판.
  10. 봉지후 반도체 소자 형성 웨이퍼로서,
    재1항 내지 제8항 중 어느 한 항에 기재된 섬유 함유 수지 기판의 미경화 수지층에 의해 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 피복하고, 이 미경화 수지층을 가열, 경화함으로써, 상기 섬유 함유 수지 기판에 의해 일괄 봉지된 것을 특징으로 하는 봉지후 반도체 소자 형성 웨이퍼.
  11. 반도체 장치로서,
    제9항에 기재된 봉지후 반도체 소자 탑재 기판을 다이싱하여, 싱귤레이트(個片化; singulate)한 것을 특징으로 하는 반도체 장치.
  12. 반도체 장치로서,
    제10항에 기재된 봉지후 반도체 소자 형성 웨이퍼를 다이싱하여, 싱귤레이트한 것을 특징으로 하는 반도체 장치.
  13. 반도체 장치를 제조하는 방법으로서,
    재1항 내지 제8항 중 어느 한 항에 기재된 섬유 함유 수지 기판의 미경화 수지층에 의해 반도체 소자를 탑재한 기판의 반도체 소자 탑재면, 또는 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 피복하는 피복 공정;
    이 미경화 수지층을 가열, 경화함으로써, 상기 반도체 소자를 탑재한 기판의 반도체 소자 탑재면 또는 상기 반도체 소자를 형성한 웨이퍼의 반도체 소자 형성면을 일괄 봉지하고, 봉지후 반도체 소자 탑재 기판 또는 봉지후 반도체 소자 형성 웨이퍼로 하는 봉지 공정; 및
    이 봉지후 반도체 소자 탑재 기판 또는 이 봉지후 반도체 소자 형성 웨이퍼를 다이싱하여, 싱귤레이트함으로써, 반도체 장치를 제조하는 싱귤레이트 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020110143691A 2010-12-27 2011-12-27 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법 KR101884418B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-289900 2010-12-27
JP2010289900 2010-12-27

Publications (2)

Publication Number Publication Date
KR20120074260A true KR20120074260A (ko) 2012-07-05
KR101884418B1 KR101884418B1 (ko) 2018-08-02

Family

ID=45217126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110143691A KR101884418B1 (ko) 2010-12-27 2011-12-27 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법

Country Status (5)

Country Link
US (2) US8823186B2 (ko)
EP (1) EP2469590B1 (ko)
JP (1) JP5851824B2 (ko)
KR (1) KR101884418B1 (ko)
CN (1) CN102543900B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872358B2 (en) * 2012-02-07 2014-10-28 Shin-Etsu Chemical Co., Ltd. Sealant laminated composite, sealed semiconductor devices mounting substrate, sealed semiconductor devices forming wafer, semiconductor apparatus, and method for manufacturing semiconductor apparatus
WO2014007129A1 (ja) * 2012-07-05 2014-01-09 株式会社村田製作所 部品内蔵基板
JP2014072305A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体モジュールの製造方法、接合装置、半導体モジュール
CN102977554B (zh) * 2012-11-06 2015-02-04 中科院广州化学有限公司 一种led封装用环氧/有机硅共固化复合材料及其制备方法
JP5931700B2 (ja) * 2012-11-13 2016-06-08 信越化学工業株式会社 半導体ウエハ用保護フィルム及び半導体チップの製造方法
JP2014103176A (ja) * 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2014103178A (ja) * 2012-11-16 2014-06-05 Shin Etsu Chem Co Ltd 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP5934078B2 (ja) * 2012-11-19 2016-06-15 信越化学工業株式会社 繊維含有樹脂基板及び半導体装置の製造方法
JP2014103257A (ja) * 2012-11-20 2014-06-05 Nitto Denko Corp 電子部品装置の製造方法、及び、電子部品装置
JP2014168028A (ja) * 2013-01-29 2014-09-11 Nitto Denko Corp 半導体装置の製造方法および製造装置
US9627338B2 (en) * 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
JP5977717B2 (ja) 2013-07-29 2016-08-24 信越化学工業株式会社 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
JP6216180B2 (ja) * 2013-08-01 2017-10-18 日東電工株式会社 封止用シート、及び、当該封止用シートを用いた半導体装置の製造方法
JP6125371B2 (ja) * 2013-08-15 2017-05-10 信越化学工業株式会社 半導体装置の製造方法
JP6001515B2 (ja) * 2013-09-04 2016-10-05 信越化学工業株式会社 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015050447A (ja) * 2013-09-05 2015-03-16 信越化学工業株式会社 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6185342B2 (ja) * 2013-09-05 2017-08-23 信越化学工業株式会社 封止材積層複合体、封止後半導体素子搭載基板又は封止後半導体素子形成ウエハ、及び半導体装置の製造方法
JP2015053426A (ja) * 2013-09-09 2015-03-19 信越化学工業株式会社 支持基材付封止材、封止後半導体素子搭載基板、半導体装置、及び半導体装置の製造方法
JP6231344B2 (ja) * 2013-10-10 2017-11-15 信越化学工業株式会社 ウエハの封止方法及びウエハレベル封止用樹脂組成物
JP2015137287A (ja) * 2014-01-21 2015-07-30 信越化学工業株式会社 半導体ウエハ用保護フィルムおよび半導体ウエハ用保護フィルム付き半導体チップの製造方法
JP2015153853A (ja) * 2014-02-13 2015-08-24 日立化成株式会社 半導体装置
US20150235871A1 (en) * 2014-02-18 2015-08-20 Shin-Etsu Chemical Co., Ltd. Vacuum laminating apparatus and method for manufacturing semiconductor apparatus
JP2015154011A (ja) * 2014-02-18 2015-08-24 信越化学工業株式会社 半導体装置の製造方法
JP2015179769A (ja) * 2014-03-19 2015-10-08 信越化学工業株式会社 半導体封止用基材付封止材、半導体装置、及び半導体装置の製造方法
JP6165686B2 (ja) 2014-07-31 2017-07-19 信越化学工業株式会社 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2016046491A (ja) * 2014-08-26 2016-04-04 信越化学工業株式会社 光半導体装置の封止方法及び該封止方法によって製造された光半導体装置
US20160064299A1 (en) * 2014-08-29 2016-03-03 Nishant Lakhera Structure and method to minimize warpage of packaged semiconductor devices
JP6739893B2 (ja) * 2014-09-25 2020-08-12 日立化成株式会社 半導体封止用部材、半導体装置の製造方法及び半導体装置
JP6254509B2 (ja) 2014-11-07 2017-12-27 信越化学工業株式会社 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
JP6463662B2 (ja) * 2015-10-06 2019-02-06 信越化学工業株式会社 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
WO2017086913A1 (en) 2015-11-16 2017-05-26 Hewlett-Packard Development Company, L.P. Circuit package
JP6250846B2 (ja) * 2017-01-10 2017-12-20 信越化学工業株式会社 半導体装置の製造方法
JP2018142611A (ja) * 2017-02-27 2018-09-13 信越化学工業株式会社 半導体装置の製造方法
JP6800113B2 (ja) 2017-08-28 2020-12-16 信越化学工業株式会社 繊維含有樹脂基板、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、封止後半導体素子搭載シート、半導体装置、及び半導体装置の製造方法
US10497587B1 (en) * 2018-06-13 2019-12-03 Infineon Technologies Ag Ion manipulation methods and related apparatuses and systems for semiconductor encapsulation materials
JP7014195B2 (ja) * 2019-02-19 2022-02-01 信越化学工業株式会社 封止材、該封止材により封止されている半導体装置及び該封止材を有する半導体パッケージの製造方法
EP3951865A4 (en) * 2019-03-28 2022-12-28 Mitsui Chemicals, Inc. COOLING UNIT, COOLING DEVICE, BATTERY STRUCTURE AND ELECTRIC VEHICLE
KR102488560B1 (ko) 2021-02-19 2023-01-12 영남대학교 산학협력단 근감소증 진단 및 훈련 장치 및 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340258A (ja) * 1990-10-08 1992-11-26 Toshiba Corp 半導体装置の製造方法
JPH088354A (ja) * 1994-06-17 1996-01-12 Hitachi Ltd 半導体装置およびその製法
JP2002179885A (ja) 2000-12-15 2002-06-26 Shin Etsu Chem Co Ltd 半導体スクリーン印刷封止用液状エポキシ樹脂組成物
JP2004504723A (ja) 2000-07-17 2004-02-12 インフィネオン　テクノロジーズ　アクチエンゲゼルシャフト 集積回路を備えた電子チップ部品およびその製造方法
JP2007001266A (ja) 2005-06-27 2007-01-11 Matsushita Electric Works Ltd エポキシ樹脂無機複合シート及び成形品
JP2008153601A (ja) * 2006-12-20 2008-07-03 Fujitsu Ltd 実装構造及び半導体装置
JP2009060146A (ja) 2008-12-05 2009-03-19 Panasonic Electric Works Co Ltd 半導体封止用エポキシ樹脂無機複合シート及び成形品

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124363A (ja) * 1998-10-12 2000-04-28 Citizen Electronics Co Ltd 半導体パッケージ
JP4148434B2 (ja) * 1999-02-09 2008-09-10 日東電工株式会社 半導体装置の製法
JP2001144123A (ja) * 1999-09-02 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
WO2003018675A1 (fr) * 2001-08-31 2003-03-06 Sumitomo Bakelite Company Limited Composition de resine, preimpregne, feuille laminee, et boitier de semi-conducteur
JP2003249509A (ja) * 2002-02-26 2003-09-05 Asuriito Fa Kk 半導体封止方法および封止された半導体
JP3862001B2 (ja) * 2002-03-18 2006-12-27 信越化学工業株式会社 ウエハーモールド用液状エポキシ樹脂組成物及びこれを用いた半導体装置
DE10228593A1 (de) * 2002-06-26 2004-01-15 Infineon Technologies Ag Elektronisches Bauteil mit einer Gehäusepackung
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP4383768B2 (ja) * 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
JP2004335915A (ja) * 2003-05-12 2004-11-25 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
JP4558345B2 (ja) * 2004-02-19 2010-10-06 リンテック株式会社 保護シートおよび半導体ウエハの加工方法
JP4020891B2 (ja) 2004-06-14 2007-12-12 三洋電機株式会社 素子搭載基板の製造方法
JP5124984B2 (ja) * 2005-05-20 2013-01-23 日立化成工業株式会社 印刷配線板
JP2010529229A (ja) * 2007-05-29 2010-08-26 ダウ グローバル テクノロジーズ インコーポレイティド 硬化制御改善のためのイソシアネート−エポキシ配合物
KR20100037589A (ko) * 2007-06-12 2010-04-09 스미토모 베이클리트 컴퍼니 리미티드 수지 조성물, 매입재, 절연층 및 반도체 장치
JP2011210849A (ja) * 2010-03-29 2011-10-20 Tdk Corp 電子回路モジュール部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04340258A (ja) * 1990-10-08 1992-11-26 Toshiba Corp 半導体装置の製造方法
JPH088354A (ja) * 1994-06-17 1996-01-12 Hitachi Ltd 半導体装置およびその製法
JP2004504723A (ja) 2000-07-17 2004-02-12 インフィネオン　テクノロジーズ　アクチエンゲゼルシャフト 集積回路を備えた電子チップ部品およびその製造方法
JP2002179885A (ja) 2000-12-15 2002-06-26 Shin Etsu Chem Co Ltd 半導体スクリーン印刷封止用液状エポキシ樹脂組成物
JP2007001266A (ja) 2005-06-27 2007-01-11 Matsushita Electric Works Ltd エポキシ樹脂無機複合シート及び成形品
JP2008153601A (ja) * 2006-12-20 2008-07-03 Fujitsu Ltd 実装構造及び半導体装置
JP2009060146A (ja) 2008-12-05 2009-03-19 Panasonic Electric Works Co Ltd 半導体封止用エポキシ樹脂無機複合シート及び成形品

Also Published As

Publication number Publication date
KR101884418B1 (ko) 2018-08-02
JP2012151451A (ja) 2012-08-09
JP5851824B2 (ja) 2016-02-03
US20120161339A1 (en) 2012-06-28
US9240332B2 (en) 2016-01-19
EP2469590A3 (en) 2016-06-08
EP2469590A2 (en) 2012-06-27
EP2469590B1 (en) 2020-08-12
CN102543900A (zh) 2012-07-04
CN102543900B (zh) 2016-01-20
US20140329363A1 (en) 2014-11-06
US8823186B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
KR101884418B1 (ko) 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법
KR102057499B1 (ko) 봉지재 적층 복합체, 봉지후 반도체 소자 탑재 기판, 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조 방법
JP5934078B2 (ja) 繊維含有樹脂基板及び半導体装置の製造方法
KR20180099531A (ko) 반도체 장치의 제조방법
US9129912B2 (en) Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP6165686B2 (ja) 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6603174B2 (ja) 半導体装置、及び半導体装置の製造方法
JP6356581B2 (ja) 半導体装置の製造方法
JP6185342B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板又は封止後半導体素子形成ウエハ、及び半導体装置の製造方法
JP2015050447A (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP5770662B2 (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法
JP5542848B2 (ja) 封止材積層複合体、封止後半導体素子搭載ウエハ、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2014103178A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6001515B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015133526A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法
JP2015154011A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right