WO2014007129A1 - 部品内蔵基板 - Google Patents

部品内蔵基板 Download PDF

Info

Publication number
WO2014007129A1
WO2014007129A1 PCT/JP2013/067597 JP2013067597W WO2014007129A1 WO 2014007129 A1 WO2014007129 A1 WO 2014007129A1 JP 2013067597 W JP2013067597 W JP 2013067597W WO 2014007129 A1 WO2014007129 A1 WO 2014007129A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
built
filler
electronic component
component
Prior art date
Application number
PCT/JP2013/067597
Other languages
English (en)
French (fr)
Inventor
野田悟
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201380027731.9A priority Critical patent/CN104380848B/zh
Priority to KR1020147030560A priority patent/KR101613912B1/ko
Priority to JP2014523694A priority patent/JP5737478B2/ja
Publication of WO2014007129A1 publication Critical patent/WO2014007129A1/ja
Priority to US14/588,614 priority patent/US9918381B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0269—Non-uniform distribution or concentration of particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126—Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/085—Using vacuum or low pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a component-embedded substrate in which electronic components are embedded.
  • the present invention relates to a component-embedded substrate on which embedded electronic components are solder-mounted.
  • a component-embedded board in which electronic components are embedded is used.
  • the component-embedded board is embedded by soldering electronic components on a PWB (Printed Wiring Board) substrate, ceramic substrate, support plate, etc., and laminating, dispensing, or injection molding thermosetting resin. It is configured by curing a thermosetting resin.
  • PWB Print Wiring Board
  • the substrate may be warped due to the hardening shrinkage of the resin layer generated during the manufacture of the component built-in substrate. Therefore, in order to suppress curing shrinkage of the resin layer, an inorganic filler may be added to the thermosetting resin (see, for example, Patent Document 1).
  • FIG. 8 is a side cross-sectional view showing a configuration example of a component built-in board with reference to Patent Document 1.
  • the component built-in substrate 101 includes wiring substrates 110 and 120, passive electronic components 130, a semiconductor IC chip 131, a composite material 140, and a resin material 150.
  • the wiring boards 110 and 120 are arranged to face each other with the composite material 140 and the resin material 150 interposed therebetween.
  • the composite material 140 is made of a thermosetting resin to which an inorganic filler is added.
  • the resin material 150 is disposed outside the composite material 140 and is made of a thermosetting resin to which no inorganic filler is added.
  • the passive electronic component 130 is embedded in the composite material 140 and is mounted on the wiring board 110 by soldering to the electrodes of the wiring board 110.
  • the semiconductor IC chip 131 is mounted on the wiring board 120 by soldering to the electrode on the outer surface of the wiring board 120.
  • thermosetting resin the curing shrinkage of the thermosetting resin is suppressed. Further, when the composite material 140 to which the inorganic filler is added is cut when the individual modules are cut out from the assembled state of the plurality of modules, the wear of the cutting blades such as routers becomes severe, so the inorganic filler The resin material 150 that has not been added is cut, thereby suppressing the wear of the cutting blade.
  • the adhesiveness at the interface between the passive electronic component 130 or the wiring boards 110 and 120 and the composite material 140 is greater than when the inorganic filler is not added to the composite material 140. Also decreases. Then, when the component-embedded substrate 101 is mounted on the circuit board of the electronic device by reflow or the like, the mounting solder for the passive electronic component 130 is re-applied to the interface between the passive electronic component 130 or the wiring substrates 110 and 120 and the composite material 140. It may melt and enter, resulting in poor connection. In addition, the interface between the passive electronic component 130 or the wiring boards 110 and 120 and the composite material 140 is likely to be broken (delamination) due to the action of the thermal history (heat cycle).
  • an object of the present invention is to provide a component-embedded substrate that can suppress a decrease in adhesion at the interface of a resin layer even if the warpage of the substrate is suppressed using an inorganic filler.
  • the component-embedded substrate includes a substrate portion, a built-in electronic component, and a resin portion.
  • the substrate portion has an inner main surface and an internal electrode provided on the inner main surface.
  • the built-in electronic component has a terminal electrode and is mounted on the substrate portion via a solder fillet that adheres to the terminal electrode and the internal electrode.
  • the resin part is laminated on the substrate part in a state where the built-in electronic component is embedded.
  • the resin portion includes a filler non-added layer and a filler added layer.
  • the filler non-added layer is not added with an inorganic filler and is provided from the inner main surface to a height at least covering the solder fillet.
  • the filler-added layer is added with an inorganic filler, and is provided from the interface with the filler-non-added layer to a height that covers at least the built-in electronic component.
  • the component-embedded substrate further includes a second substrate portion and a second built-in electronic component.
  • the second substrate portion is disposed so as to face the substrate portion with the resin portion interposed therebetween.
  • the second built-in electronic component is mounted on the second substrate portion in a state of being embedded in the resin portion.
  • the component-embedded substrate according to the present invention includes a first substrate portion, a second substrate portion, a first built-in electronic component, a second built-in electronic component, and a resin portion.
  • the first substrate portion and the second substrate portion are arranged so that the inner main surfaces thereof face each other, and each has an internal electrode provided on the inner main surface.
  • the first built-in electronic component has a terminal electrode and is mounted on the first substrate portion via a first solder fillet attached to the terminal electrode and the internal electrode.
  • the second built-in electronic component has a terminal electrode and is mounted on the internal electrode of the second substrate portion via a second solder fillet attached to the terminal electrode and the internal electrode.
  • the resin portion is stacked between the first substrate portion and the second substrate portion, and the first built-in electronic component and the second built-in electronic component are embedded therein.
  • the resin portion includes a first filler non-added layer, a second filler non-added layer, and a filler added layer.
  • the first filler non-added layer is not added with an inorganic filler, and is provided from the inner main surface of the first substrate portion to a height that covers at least the first solder fillet.
  • the second filler non-added layer is not added with an inorganic filler, and is provided from the inner main surface of the second substrate portion to a height that covers at least the second solder fillet.
  • the filler added layer is added with an inorganic filler, and is provided from the interface with the first filler non-added layer to the interface with the second filler non-added layer.
  • the warpage of the component-embedded substrate is reduced by providing the filler added layer.
  • the non-filler-added layer is provided from the inner main surface to a height that covers the solder fillet, the adhesiveness between the substrate portion, the electronic component, and the resin portion becomes high.
  • the warpage of the component built-in substrate is reduced, and when the component built-in substrate is mounted on a circuit board of an electronic device by reflow or the like, it is built in the interface between the built-in electronic component or the substrate unit and the resin unit. It is possible to prevent the solder for mounting electronic parts from being remelted and entering. Further, it is possible to prevent the built-in electronic component or the interface between the substrate part and the resin part from being broken by the action of the thermal history (heat cycle).
  • conductive members are indicated by hatching with solid lines
  • insulating members are indicated by hatching with non-solid lines.
  • FIG. 1 is a side sectional view of a component-embedded substrate according to the first embodiment.
  • 1 includes a substrate portion 2, a built-in electronic component 3, a solder fillet 4, and a resin portion 5.
  • the component-embedded substrate 1 is configured by mounting the built-in electronic component 3 on the substrate portion 2, embedding the built-in electronic component 3 in the uncured resin portion 5, and curing the resin portion 5.
  • a PWB (Printed Wiring Board) substrate, a ceramic substrate, a support plate, or the like can be adopted.
  • the built-in electronic component a passive component such as a capacitor, a coil, or a resistor chip, or an active component such as an IC chip can be employed.
  • the resin part 5 a thermosetting resin, a photocurable resin, etc. are employable.
  • a technique such as laminating, dispensing, or injection molding can be employed.
  • the substrate portion 2 is here made of a PWB substrate and has an inner main surface 2A and an outer main surface 2B facing each other. Further, the substrate portion 2 is provided with two internal electrodes 2C on the inner main surface 2A, two external electrodes 2D on the outer main surface 2B, and two via electrodes 2E inside.
  • the two internal electrodes 2C each have a rectangular planar shape, and are provided with a gap therebetween.
  • the two external electrodes 2D each have a rectangular planar shape, and are provided with a gap therebetween.
  • the two via electrodes 2E are electrically connected to one internal electrode 2C and one external electrode 2D, respectively, and are provided with a space therebetween.
  • the built-in electronic component 3 is a passive component here and has a rectangular parallelepiped outer surface. Further, the built-in electronic component is provided with two terminal electrodes 3A on the outer surface. Each of the two terminal electrodes 3A is provided on the entire surface of the opposing end surface of the built-in electronic component 3 and a region at a fixed distance from the end surfaces on the four side surfaces intersecting the end surface. The two terminal electrodes 3A are provided with a space therebetween.
  • the built-in electronic component 3 is mounted on the inner main surface 2A of the substrate part 2 by soldering each terminal electrode 3A to each internal electrode 2C. Therefore, two solder fillets 4 are provided so as to adhere to each terminal electrode 3A and each internal electrode 2C. Each solder fillet 4 wets and spreads on the internal electrode 2C and also spreads on the terminal electrode 3A, and is solidified in a state where most of the volume is collected near the corner where the internal electrode 2C and the terminal electrode 3A are close to each other.
  • the distance (arrival height) that each solder fillet 4 reaches in the direction away from the surface of the internal electrode 2C with respect to the surface of the internal electrode 2C is the distance of the internal electronic component 3 with respect to the surface of the internal electrode 2C. It is lower than the height dimension.
  • the resin portion 5 is laminated on the inner main surface 2A of the substrate portion 2 in a state where the built-in electronic component 3 and the solder fillet 4 are embedded.
  • the resin portion 5 includes a filler non-added layer 5A and a filler added layer 5B.
  • the filler non-added layer 5A is made of a thermosetting resin to which no inorganic filler is added.
  • the filler added layer 5B is configured by adding an inorganic filler to the same thermosetting resin as the filler non-added layer 5A.
  • the filler non-added layer 5A and the filler added layer 5B may be composed of different types of thermosetting resins.
  • the content of the inorganic filler in the filler addition layer 5B is preferably adjusted according to the warp of the component-embedded substrate 1.
  • the filler non-added layer 5 ⁇ / b> A is provided with a substantially uniform thickness from the inner main surface 2 ⁇ / b> A of the substrate portion 2 to a height that covers at least the internal electrode 2 ⁇ / b> C and the solder fillet 4.
  • the filler non-added layer 5 ⁇ / b> A enters the space between the built-in electronic component 3 and the substrate portion 2 and sandwiched between the two internal electrodes 2 ⁇ / b> C.
  • the filler non-added layer 5A is formed of the internal electrode 2C and the solder.
  • the whole fillet 4 is covered, but a part of the built-in electronic component 3 is provided to be exposed. That is, the filler non-added layer 5A is provided with a thickness that does not exceed the height reached by the solder fillet 4 from the inner main surface 2A and does not exceed the height dimension of the built-in electronic component 3.
  • the filler-added layer 5B is provided with a substantially uniform thickness from the interface with the filler-non-added layer 5A to a height that covers at least the entire built-in electronic component 3.
  • the filler-added layer 5B is thicker by a certain dimension than the height at which the built-in electronic component 3 protrudes from the filler non-added layer 5A, whereby the built-in electronic component 3 is formed of the filler-added layer 5B. It is embedded at a certain depth or more from the surface.
  • FIG. 2A is a diagram showing the interfacial strength at the substrate interface of each thermosetting resin and the interfacial strength at the component interface obtained by the adhesion test.
  • thermosetting resin to which no inorganic filler is added that is, a plurality of samples in which a material equivalent to the filler non-added layer 5A is applied to a substrate or a part and cured, and an inorganic filler is added.
  • the load at which the interface breaks that is, the interface strength
  • the load at which the interface breaks is measured for a plurality of samples that are cured by applying a material equivalent to the thermosetting resin, that is, the filler-added layer 5B, to the substrate or component.
  • the average value and variation of the interface strength were measured.
  • the average value of the interface strength at the substrate interface in the same material as the filler non-added layer 5A was about 105 N (Newton).
  • the average value of the interface strength at the substrate interface in a material equivalent to the filler-added layer 5B was about 61 N (Newton). That is, when the inorganic filler was not added to the thermosetting resin, the interface strength with the PWB substrate was about 170% higher than when the inorganic filler was added.
  • the average value of the interface strength at the part interface in the material equivalent to the filler non-added layer 5A was about 114 N (Newton).
  • the average value of the interface strength at the part interface in a material equivalent to the filler-added layer 5B was about 72 N (Newton). That is, when the inorganic filler is not added to the thermosetting resin, the interface strength with the electronic component is about 160% higher than when the inorganic filler is contained.
  • the adhesion of the filler non-added layer 5A to the substrate 2 and the adhesion to the built-in electronic component 3 are the same as the adhesion of the filler added layer 5B to the substrate 2. It can be inferred that the adhesiveness is higher than that of the built-in electronic component 3.
  • the resin portion 5 is provided with the filler non-added layer 5 ⁇ / b> A in the vicinity of the interface with the substrate portion 2, so that the adhesion between the substrate portion 2 or the built-in electronic component 3 and the resin portion 5 is achieved.
  • the fracture of the interface between the substrate part 2 and the built-in electronic component 3 and the resin part 5 is almost eliminated by the action of the thermal history (heat cycle).
  • FIG. 2B is a diagram showing the number of occurrences of defects obtained by the defect test.
  • MSL Melisture Sensitivity Level
  • the MSL test is a test that measures the humidity sensitivity of package parts placed in a high-humidity environment. Here, the solder for mounting electronic parts is remelted at the interface between the electronic parts and the board part and the resin part. The number of times that connection failure occurred due to intrusion was measured.
  • connection failure did not occur in the sample in which the resin portion was composed of the filler non-added layer and the filler added layer. However, in the sample in which the resin portion is composed only of the filler non-added layer, connection failure may occur.
  • connection failure did not occur in the sample in which the resin part was composed of the filler non-added layer and filler-added layer, but in the sample in which the resin part was composed only of the filler non-added layer, connection failure was not caused. Increased number of occurrences.
  • the filler non-added layer 5A is provided in the vicinity of the solder fillet 4, when the component built-in substrate 1 is mounted on the circuit board of the electronic device by reflow or the like. It can be said that the solder fillet 4 is re-melted and enters the interface between the built-in electronic component 3 or the substrate part 2 and the resin part 5 and connection failure hardly occurs.
  • the reaching height of the solder fillet 4 with respect to the surface of the internal electrode 2C is lower than the height dimension of the built-in electronic component 3 is shown, but the surface of the internal electrode 2C is used as a reference.
  • the reached height of the solder fillet 4 may exceed the height dimension of the built-in electronic component 3.
  • the filler non-added layer 5 ⁇ / b> A is preferably provided at a height that covers the entire inner electrode 2 ⁇ / b> C, the solder fillet 4, and the built-in electronic component 3.
  • the filler non-added layer 5A and the filler added layer 5B are made of a thermosetting resin
  • the filler non-added layer 5A and the filler added layer 5B are other types such as a photocurable resin. You may be comprised with the resin material.
  • FIG. 3 is a side sectional view of the component-embedded substrate 1 in the manufacturing process.
  • the component-embedded substrate 1 is manufactured by being cut out from a mother substrate on which a plurality of component-embedded substrates 1 are integrally formed, but here, only a region where one component-embedded substrate is formed on the mother substrate. Is illustrated.
  • solder paste application process shown in FIG. 3 (S1) is performed.
  • a substrate portion 2 made of a PWB substrate is prepared, and the solder paste 4A is printed and applied to the internal electrode 2C.
  • the solder paste 4A is applied to the surface of each of the two internal electrodes 2C with a uniform thickness.
  • the electronic component placement step shown in FIG. 3 (S2) is performed.
  • the built-in electronic component 3 is placed above the two internal electrodes 2C and the solder paste 4A so that the terminal electrode 3A of the built-in electronic component 3 contacts the solder paste 4A.
  • the reflow process shown in FIG. 3 (S3) is performed.
  • the substrate portion 2 is heated in a reflow furnace, and the solder paste 4A melts and spreads on the terminal electrode 3A and the internal electrode 2C.
  • substrate part 2 is cooled and the solder fillet 4 is formed when the molten solder paste 4A solidifies. In this way, the built-in electronic component 3 is solder-mounted on the board portion 2.
  • the first resin layer forming step shown in FIG. 3 (S4) is performed.
  • a thermosetting resin paste to which no inorganic filler is added is applied to the inner main surface 2A of the substrate unit 2 using a dispenser.
  • the thermosetting resin paste is cured by being heated in a reflow furnace or the like, and the filler non-added layer 5A of the resin portion 5 is formed.
  • the thermosetting resin paste is applied in such a thickness that the entire solder fillet 4 is reliably covered even after curing shrinkage.
  • thermosetting resin paste to which an inorganic filler is added is applied to the surface of the filler non-added layer 5A using a dispenser. And a thermosetting resin paste is hardened by heating in a reflow furnace etc., and the filler addition layer 5B of the resin part 5 is formed. At this time, the thermosetting resin paste is applied in such a thickness that the entire built-in electronic component 3 is covered even after curing shrinkage.
  • the component built-in substrate 1 according to the present embodiment can be manufactured by the manufacturing method as described above.
  • a thermosetting resin paste is shown at the 1st resin layer formation process.
  • the filler non-added layer 5A and the filler-added layer 5B may be formed at the same time without being cured.
  • thermosetting resin paste may be provided using a technique such as lamination or injection molding.
  • a technique such as lamination or injection molding.
  • a semi-cured molded sheet is preferably attached to the substrate portion 2.
  • the filler non-added layer 5A may be applied and formed on the substrate portion 2 using a dispenser or a laminate method, and only the filler added layer 5B may be formed using an injection molding method.
  • FIG. 4 is a side sectional view of the component built-in substrate according to the second embodiment.
  • a substrate portion 12 includes a substrate portion 12, a built-in electronic component 13, a solder fillet 14, a resin portion 15, an external electronic component 16, and an external connection electrode 17.
  • the substrate unit 12 has an inner main surface 12A and an outer main surface 12B. Further, the substrate part 12 is provided with an internal electrode 12C on the inner main surface 12A, an outer electrode 12D on the outer main surface 12B, and a via electrode 12E inside.
  • the external electronic component 16 is flip-chip mounted on the external electrode 12D.
  • the external electronic component 16 is an IC chip (active element) used in a communication-type high-frequency module.
  • the built-in electronic component 13 is solder-mounted on the internal electrode 12C.
  • the built-in electronic component 13 is provided with a terminal electrode 13A on the outer surface.
  • the solder fillet 14 is attached to the terminal electrode 13A of the built-in electronic component 13 and the internal electrode 12C of the board portion 12.
  • the resin part 15 includes a filler non-added layer 15A and a filler added layer 15B.
  • the filler non-added layer 15 ⁇ / b> A covers the entire solder fillet 14, but is laminated on the inner main surface 12 ⁇ / b> A of the substrate portion 12 so that a part of the built-in electronic component 13 is exposed.
  • the filler added layer 15B is laminated on the surface of the filler non-added layer 15A, and is provided thicker by a certain dimension than the height at which the built-in electronic component 13 protrudes from the filler non-added layer 15A.
  • the external connection electrode 17 is formed on the outer surface facing the inner main surface 12A of the resin portion 15.
  • the resin portion 15 includes a via electrode 15 ⁇ / b> C that penetrates the filler non-added layer 15 ⁇ / b> A and the filler added layer 15 ⁇ / b> B and is electrically connected to the internal electrode 12 ⁇ / b> C and the external connection electrode 17 of the substrate portion 12.
  • the filler non-added layer 15A is provided in the vicinity of the interface between the substrate portion 12 and the resin portion 15, so that the substrate portion 12, the built-in electronic component 13 and the resin portion 15 Adhesiveness can be improved, and almost no breakage occurs at the interface between the substrate part 12 or the built-in electronic component 13 and the resin part 15 due to the action of the thermal history (heat cycle). Further, when the component-embedded substrate 11 is mounted on the circuit board of the electronic device by reflow or the like, the solder fillet 14 is remelted and enters the interface between the built-in electronic component 13 or the substrate portion 12 and the resin portion 15, resulting in poor connection. Almost never occurs.
  • FIG. 5 is a side sectional view of the component-embedded substrate 11 in the manufacturing process.
  • the laminated body forming process shown in FIG. 5 (S11) is performed.
  • the filler non-added layer is formed in a state in which the built-in electronic component 13 is solder-mounted on the board portion 12 and the built-in electronic component 13 is embedded in the same procedure as that shown in FIG. 3 in the first embodiment.
  • 15A is formed, and a thermosetting resin paste 15C with an inorganic filler added is applied to the surface of the filler non-added layer 15A.
  • the electrode film forming step shown in FIG. 5 (S12) is performed.
  • the copper foil 17A is attached to the surface of the uncured paste 15C.
  • the paste 15C is cured by being heated in a reflow furnace or the like, and the filler added layer 15B of the resin portion 15 is formed.
  • the electrode patterning step shown in FIG. 5 (S13) is performed.
  • the copper foil 17A is patterned by the subtractive method, and the external connection electrode 17 is formed.
  • a via electrode forming step shown in FIG. 5 (S14) is performed.
  • a via hole reaching the internal electrode 12C is formed in the resin portion 15 by the CO 2 laser, and the via hole is filled with a paste containing Cu or Sn as a main component by vacuum printing and cured. .
  • a resist is formed on the external connection electrode 17, and Ni plating and Au plating are applied to the exposed conductor portion in the via hole. Thereby, the via electrode 15C is formed.
  • the external electronic component mounting process shown in FIG. 5 (S15) is performed.
  • the external electronic component 16 is flip-chip mounted on the external electrode 12 ⁇ / b> D of the substrate unit 12.
  • the component-embedded substrate 11 of this embodiment can be manufactured.
  • FIG. 6 is a side cross-sectional view of the component built-in substrate according to the third embodiment.
  • the component-embedded substrate 21 shown in FIG. 6 includes a first substrate portion 22, a second substrate portion 32, a first embedded electronic component 23, a second embedded electronic component 33, and a first solder fillet 24. And a second solder fillet 34, a resin portion 25, and an external electronic component 26.
  • the substrate unit 22 has an inner main surface 22A and an outer main surface 22B.
  • the substrate part 22 is provided with an inner electrode 22C on the inner main surface 22A, an outer electrode 22D on the outer main surface 22B, and a via electrode 22E inside.
  • the substrate portion 32 has an inner main surface 32A and an outer main surface 32B.
  • the substrate portion 32 is disposed so as to face the inner main surface 32A of the substrate portion 22 so that the inner main surface 32A faces the inner main surface 22A.
  • the substrate part 32 is provided with an internal electrode 32C on the inner main surface 32A, an outer electrode 32D on the outer main surface 32B, and a via electrode 32E inside.
  • the external electronic component 26 is solder-mounted on the external electrode 32D of the board portion 32.
  • the built-in electronic component 23 is solder-mounted on the internal electrode 22 ⁇ / b> C of the substrate unit 22.
  • the built-in electronic component 33 is solder-mounted on the internal electrode 32 ⁇ / b> C of the board portion 32.
  • the built-in electronic components 23 and 33 are provided with terminal electrodes 23A and 33A on the outer surface.
  • the solder fillet 24 is attached to the terminal electrode 23A of the built-in electronic component 23 and the internal electrode 22C of the board portion 22.
  • the solder fillet 34 is attached to the terminal electrode 33 ⁇ / b> A of the built-in electronic component 33 and the internal electrode 32 ⁇ / b> C of the board portion 32.
  • the resin portion 25 includes a filler non-added layer 25A and a filler added layer 25B.
  • the filler non-added layer 25 ⁇ / b> A is provided with a thickness that covers the inner electrode 22 ⁇ / b> C, the solder fillet 24, and the built-in electronic component 23 from the inner main surface 22 ⁇ / b> A of the substrate portion 22.
  • the filler added layer 25B covers the internal electrode 32C, the solder fillet 34, and the built-in electronic component 33 from the inner main surface 32A of the substrate portion 32, and is provided with a thickness that reaches the surface of the filler non-added layer 25A.
  • the resin portion 25 includes a via electrode 25C that penetrates the filler non-added layer 25A and the filler added layer 25B and is electrically connected to the internal electrode 22C of the substrate portion 22 and the internal electrode 32C of the substrate portion 32.
  • the external electrode 22D of the substrate unit 22 is used as an external connection electrode.
  • component-embedded substrate 21 In the component-embedded substrate 21 according to the present embodiment, more embedded electronic components can be mounted at a higher density than the component-embedded substrates 1 and 11 according to the first and second embodiments.
  • the filler non-added layer 25 ⁇ / b> A but the filler added layer 25 ⁇ / b> B is provided in the vicinity of the interface between the substrate part 32 and the resin part 25.
  • the solder fillet 34 may be remelted and enter the interface between the built-in electronic component 33 or the substrate portion 32 and the resin portion 25 to cause a connection failure.
  • the filler non-added layer 25A is provided in the vicinity of the interface between the substrate part 22 and the resin part 25, at least the fracture at the interface between the resin part 25 and the substrate part 22 hardly occurs.
  • the solder fillet 24 re-melts and enters the interface between the built-in electronic component 23 or the substrate portion 22 and the resin portion 25, resulting in poor connection. Almost never occurs.
  • the component-embedded substrate 21 can be manufactured by bonding a member on the substrate unit 22 side and a member on the substrate unit 32 side.
  • a member in which the substrate portion 22 and the filler non-added layer 25A are integrally formed and a member in which the substrate portion 32 and the filler added layer 25B are integrally formed are formed, and both members are made of a conductive adhesive.
  • the component-embedded substrate 21 may be manufactured by pasting together. Further, after the member on the substrate part 22 side and the member on the substrate part 32 side are bonded and cured in a state where the filler non-added layer 25A and the filler added layer 25B are uncured, the via electrode 25C is formed, The component built-in substrate 21 may be manufactured.
  • the filler non-added layer 25A is provided in the vicinity of the substrate portion 22 in the present embodiment.
  • the filler non-added layer 25A is provided in the vicinity of the substrate portion 32, and the filler added layer is provided in the vicinity of the substrate portion 22.
  • 25B may be provided.
  • FIG. 7 is a side sectional view of the component built-in substrate according to the fourth embodiment.
  • first board portion 42 includes a first board portion 42, a second board portion 52, a first built-in electronic component 43, a second built-in electronic component 53, and a first solder fillet 44.
  • a second solder fillet 54 includes a resin portion 45, and an external electronic component 46.
  • the substrate part 42 has an inner main surface 42A and an outer main surface 42B.
  • the substrate part 42 is provided with an inner electrode 42C on the inner main surface 42A, an outer electrode 42D on the outer main surface 42B, and a via electrode 42E inside.
  • the substrate portion 52 has an inner main surface 52A and an outer main surface 52B.
  • the substrate portion 52 is disposed so as to face the inner main surface 52A of the substrate portion 42 so that the inner main surface 52A faces the inner main surface 42A.
  • the substrate portion 52 has an inner electrode 52C provided on the inner main surface 52A, an outer electrode 52D provided on the outer main surface 52B, and a via electrode 52E provided therein.
  • the external electronic component 46 is solder-mounted on the external electrode 52D of the board portion 52.
  • the built-in electronic component 43 is solder-mounted on the internal electrode 42 ⁇ / b> C of the board portion 42.
  • the built-in electronic component 53 is solder-mounted on the internal electrode 52 ⁇ / b> C of the substrate unit 52.
  • the built-in electronic components 43 and 53 are provided with terminal electrodes 43A and 53A on the outer surface.
  • the solder fillet 44 is attached to the terminal electrode 43A of the built-in electronic component 43 and the internal electrode 42C of the board portion 42.
  • the solder fillet 54 is attached to the terminal electrode 53A of the built-in electronic component 53 and the internal electrode 52C of the board portion 52.
  • the resin part 45 includes a first filler non-added layer 45A, a filler added layer 45B, and a second filler non-added layer 45C.
  • the filler non-added layer 45 ⁇ / b> A is provided with a thickness that covers the inner electrode 42 ⁇ / b> C, the solder fillet 44, and the built-in electronic component 43 from the inner main surface 42 ⁇ / b> A of the substrate portion 42.
  • the filler non-added layer 45 ⁇ / b> C is provided with a thickness covering the inner main surface 52 ⁇ / b> A of the substrate portion 52 from the internal electrode 52 ⁇ / b> C, the solder fillet 54, and the built-in electronic component 53.
  • the filler addition layer 45B is provided between the filler non-addition layer 45A and the filler non-addition layer 45C.
  • the resin part 45 includes a via electrode 45D that penetrates the filler non-added layers 45A and 45C and the filler added layer 45B and is electrically connected to the internal electrode 42C of the substrate part 42 and the internal electrode 52C of the substrate part 52.
  • the external electrode 42B of the substrate part 42 is used as an external connection electrode.
  • the component built-in substrate 41 it is possible to mount more built-in electronic components at a higher density than the component built-in substrates 1 and 11 according to the first embodiment and the second embodiment.
  • the filler non-added layer 45 ⁇ / b> A is provided in the vicinity of the interface between the substrate portion 42 and the resin portion 45, but the filler is not added in the vicinity of the interface between the substrate portion 52 and the resin portion 45.
  • a layer 45C is provided. Therefore, not only the adhesion between the substrate part 42 or the built-in electronic component 43 and the resin part 45 but also the adhesion between the substrate part 52 or the built-in electronic component 53 and the resin part 45 is high. Thereby, the interface between the substrate portions 42 and 52 and the resin portion 45 hardly breaks.
  • the solder fillets 44 and 54 are remelted at the interface between the built-in electronic components 43 and 53 and the substrate portions 42 and 52 and the resin portion 45. Therefore, there is almost no connection failure.
  • the filler non-added layers 45A and 45C may be provided with such thicknesses that a part of the built-in electronic components 43 and 53 protrudes, respectively.
  • the component-embedded substrate 41 can be manufactured by bonding a member on the substrate part 42 side and a member on the substrate part 52 side.
  • the component-side substrate 41 may be manufactured by forming a member on the substrate portion 42 side and a member on the substrate portion 52 side, and bonding both members with a conductive adhesive or the like. Good.
  • the component-side substrate 41 is manufactured by forming the via electrode 45D after the member on the substrate portion 42 side and the member on the substrate portion 52 side are bonded and cured with the filler added layer 45B being uncured. You may make it do.
  • terminal electrodes 4, 14, 24, 34, 44, 54 ... solder fillets 4A ... solder paste 5, 15, 25, 45 ... Resin portions 5A, 15A, 25A, 45A, 45C ... Filler non-added layers 5B, 15B, 25B, 45B ... Filler added layer 1 , 26, 46 ... electronic component external 17 ... external connection electrodes 17A ... copper foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

　部品内蔵基板（１）は、基板部（２）と、内蔵電子部品（３）と、樹脂部（５）と、を備える。基板部（２）は、内側主面（２Ａ）に設けられた内部電極（２Ｃ）を有する。内蔵電子部品（３）は、端子電極（３Ａ）を有し、端子電極（３Ａ）と内部電極（２Ｃ）とに付着するはんだフィレット（４）を介して基板部（２）に実装される。樹脂部（５）は、内蔵電子部品（３）が埋め込まれた状態で基板部（２）に積層される。樹脂部（５）は、フィラー非添加層（５Ａ）とフィラー添加層（５Ｂ）とを備える。フィラー非添加層（５Ａ）は、内側主面（２Ａ）から少なくともはんだフィレット（４）を覆う高さまで設けられる。フィラー添加層（５Ｂ）は、無機フィラーが添加されており、フィラー非添加層（５Ａ）との界面から少なくとも内蔵電子部品（３）を覆う高さまで設けられる。

Description

部品内蔵基板
　本発明は、電子部品が埋め込まれた部品内蔵基板に関する。特には、埋め込まれた電子部品がはんだ実装されている部品内蔵基板に関する。
　電子部品の高密度実装のために、電子部品が埋め込まれた部品内蔵基板が利用されている。部品内蔵基板は、ＰＷＢ（Ｐｒｉｎｔｅｄ　Ｗｉｒｉｎｇ　Ｂｏａｒｄ）基板や、セラミック基板、支持板などに電子部品をはんだ実装し、熱硬化性樹脂などをラミネート、またはディスペンス、もしくは射出成型することで電子部品を埋め込み、熱硬化性樹脂を硬化させて構成される。
　部品内蔵基板では、部品内蔵基板の製造時に生じる樹脂層の硬化収縮により、基板の反りが発生することがある。そこで、樹脂層の硬化収縮を抑制するために、無機フィラーが熱硬化性樹脂に添加されることがある（例えば、特許文献１参照。）。
　図８は、特許文献１を参考にした部品内蔵基板の構成例を示す側面断面図である。
　部品内蔵基板１０１は、配線基板１１０，１２０と、受動電子部品１３０と、半導体ＩＣチップ１３１と、コンポジット材１４０と、樹脂材１５０と、を備えている。配線基板１１０，１２０は、コンポジット材１４０および樹脂材１５０を間に介して対向するように配置されている。コンポジット材１４０は、無機フィラーが添加された熱硬化性樹脂からなる。樹脂材１５０は、コンポジット材１４０の外側に配置されており、無機フィラーが添加されていない熱硬化性樹脂からなる。受動電子部品１３０はコンポジット材１４０に埋め込まれており、配線基板１１０の電極にはんだ付けして配線基板１１０に実装されている。半導体ＩＣチップ１３１は、配線基板１２０の外面の電極にはんだ付けして配線基板１２０に実装されている。
　この部品内蔵基板１０１では、受動電子部品１３０が埋め込まれているコンポジット材１４０に無機フィラーが添加されているので、熱硬化性樹脂の硬化収縮が抑制される。また、複数のモジュールが集成された状態から個別のモジュールを切り出す際に、無機フィラーが添加されているコンポジット材１４０が切断されると、ルータ等の切断刃の損耗が激しくなるため、無機フィラーが添加されていない樹脂材１５０が切断され、これにより切断刃の損耗が抑えられる。
特開２００２－７６５７１号公報
　コンポジット材１４０に無機フィラーが添加されていることにより、受動電子部品１３０や配線基板１１０，１２０とコンポジット材１４０との界面での密着性は、コンポジット材１４０に無機フィラーが添加されていない場合よりも低下する。すると、部品内蔵基板１０１を電子機器の回路基板にリフローなどによって実装する際に、受動電子部品１３０や配線基板１１０，１２０とコンポジット材１４０との界面に、受動電子部品１３０の実装用はんだが再溶融して入り込んで接続不良が発生することがある。また、熱履歴（ヒートサイクル）の作用で受動電子部品１３０や配線基板１１０，１２０とコンポジット材１４０との界面の破断（デラミネーション）が生じやすくなる。
　そこで本発明は、無機フィラーを利用して基板の反りを抑制しても、樹脂層の界面での密着性の低下を抑制することができる部品内蔵基板を提供することを目的とする。
　本発明に係る部品内蔵基板は、基板部と、内蔵電子部品と、樹脂部と、を備えている。基板部は、内側主面と、内側主面に設けられた内部電極とを有している。内蔵電子部品は、端子電極を有し、端子電極と内部電極とに付着するはんだフィレットを介して基板部に実装されている。樹脂部は、内蔵電子部品が埋め込まれた状態で基板部に積層されている。そして、樹脂部は、フィラー非添加層とフィラー添加層とを備えている。フィラー非添加層は、無機フィラーが添加されておらず、内側主面から少なくともはんだフィレットを覆う高さまで設けられている。フィラー添加層は、無機フィラーが添加されており、フィラー非添加層との界面から少なくとも内蔵電子部品を覆う高さまで設けられている。
　この部品内蔵基板は、第２の基板部と第２の内蔵電子部品とをさらに備えると好適である。第２の基板部は、樹脂部を間に介して前記基板部と対向するように配置される。第２の内蔵電子部品は、樹脂部に埋め込まれた状態で、第２の基板部に実装される。
　本発明に係る部品内蔵基板は、第１の基板部と、第２の基板部と、第１の内蔵電子部品と、第２の内蔵電子部品と、樹脂部と、を備えている。第１の基板部および第２の基板部は、互いの内側主面が対向するように配置されており、それぞれ、内側主面に設けられた内部電極を有している。第１の内蔵電子部品は、端子電極を有し、端子電極と内部電極とに付着する第1のはんだフィレットを介して第1の基板部に実装されている。第２の内蔵電子部品は、端子電極を有し、端子電極と内部電極とに付着する第２のはんだフィレットを介して第２の基板部の内部電極に実装されている。樹脂部は、第１の基板部と第２の基板部との間に積層されており、第１の内蔵電子部品および第２の内蔵電子部品が埋め込まれている。そして、樹脂部は、第１のフィラー非添加層と第２のフィラー非添加層とフィラー添加層とを備えている。第１のフィラー非添加層は、無機フィラーが添加されておらず、第１の基板部の内側主面から少なくとも第１のはんだフィレットを覆う高さまで設けられている。第２のフィラー非添加層は、無機フィラーが添加されておらず、第２の基板部の内側主面から少なくとも第２のはんだフィレットを覆う高さまで設けられている。フィラー添加層は、無機フィラーが添加されており、第１のフィラー非添加層との界面から第２のフィラー非添加層との界面まで設けられている。
　これらの構成によれば、フィラー添加層が設けられることで、部品内蔵基板の反りが低減される。また、フィラー非添加層が内側主面からはんだフィレットを覆う高さまで設けられることで、基板部や電子部品と樹脂部との密着性が高いものになる。
　本発明によれば、部品内蔵基板の反りが低減される上、部品内蔵基板をリフローなどによって電子機器の回路基板などに実装する際に、内蔵電子部品や基板部と樹脂部との界面に内蔵電子部品の実装用はんだが再溶融して入り込むことを防ぐことができる。また、熱履歴（ヒートサイクル）の作用で内蔵電子部品や基板部と樹脂部との界面が破断することを防ぐことができる。
第１の実施形態に係る部品内蔵基板の構成を説明する側面断面図である。 第１の実施形態に係る部品内蔵基板における界面強度と不良発生数とについて説明する図である。 第１の実施形態に係る部品内蔵基板の製造方法を説明する側面断面図である。 第２の実施形態に係る部品内蔵基板の構成を説明する側面断面図である。 第２の実施形態に係る部品内蔵基板の製造方法を説明する側面断面図である。 第３の実施形態に係る部品内蔵基板の構成を説明する側面断面図である。 第４の実施形態に係る部品内蔵基板の構成を説明する側面断面図である。 従来の部品内蔵基板の構成を説明する側面断面図である。
　以下、本発明の実施形態について図１～７を参照して説明する。各図では、導電性を持つ部材を実直線によるハッチングで示し、絶縁性を持つ部材を非実直線によるハッチングで示す。
≪第１の実施形態≫
　以下、本発明の第１の実施形態に係る部品内蔵基板の構成と製造方法とを説明する。
　図１は、第１の実施形態に係る部品内蔵基板の側面断面図である。
　図１に示す部品内蔵基板１は、基板部２と、内蔵電子部品３と、はんだフィレット４と、樹脂部５と、を備えている。
　部品内蔵基板１は、基板部２に内蔵電子部品３を搭載し、未硬化状態の樹脂部５に内蔵電子部品３を埋め込み、樹脂部５を硬化させて構成されている。基板部２としては、ＰＷＢ（Ｐｒｉｎｔｅｄ　Ｗｉｒｉｎｇ　Ｂｏａｒｄ）基板や、セラミック基板、支持板などを採用することができる。内蔵電子部品としては、コンデンサやコイル、抵抗チップなどの受動部品や、ＩＣチップなどの能動部品を採用することができる。樹脂部５としては、熱硬化性樹脂や光硬化性樹脂などを採用することができる。樹脂部５に内蔵電子部品３を埋め込むためには、ラミネート、ディスペンス、射出成型などの手法を採用することができる。
　より具体的な部品内蔵基板１の構成を説明すると、基板部２は、ここではＰＷＢ基板からなり、互いに対向する内側主面２Ａと外側主面２Ｂとを有している。また、基板部２は、内側主面２Ａに２つの内部電極２Ｃが設けられ、外側主面２Ｂに２つの外部電極２Ｄが設けられ、内部に２つのビア電極２Ｅが設けられている。２つの内部電極２Ｃは、それぞれ平面形状が矩形であり、互いの間に間隔をあけて設けられている。２つの外部電極２Ｄは、それぞれ平面形状が矩形であり、互いの間に間隔をあけて設けられている。２つのビア電極２Ｅは、それぞれ１つの内部電極２Ｃと１つの外部電極２Ｄとに導通していて、互いの間に間隔をあけて設けられている。
　内蔵電子部品３は、ここでは受動部品であり、直方体状の外面を有している。また、内蔵電子部品は、外面に２つの端子電極３Ａが設けられている。２つの端子電極３Ａは、それぞれ、内蔵電子部品３の対向する端面の全面と、その端面に交差する四側面における端面から一定距離の領域と、に設けられている。２つの端子電極３Ａは、互いの間に間隔をあけて設けられている。
　内蔵電子部品３は、各端子電極３Ａを各内部電極２Ｃにはんだ付けすることで、基板部２の内側主面２Ａに実装されている。そのため、２つのはんだフィレット４が、各端子電極３Ａと各内部電極２Ｃとに付着して設けられている。各はんだフィレット４は、内部電極２Ｃに濡れ広がるとともに端子電極３Ａに濡れ広がり、内部電極２Ｃと端子電極３Ａとが近接する角付近に体積の大半が集まった状態で凝固している。ここでは、内部電極２Ｃの表面を基準にして内部電極２Ｃの表面から離れる方向に各はんだフィレット４が到達する距離（到達高さ）は、内部電極２Ｃの表面を基準にした内蔵電子部品３の高さ寸法よりも低くなっている。
　樹脂部５は、内蔵電子部品３およびはんだフィレット４が埋め込まれた状態で基板部２の内側主面２Ａに積層されている。そして、樹脂部５は、フィラー非添加層５Ａとフィラー添加層５Ｂとを備えている。フィラー非添加層５Ａは、無機フィラーが添加されていない熱硬化性樹脂から構成されている。フィラー添加層５Ｂは、フィラー非添加層５Ａと同一の熱硬化性樹脂に、無機フィラーが添加されて構成されている。なお、フィラー非添加層５Ａとフィラー添加層５Ｂとは、異なる種類の熱硬化性樹脂から構成されていてもよい。フィラー添加層５Ｂにおける無機フィラーの含有量は、部品内蔵基板１の反りに応じて調整されると好適である。
　フィラー非添加層５Ａは、基板部２の内側主面２Ａから少なくとも、内部電極２Ｃおよびはんだフィレット４を覆う高さまで略一様な厚みで設けられている。フィラー非添加層５Ａは、内蔵電子部品３と基板部２との間の、２つの内部電極２Ｃによって挟まれる空間にまで入り込んでいる。ここでは、前述のように、内部電極２Ｃの表面を基準にしたはんだフィレット４の到達高さが内蔵電子部品３の高さ寸法よりも低いため、フィラー非添加層５Ａは、内部電極２Ｃおよびはんだフィレット４の全体を覆うが内蔵電子部品３の一部は露出するように設けられている。即ち、フィラー非添加層５Ａは、内側主面２Ａからはんだフィレット４の到達高さを超え、内蔵電子部品３の高さ寸法を超えることの無い厚みで設けられている。
　フィラー添加層５Ｂは、フィラー非添加層５Ａとの界面から少なくとも内蔵電子部品３の全体を覆う高さまで、略一様な厚みで設けられている。具体的には、フィラー添加層５Ｂは、内蔵電子部品３がフィラー非添加層５Ａから突出する高さよりも、一定寸法だけ厚く設けられていて、これにより、内蔵電子部品３がフィラー添加層５Ｂの表面から一定の深さ以上に埋め込まれるようにしている。
　ここで、無機フィラーが添加されていない熱硬化性樹脂と、無機フィラーが添加されている熱硬化性樹脂とで行った密着性試験について説明する。図２（Ａ）は、密着性試験により得られた、各熱硬化性樹脂の基板界面での界面強度、および、部品界面での界面強度を示す図である。
　密着性試験においては、無機フィラーが添加されていない熱硬化性樹脂、即ち、フィラー非添加層５Ａと同等な材料を基板や部品に塗布して硬化させた複数のサンプルと、無機フィラーが添加されている熱硬化性樹脂、即ち、フィラー添加層５Ｂと同等な材料を基板や部品に塗布して硬化させた複数のサンプルと、に対して、界面の破断が生じる荷重、即ち界面強度を測定し、界面強度の平均値とばらつきを計測した。
　この密着性試験によれば、フィラー非添加層５Ａと同等な材料における基板界面での界面強度の平均値は、約１０５Ｎ（ニュートン）であった。一方、フィラー添加層５Ｂと同等な材料における基板界面での界面強度の平均値は、約６１Ｎ（ニュートン）であった。即ち、熱硬化性樹脂に無機フィラーが添加されない場合には、無機フィラーが添加されている場合よりも、ＰＷＢ基板との界面強度が約１７０％高いものであった。
　また、フィラー非添加層５Ａと同等な材料における部品界面での界面強度の平均値は、約１１４Ｎ（ニュートン）であった。一方、フィラー添加層５Ｂと同等な材料における部品界面での界面強度の平均値は、約７２Ｎ（ニュートン）であった。即ち、熱硬化性樹脂に無機フィラーが添加されない場合には、無機フィラーを含有する場合よりも、電子部品との界面強度が約１６０％高いものであった。
　このことから、本実施形態の部品内蔵基板１では、フィラー非添加層５Ａの基板部２との密着性および内蔵電子部品３との密着性は、フィラー添加層５Ｂの基板部２との密着性および内蔵電子部品３との密着性よりも高いことが推認できる。このため、部品内蔵基板１のように、樹脂部５において、基板部２との界面近傍にフィラー非添加層５Ａを設けることで、基板部２や内蔵電子部品３と樹脂部５との密着性を高めることができ、熱履歴（ヒートサイクル）の作用で基板部２や内蔵電子部品３と樹脂部５との界面に破断が発生することが殆ど無くなる。
　また、次に、樹脂部をフィラー非添加層とフィラー添加層とで構成した部品内蔵基板と、樹脂部をフィラー添加層のみで構成した部品内蔵基板とにより行った不良試験について説明する。図２（Ｂ）は、不良試験により得られた不良発生回数を示す図である。
　不良試験としては、樹脂部をフィラー非添加層とフィラー添加層とで構成した部品内蔵基板の複数のサンプルと、樹脂部をフィラー添加層のみで構成した部品内蔵基板の複数のサンプルと、に対して、ＭＳＬ(Ｍｏｉｓｔｕｒｅ　Ｓｅｎｓｉｔｉｖｉｔｙ　Ｌｅｖｅｌ）試験を実施した。ＭＳＬ試験は、高湿環境下におかれたパッケージ部品の湿度感受性を測定する試験であり、ここでは、電子部品や基板部と樹脂部との界面に、電子部品の実装用はんだが再溶融して入り込んで接続不良が発生する回数を測定した。
　まず、温度３０℃、湿度６０％ＲＨの環境下に１６８時間置かれた部品内蔵基板に対して、最高温度２６０℃でのリフロー処理を５回行った場合について説明する。この場合には、樹脂部をフィラー非添加層とフィラー添加層とで構成したサンプルでは、接続不良が発生することはなかった。しかしながら、樹脂部をフィラー非添加層のみで構成したサンプルでは、接続不良が発生することがあった。
　次に、温度３０℃、湿度６０％ＲＨの環境下により長い期間、４週間置かれた部品内蔵基板に対して、最高温度２６０℃でのリフロー処理を５回行った場合について説明する。この場合にも、樹脂部をフィラー非添加層とフィラー添加層とで構成したサンプルでは、接続不良が発生することはなかったが、樹脂部をフィラー非添加層のみで構成したサンプルでは、接続不良が発生する回数が増加した。
　このため、本実施形態の部品内蔵基板１においては、はんだフィレット４の近傍にフィラー非添加層５Ａを設けているために、部品内蔵基板１を電子機器の回路基板にリフローなどによって実装する際に、内蔵電子部品３や基板部２と樹脂部５との界面に、はんだフィレット４が再溶融して入り込んで接続不良が発生することが殆ど無いといえる。
　なお、本実施形態においては、内部電極２Ｃの表面を基準にしたはんだフィレット４の到達高さが内蔵電子部品３の高さ寸法よりも低い例を示したが、内部電極２Ｃの表面を基準にしたはんだフィレット４の到達高さが内蔵電子部品３の高さ寸法を超えるようにしてもよい。その場合には、フィラー非添加層５Ａは、内部電極２Ｃ、はんだフィレット４、および、内蔵電子部品３の全体を覆う高さで設けるようにすると好適である。
　また、ここでは、フィラー非添加層５Ａおよびフィラー添加層５Ｂが熱硬化性樹脂により構成されている例を示したが、フィラー非添加層５Ａおよびフィラー添加層５Ｂは光硬化性樹脂など、他の樹脂材により構成されていてもよい。
　次に、部品内蔵基板１の製造方法の一例について説明する。
　図３は、部品内蔵基板１の製造工程における側面断面図を示す図である。なお、一般に、部品内蔵基板１は、複数の部品内蔵基板１が一体に形成された母基板から切り出されて製造されるが、ここでは、母基板における１つの部品内蔵基板が形成される領域のみを図示する。
　部品内蔵基板１の製造工程では、最初に、図３（Ｓ１）に示すはんだペースト塗布工程が実施される。はんだペースト塗布工程では、ＰＷＢ基板からなる基板部２が用意され、内部電極２Ｃにはんだペースト４Ａが印刷塗布される。はんだペースト４Ａは、２つの内部電極２Ｃそれぞれの表面に一様な厚みで塗布される。
　次に、図３（Ｓ２）に示す電子部品配置工程が実施される。電子部品配置工程では、内蔵電子部品３の端子電極３Ａがはんだペースト４Ａに接触するように、２つの内部電極２Ｃおよびはんだペースト４Ａの上方に内蔵電子部品３が配置される。
　次に、図３（Ｓ３）に示すリフロー工程が実施される。リフロー工程では、基板部２がリフロー炉で加熱され、はんだペースト４Ａが溶融して端子電極３Ａと内部電極２Ｃとに濡れ広がる。そして、基板部２が冷却されて、溶融したはんだペースト４Ａが凝固することによりはんだフィレット４が形成される。このようにして、内蔵電子部品３が基板部２にはんだ実装される。
　次に、図３（Ｓ４）に示す第１の樹脂層形成工程が実施される。第１の樹脂層形成工程では、無機フィラーが添加されていない熱硬化性樹脂ペーストが、ディスペンサを用いて基板部２の内側主面２Ａに塗布される。そして、リフロー炉などで加熱されることで熱硬化性樹脂ペーストが硬化され、樹脂部５のフィラー非添加層５Ａが形成される。この際、熱硬化性樹脂ペーストは、硬化収縮後にも、はんだフィレット４の全体が確実に覆われるような厚みで塗布される。
　次に、図３（Ｓ５）に示す第２の樹脂層形成工程が実施される。第２の樹脂層形成工程では、無機フィラーが添加されている熱硬化性樹脂ペーストが、ディスペンサを用いてフィラー非添加層５Ａの表面に塗布される。そして、リフロー炉などで加熱されることで熱硬化性樹脂ペーストが硬化され、樹脂部５のフィラー添加層５Ｂが形成される。この際、熱硬化性樹脂ペーストは、内蔵電子部品３の全体が硬化収縮後にも覆われるような厚みで塗布される。
　以上のような製造方法により、本実施形態に係る部品内蔵基板１は製造することができる。なお、ここでは、第１の樹脂層形成工程で熱硬化性樹脂ペーストを加熱硬化させてフィラー非添加層５Ａを形成する例を示したが、第１の樹脂層形成工程では熱硬化性樹脂ペーストを硬化させずに、第２の樹脂層形成工程において加熱硬化させて、フィラー非添加層５Ａとフィラー添加層５Ｂとを同時に形成するようにしてもよい。
　また、ここではディスペンサを用いて熱硬化性樹脂ペーストを塗布する例を示したが、ラミネートや射出成型などの手法を用いて、熱硬化性樹脂ペーストを設けるようにしてもよい。ラミネートの手法を用いてフィラー非添加層５Ａを形成する場合には、半硬化状態の成型シートを基板部２に貼り付けるようにするとよい。また、フィラー非添加層５Ａについては、ディスペンサやラミネートの手法を用いて基板部２に塗布形成し、フィラー添加層５Ｂについてのみ射出成型の手法を用いて形成するようにしてもよい。
　その他、部品内蔵基板１の具体的構成や各製造工程の詳細などは、適宜設計変更可能であり、実施形態に記載された作用及び効果は、本発明から生じる作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、実施形態の記載に限定されるものではない。
≪第２の実施形態≫
　次に、本発明の第２の実施形態に係る部品内蔵基板の構成と製造方法とを説明する。
　図４は、第２の実施形態に係る部品内蔵基板の側面断面図である。
　図４に示す部品内蔵基板１１は、基板部１２と、内蔵電子部品１３と、はんだフィレット１４と、樹脂部１５と、外付電子部品１６と、外部接続電極１７と、を備えている。
　基板部１２は、内側主面１２Ａと外側主面１２Ｂとを有している。また、基板部１２は、内側主面１２Ａに内部電極１２Ｃが設けられ、外側主面１２Ｂに外部電極１２Ｄが設けられ、内部にビア電極１２Ｅが設けられている。
　外付電子部品１６は、外部電極１２Ｄ上にフリップチップ実装されている。この外付電子部品１６は、ここでは通信系の高周波モジュールに用いられるＩＣチップ（能動素子）である。内蔵電子部品１３は、内部電極１２Ｃ上にはんだ実装されている。内蔵電子部品１３は、外面に端子電極１３Ａが設けられている。はんだフィレット１４は、内蔵電子部品１３の端子電極１３Ａと、基板部１２の内部電極１２Ｃとに付着している。
　樹脂部１５は、フィラー非添加層１５Ａとフィラー添加層１５Ｂとを備えている。フィラー非添加層１５Ａは、はんだフィレット１４の全体を覆うが、内蔵電子部品１３の一部が露出するように、基板部１２の内側主面１２Ａに積層して設けられている。フィラー添加層１５Ｂは、フィラー非添加層１５Ａの表面に積層されており、内蔵電子部品１３がフィラー非添加層１５Ａから突出する高さよりも、一定寸法だけ厚く設けられている。
　外部接続電極１７は、樹脂部１５の内側主面１２Ａに対向する外面に形成されている。樹脂部１５は、フィラー非添加層１５Ａおよびフィラー添加層１５Ｂを貫通し、基板部１２の内部電極１２Ｃと外部接続電極１７とに導通するビア電極１５Ｃを備えている。
　本実施形態に係る部品内蔵基板１１においても、基板部１２と樹脂部１５との界面近傍にフィラー非添加層１５Ａが設けられているので、基板部１２や内蔵電子部品１３と樹脂部１５との密着性を高めることができ、熱履歴（ヒートサイクル）の作用で基板部１２や内蔵電子部品１３と樹脂部１５との界面に破断が発生することが殆ど無くなる。また、部品内蔵基板１１を電子機器の回路基板にリフローなどによって実装する際に、内蔵電子部品１３や基板部１２と樹脂部１５との界面に、はんだフィレット１４が再溶融して入り込んで接続不良が発生することも殆ど無くなる。
　次に、部品内蔵基板１１の製造方法の一例について説明する。
　図５は、部品内蔵基板１１の製造工程における側面断面図を示す図である。
　部品内蔵基板１１の製造工程では、最初に、図５（Ｓ１１）に示す積層体形成工程が実施される。積層体形成工程では、第１の実施形態において図３で示した手順と同様の手順で、基板部１２に内蔵電子部品１３がはんだ実装され、内蔵電子部品１３を埋め込んだ状態でフィラー非添加層１５Ａが形成され、フィラー非添加層１５Ａの表面に無機フィラーを添加した熱硬化性樹脂のペースト１５Ｃが塗布される。
　次に、図５（Ｓ１２）に示す電極膜形成工程が実施される。電極膜形成工程では、未硬化状態のペースト１５Ｃの表面に銅箔１７Ａが張り付けられる。そして、リフロー炉などで加熱されることでペースト１５Ｃが硬化され、樹脂部１５のフィラー添加層１５Ｂが形成される。
　次に、図５（Ｓ１３）に示す電極パターニング工程が実施される。電極パターニング工程では、サブトラクティブ法により、銅箔１７Ａがパターニングされ、外部接続電極１７が形成される。
　次に、図５（Ｓ１４）に示すビア電極形成工程が実施される。ビア電極形成工程では、ＣＯ２レーザーにより、樹脂部１５に内部電極１２Ｃに到達するビア穴が形成され、ビア穴にＣｕやＳｎを主成分とするペーストが真空印刷で充填されてから硬化される。そして、外部接続電極１７上にレジストが形成され、ビア穴内の導体露出部分にＮｉメッキとＡｕメッキとが施される。これによりビア電極１５Ｃが形成される。
　次に、図５（Ｓ１５）に示す外付電子部品実装工程が実施される。外付電子部品実装工程では、外付電子部品１６が、基板部１２の外部電極１２Ｄにフリップチップ実装される。
　以上の工程により、本実施形態の部品内蔵基板１１は製造することができる。
≪第３の実施形態≫
　次に、本発明の第３の実施形態に係る部品内蔵基板の構成を説明する。
　図６は、第３の実施形態に係る部品内蔵基板の側面断面図である。
　図６に示す部品内蔵基板２１は、第１の基板部２２と、第２の基板部３２と、第１の内蔵電子部品２３と、第２の内蔵電子部品３３と、第１のはんだフィレット２４と、第２のはんだフィレット３４と、樹脂部２５と、外付電子部品２６と、を備えている。
　基板部２２は、内側主面２２Ａと外側主面２２Ｂとを有している。基板部２２は、内側主面２２Ａに内部電極２２Ｃが設けられ、外側主面２２Ｂに外部電極２２Ｄが設けられ、内部にビア電極２２Ｅが設けられている。
　また、基板部３２とは、内側主面３２Ａと外側主面３２Ｂとを有している。基板部３２は、基板部２２の内側主面２２Ａに対して内側主面３２Ａが対向するように、向かい合わせに配置されている。また、基板部３２は、内側主面３２Ａに内部電極３２Ｃが設けられ、外側主面３２Ｂに外部電極３２Ｄが設けられ、内部にビア電極３２Ｅが設けられている。
　外付電子部品２６は、基板部３２の外部電極３２Ｄ上にはんだ実装されている。内蔵電子部品２３は、基板部２２の内部電極２２Ｃ上にはんだ実装されている。内蔵電子部品３３は、基板部３２の内部電極３２Ｃ上にはんだ実装されている。内蔵電子部品２３，３３は、外面に端子電極２３Ａ，３３Ａが設けられている。はんだフィレット２４は、内蔵電子部品２３の端子電極２３Ａと、基板部２２の内部電極２２Ｃとに付着している。はんだフィレット３４は、内蔵電子部品３３の端子電極３３Ａと、基板部３２の内部電極３２Ｃとに付着している。
　樹脂部２５は、フィラー非添加層２５Ａとフィラー添加層２５Ｂとを備えている。フィラー非添加層２５Ａは、基板部２２の内側主面２２Ａから内部電極２２Ｃ、はんだフィレット２４、および、内蔵電子部品２３を覆う厚みで設けられている。フィラー添加層２５Ｂは、基板部３２の内側主面３２Ａから内部電極３２Ｃ、はんだフィレット３４、および、内蔵電子部品３３を覆い、フィラー非添加層２５Ａの表面に到達する厚みで設けられている。
　樹脂部２５は、フィラー非添加層２５Ａおよびフィラー添加層２５Ｂを貫通し、基板部２２の内部電極２２Ｃと基板部３２の内部電極３２Ｃとに導通するビア電極２５Ｃを備えている。基板部２２の外部電極２２Ｄは、外部接続電極として利用されるものである。
　本実施形態に係る部品内蔵基板２１においては、第１の実施形態や第２の実施形態に係る部品内蔵基板１，１１よりも、さらに多くの内蔵電子部品の高密度実装が可能になる。
　また、部品内蔵基板２１においては、基板部３２と樹脂部２５との界面近傍には、フィラー非添加層２５Ａではなく、フィラー添加層２５Ｂが設けられているため、樹脂部２５と基板部３２との界面における破断が発生することや、内蔵電子部品３３や基板部３２と樹脂部２５との界面にはんだフィレット３４が再溶融して入り込んで接続不良が発生する危険性がある。しかしながら、基板部２２と樹脂部２５との界面近傍にはフィラー非添加層２５Ａが設けられているので、少なくとも、樹脂部２５と基板部２２との界面における破断が発生することは殆ど無い。また、部品内蔵基板２１を電子機器の回路基板にリフローなどによって実装する際に、内蔵電子部品２３や基板部２２と樹脂部２５との界面に、はんだフィレット２４が再溶融して入り込んで接続不良が発生することも殆ど無い。
　なお、部品内蔵基板２１は、基板部２２側の部材と基板部３２側の部材とを貼り合わせて製造することができる。例えば、基板部２２とフィラー非添加層２５Ａとを一体に形成した部材と、基板部３２とフィラー添加層２５Ｂとを一体に形成した部材とをそれぞれ形成しておき、両部材を導電性接着剤などで貼り合わせるようにして、部品内蔵基板２１を製造するようにしてもよい。また、基板部２２側の部材と基板部３２側の部材とを、フィラー非添加層２５Ａやフィラー添加層２５Ｂが未硬化の状態で貼り合わせて硬化させた後に、ビア電極２５Ｃを作り込むようにして、部品内蔵基板２１を製造するようにしてもよい。
　また、本実施形態では、フィラー非添加層２５Ａを基板部２２の近傍に設ける例を示したが、フィラー非添加層２５Ａを基板部３２の近傍に設け、基板部２２の近傍にはフィラー添加層２５Ｂを設けるようにしてもよい。
≪第４の実施形態≫
　次に、本発明の第４の実施形態に係る部品内蔵基板の構成を説明する。
　図７は、第４の実施形態に係る部品内蔵基板の側面断面図である。
　図７に示す部品内蔵基板４１は、第１の基板部４２と、第２の基板部５２と、第１の内蔵電子部品４３と、第２の内蔵電子部品５３と、第１のはんだフィレット４４と、第２のはんだフィレット５４と、樹脂部４５と、外付電子部品４６と、を備えている。
　基板部４２は、内側主面４２Ａと外側主面４２Ｂとを有している。基板部４２は、内側主面４２Ａに内部電極４２Ｃが設けられ、外側主面４２Ｂに外部電極４２Ｄが設けられ、内部にビア電極４２Ｅが設けられている。
　また、基板部５２は、内側主面５２Ａと外側主面５２Ｂとを有している。基板部５２は、基板部４２の内側主面４２Ａに対して内側主面５２Ａが対向するように、向かい合わせに配置されている。また、基板部５２は、内側主面５２Ａに内部電極５２Ｃが設けられ、外側主面５２Ｂに外部電極５２Ｄが設けられ、内部にビア電極５２Ｅが設けられている。
　外付電子部品４６は、基板部５２の外部電極５２Ｄ上にはんだ実装されている。内蔵電子部品４３は、基板部４２の内部電極４２Ｃ上にはんだ実装されている。内蔵電子部品５３は、基板部５２の内部電極５２Ｃ上にはんだ実装されている。内蔵電子部品４３，５３は、外面に端子電極４３Ａ，５３Ａが設けられている。はんだフィレット４４は、内蔵電子部品４３の端子電極４３Ａと、基板部４２の内部電極４２Ｃとに付着している。はんだフィレット５４は、内蔵電子部品５３の端子電極５３Ａと、基板部５２の内部電極５２Ｃとに付着している。
　樹脂部４５は、第１のフィラー非添加層４５Ａとフィラー添加層４５Ｂと第２のフィラー非添加層４５Ｃとを備えている。フィラー非添加層４５Ａは、基板部４２の内側主面４２Ａから内部電極４２Ｃ、はんだフィレット４４、および、内蔵電子部品４３を覆う厚みで設けられている。フィラー非添加層４５Ｃは、基板部５２の内側主面５２Ａから内部電極５２Ｃ、はんだフィレット５４、および、内蔵電子部品５３を覆う厚みで設けられている。フィラー添加層４５Ｂは、フィラー非添加層４５Ａとフィラー非添加層４５Ｃとの間に設けられている。
　樹脂部４５は、フィラー非添加層４５Ａ，４５Ｃおよびフィラー添加層４５Ｂを貫通し、基板部４２の内部電極４２Ｃと基板部５２の内部電極５２Ｃとに導通するビア電極４５Ｄを備えている。基板部４２の外部電極４２Ｂは、外部接続電極として用いられるものである。
　本実施形態に係る部品内蔵基板４１においては、第１の実施形態や第２の実施形態に係る部品内蔵基板１，１１よりも、さらに多くの内蔵電子部品の高密度実装が可能になる。
　また、部品内蔵基板４１においては、基板部４２と樹脂部４５との界面近傍にフィラー非添加層４５Ａが設けられているだけでなく、基板部５２と樹脂部４５との界面近傍にフィラー非添加層４５Ｃが設けられている。したがって、基板部４２や内蔵電子部品４３と樹脂部４５との密着性だけでなく、基板部５２や内蔵電子部品５３と樹脂部４５との密着性も高い。これにより、基板部４２，５２と樹脂部４５との界面は破断が発生することが殆ど無い。また、部品内蔵基板４１を電子機器の回路基板にリフローなどによって実装する際に、内蔵電子部品４３，５３や基板部４２，５２と樹脂部４５との界面に、はんだフィレット４４，５４が再溶融して入り込んで接続不良が発生することも殆ど無い。
　なお、フィラー非添加層４５Ａ，４５Ｃは、それぞれ、内蔵電子部品４３，５３の一部が突出するような厚みで設けられていてもよい。また、部品内蔵基板４１は、基板部４２側の部材と基板部５２側の部材とを貼り合わせて製造することができる。例えば、基板部４２側の部材と、基板部５２側の部材とをそれぞれ形成しておき、両部材を導電性接着剤などで貼り合わせるようにして、部品内蔵基板４１を製造するようにしてもよい。また、基板部４２側の部材と基板部５２側の部材とを、フィラー添加層４５Ｂが未硬化の状態で貼り合わせて硬化させた後に、ビア電極４５Ｄを作り込むようにして、部品内蔵基板４１を製造するようにしてもよい。
１，１１，２１，４１…部品内蔵基板
２，１２，２２，３２，４２，５２…基板部
２Ａ，１２Ａ，２２Ａ，３２Ａ，４２Ａ，５２Ａ…内側主面
２Ｂ，１２Ｂ，２２Ｂ，３２Ｂ，４２Ｂ，５２Ｂ…外側主面
２Ｃ，１２Ｃ，２２Ｃ，３２Ｃ，４２Ｃ，５２Ｃ…内部電極
２Ｄ，１２Ｄ，２２Ｄ，３２Ｄ，４２Ｄ，５２Ｄ…外部電極
２Ｅ，１２Ｅ，２２Ｅ，３２Ｅ，４２Ｅ，５２Ｅ，１５Ｃ，２５Ｃ，４５Ｄ…ビア電極
３，１３，２３，３３，４３，５３…内蔵電子部品
３Ａ，１３Ａ，２３Ａ，３３Ａ，４３Ａ，５３Ａ…端子電極
４，１４，２４，３４，４４，５４…はんだフィレット
４Ａ…はんだペースト
５，１５，２５，４５…樹脂部
５Ａ，１５Ａ，２５Ａ，４５Ａ，４５Ｃ…フィラー非添加層
５Ｂ，１５Ｂ，２５Ｂ，４５Ｂ…フィラー添加層
１６，２６，４６…外付電子部品
１７…外部接続電極
１７Ａ…銅箔

Claims (3)

  1. 　内側主面と、前記内側主面に設けられた内部電極と、を有する基板部と、
    　端子電極を有し、前記端子電極と前記内側電極とに付着するはんだフィレットを介して前記基板部に実装されている内蔵電子部品と、
    　前記内蔵電子部品が埋め込まれた状態で前記基板部に積層されている樹脂部と、
    　を備える部品内蔵基板であって、
    　前記樹脂部は、
    　無機フィラーが添加されておらず、前記内側主面から少なくとも前記はんだフィレットを覆う高さまで設けられているフィラー非添加層と、
    　無機フィラーが添加されており、前記フィラー非添加層との界面から少なくとも前記内蔵電子部品を覆う高さまで設けられているフィラー添加層と、を備える、
    　部品内蔵基板。
  2. 　前記樹脂部を間に介して前記基板部と対向するように配置されている第２の基板部と、
    　前記樹脂部に埋め込まれた状態で、前記第２の基板部に実装されている第２の内蔵電子部品と、
    　を備える、請求項１に記載の部品内蔵基板。
  3. 　それぞれ内側主面と、前記内側主面に設けられた内部電極と、を有し、互いに前記内側主面が対向するように配置されている第１の基板部および第２の基板部と、
    　端子電極を有し、前記端子電極と前記内側電極とに付着する第１のはんだフィレットを介して前記第１の基板部に実装されている第１の内蔵電子部品と、
    　端子電極を有し、前記端子電極と前記内側電極とに付着する第２のはんだフィレットを介して前記第２の基板部に実装されている第２の内蔵電子部品と、
    　前記第１の内蔵電子部品および前記第２の内蔵電子部品が埋め込まれた状態で前記基板部に積層されている樹脂部と、
    　を備える部品内蔵基板であって、
    　前記樹脂部は、
    　無機フィラーが添加されておらず、前記第１の基板部の内側主面から少なくとも前記第１のはんだフィレットを覆う高さまで設けられている第１のフィラー非添加層と、
    　無機フィラーが添加されておらず、前記第２の基板部の内側主面から少なくとも前記第２のはんだフィレットを覆う高さまで設けられている第２のフィラー非添加層と、
    　無機フィラーが添加されており、前記第１のフィラー非添加層との界面から前記第２のフィラー非添加層との界面まで設けられているフィラー添加層と、を備える、
    　部品内蔵基板。
PCT/JP2013/067597 2012-07-05 2013-06-27 部品内蔵基板 WO2014007129A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201380027731.9A CN104380848B (zh) 2012-07-05 2013-06-27 部件内置基板
KR1020147030560A KR101613912B1 (ko) 2012-07-05 2013-06-27 부품 내장 기판
JP2014523694A JP5737478B2 (ja) 2012-07-05 2013-06-27 部品内蔵基板
US14/588,614 US9918381B2 (en) 2012-07-05 2015-01-02 Component-embedded substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-151173 2012-07-05
JP2012151173 2012-07-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/588,614 Continuation US9918381B2 (en) 2012-07-05 2015-01-02 Component-embedded substrate

Publications (1)

Publication Number Publication Date
WO2014007129A1 true WO2014007129A1 (ja) 2014-01-09

Family

ID=49881886

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/067597 WO2014007129A1 (ja) 2012-07-05 2013-06-27 部品内蔵基板

Country Status (5)

Country Link
US (1) US9918381B2 (ja)
JP (1) JP5737478B2 (ja)
KR (1) KR101613912B1 (ja)
CN (1) CN104380848B (ja)
WO (1) WO2014007129A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015179305A1 (en) * 2014-05-21 2015-11-26 Qualcomm Incorporated Embedded package substrate capacitor
JP2019021768A (ja) * 2017-07-18 2019-02-07 株式会社デンソー 電子装置
JPWO2018110383A1 (ja) * 2016-12-15 2019-10-24 株式会社村田製作所 電子モジュールおよび電子モジュールの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098302A (ja) * 2016-12-09 2018-06-21 株式会社デンソー 電子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186058A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2011029623A (ja) * 2009-06-29 2011-02-10 Murata Mfg Co Ltd 部品内蔵基板、その部品内蔵基板を用いたモジュール部品および部品内蔵基板の製造方法
WO2011132274A1 (ja) * 2010-04-21 2011-10-27 株式会社メイコー 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
JP3806294B2 (ja) 2000-08-29 2006-08-09 株式会社神和 回路基板の製造方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP2005191156A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
JP2008305937A (ja) * 2007-06-07 2008-12-18 Panasonic Corp 電子部品内蔵モジュールおよびその製造方法
JP4518114B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
JP5589302B2 (ja) * 2008-11-12 2014-09-17 富士通株式会社 部品内蔵基板及びその製造方法
US8823186B2 (en) * 2010-12-27 2014-09-02 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186058A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2011029623A (ja) * 2009-06-29 2011-02-10 Murata Mfg Co Ltd 部品内蔵基板、その部品内蔵基板を用いたモジュール部品および部品内蔵基板の製造方法
WO2011132274A1 (ja) * 2010-04-21 2011-10-27 株式会社メイコー 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015179305A1 (en) * 2014-05-21 2015-11-26 Qualcomm Incorporated Embedded package substrate capacitor
US9502490B2 (en) 2014-05-21 2016-11-22 Qualcomm Incorporated Embedded package substrate capacitor
JPWO2018110383A1 (ja) * 2016-12-15 2019-10-24 株式会社村田製作所 電子モジュールおよび電子モジュールの製造方法
JP2019021768A (ja) * 2017-07-18 2019-02-07 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
KR101613912B1 (ko) 2016-04-20
KR20140143425A (ko) 2014-12-16
CN104380848A (zh) 2015-02-25
US9918381B2 (en) 2018-03-13
CN104380848B (zh) 2019-07-23
JP5737478B2 (ja) 2015-06-17
JPWO2014007129A1 (ja) 2016-06-02
US20150116964A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US20090052150A1 (en) Wiring board, method of manufacturing the same, and semiconductor device having wiring board
US9560769B2 (en) Printed wiring board
US9338891B2 (en) Printed wiring board
JP2015065400A (ja) 素子内蔵型印刷回路基板及びその製造方法
US10383231B2 (en) Component-embedded board and method of manufacturing same
JP5737478B2 (ja) 部品内蔵基板
WO2011148915A1 (ja) モジュール基板およびその製造方法
US9474159B2 (en) Component-embedded board and method of manufacturing same
CN112533381B (zh) 母板制作方法
JP5229401B2 (ja) 電子部品内蔵樹脂基板および電子回路モジュール
WO2011135926A1 (ja) 電子部品内蔵基板、および複合モジュール
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US8499998B2 (en) Component built-in circuit substrate and method of producing the same
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP2017028024A (ja) 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
JP2007103776A (ja) 電子部品内蔵基板の製造方法
KR20140060517A (ko) 부품 내장 기판의 제조 방법 및 이를 이용한 부품 내장 기판
JP5078451B2 (ja) 電子部品内蔵モジュール
JP5003528B2 (ja) 電子部品モジュールの製造方法
JP5561683B2 (ja) 部品内蔵基板
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법
JP2022094390A (ja) 電子回路モジュール及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13813453

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014523694

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20147030560

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13813453

Country of ref document: EP

Kind code of ref document: A1