JPWO2018110383A1 - 電子モジュールおよび電子モジュールの製造方法 - Google Patents

電子モジュールおよび電子モジュールの製造方法 Download PDF

Info

Publication number
JPWO2018110383A1
JPWO2018110383A1 JP2018556608A JP2018556608A JPWO2018110383A1 JP WO2018110383 A1 JPWO2018110383 A1 JP WO2018110383A1 JP 2018556608 A JP2018556608 A JP 2018556608A JP 2018556608 A JP2018556608 A JP 2018556608A JP WO2018110383 A1 JPWO2018110383 A1 JP WO2018110383A1
Authority
JP
Japan
Prior art keywords
sealing resin
substrate
main surface
electronic component
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018556608A
Other languages
English (en)
Other versions
JP6677318B2 (ja
Inventor
一生 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018110383A1 publication Critical patent/JPWO2018110383A1/ja
Application granted granted Critical
Publication of JP6677318B2 publication Critical patent/JP6677318B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0247—Electrical details of casings, e.g. terminals, passages for cables or wiring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

視認性の高い印字を備え、反りの発生が抑制された電子モジュールを提供する。第１主面１Ａおよび第２主面１Ｂを有する基板１と、第１主面１Ａに実装された第１電子部品５、６と、第２主面１Ｂに実装された第２電子部品８、９と、第１封止樹脂１４Ａと、第２封止樹脂１４Ｂと、を備え、基板１と第１封止樹脂１４Ａを貫通して貫通孔４、２４が形成され、貫通孔４、２４の内部に第３電子部品１０が実装され、貫通孔４、２４と第３電子部品１０の間に、第２封止樹脂１４Ｂが充填され、かつ、第２封止樹脂１４Ｂは第１封止樹脂１４Ａの表面から露出するように形成され、基板１の法線方向に透視した場合に、第２封止樹脂１４Ｂが第３電子部品１０を囲い、第１封止樹脂１４Ａと第２封止樹脂１４Ｂが、異なる種類の樹脂によって構成されたものとした。

Description

本発明は電子モジュールに関する。
特許文献１（特許第５４５４６８１号公報）に、背の高い電子部品を実装するために、基板に貫通孔を設け、その貫通孔内に背の高い電子部品を配置した電子モジュールが開示されている。
図１０に、特許文献１に開示された電子モジュール（モジュール基板）１０００を示す。
電子モジュール１０００は、基板（コア基板）１０１を備える。基板１０１には、上側主面と下側主面を貫通して、貫通孔（キャビティ）１０２が形成されている。
基板１０１の上側主面および下側主面に、それぞれ、電子部品１０３が実装されている。
また、電子モジュール１０００は、背の高い（厚みの大きい）電子部品１０４を備える。電子部品１０４は、底面に複数の電極が形成されており、それらの電極を使って、中継基板（小片基板）１０５に実装されている。そして、中継基板１０５を、基板の上側主面の貫通孔１０２周縁部分に実装することにより、電子部品１０４が貫通孔１０２の内部に配置されている。
電子モジュール１０００は、封止樹脂（樹脂層）１０６を備える。封止樹脂１０６は、基板１０１の、上側主面と下側主面の両方に形成されている。また、封止樹脂１０６は、貫通孔１０２の内壁と電子部品１０４との隙間にも充填されている。封止樹脂１０６は、１種類の樹脂によって形成されている。すなわち、基板１０１の上側主面と、基板１０１の下側主面と、貫通孔１０２の内部において、封止樹脂１０６は、１種類の単一の樹脂によって形成されている。
なお、電子モジュール１０００では、中継基板１０５を基板の上側主面の貫通孔１０２部分に実装し、背の高い電子部品１０４を、基板１０１の下側主面から突出させて配置している。しかしながら、これに変更を加え、中継基板１０５を基板の下側主面の貫通孔１０２部分に実装し、背の高い電子部品１０４を、基板１０１の上側主面から突出させて配置することも可能である。特に、基板１０１の上側主面の封止樹脂１０６の厚み寸法が、基板１０１の下側主面の封止樹脂１０６の厚み寸法よりも大きい場合は、中継基板１０５を基板の下側主面の貫通孔１０２部分に実装し、背の高い電子部品１０４を基板１０１の上側主面から突出させて配置した方が、電子部品１０４により背の高い（厚みの大きい）電子部品を採用することが可能になるため有利である。
特許第５４５４６８１号公報
電子モジュール１０００に変更を加え、中継基板１０５を基板１０１の下側主面の貫通孔１０２部分に実装し、背の高い電子部品１０４を基板１０１の上側主面から突出させて配置した場合、以下に説明するような問題があった。
すなわち、背の高い電子部品１０４を基板１０１の上側主面から突出させて配置した場合、電子モジュール１０００は、熱が印加されることによって、基板１０１の上側主面に形成された封止樹脂１０６の天面に凹凸が発生してしまう場合があった。すなわち、背の高い電子部品１０４を基板１０１の上側主面から突出させて配置した場合、電子部品１０４の周囲の封止樹脂１０６の厚み寸法が、貫通孔１０２の内部に充填された樹脂の厚み寸法も加算されることにより、他の部分（貫通孔１０２が形成されていない部分）の厚み寸法よりも、極端に大きくなってしまう。そのため、電子モジュール１０００をリフローはんだで実装する際などに熱が印加されると、貫通孔１０２の直上の封止樹脂１０６の天面が他の部分に比べて大きく膨張して盛り上がってしまい、天面に凹凸が発生してしまう場合があった。すなわち、熱が印加されることによって、基板１０１の上側主面に形成された封止樹脂１０６の天面に凹凸が発生してしまう場合があった。
そして、仮に、貫通孔１０２の直上の封止樹脂１０６の天面に、製品番号、生産日、生産ロット、方向性などの情報を印字していた場合、印字が崩れ、印字を読めなくなってしまう虞があった。
本発明の電子モジュールは、上述した従来の課題を解決するためになされたものであり、その手段として本発明のモジュールは、第１主面および第２主面を有する基板と、第１主面に実装された、少なくとも１個の第１電子部品と、第２主面に実装された、少なくとも１個の第２電子部品と、第１主面に、第１電子部品を覆って形成された第１封止樹脂と、第２主面に、第２電子部品を覆って形成された第２封止樹脂と、を備え、基板と第１封止樹脂を貫通して、少なくとも１個の貫通孔が形成され、貫通孔の内部に、第３電子部品が実装され、貫通孔の内壁と第３電子部品との間に、第２封止樹脂が充填され、かつ、第２封止樹脂は第１封止樹脂の表面から露出するように形成され、基板の法線方向に透視した場合に、第２封止樹脂が第３電子部品を囲い、第１封止樹脂と第２封止樹脂とが、異なる種類の樹脂によって構成されたものとした。
なお、第１封止樹脂と第２封止樹脂とが、異なる種類の樹脂によって構成されるとは、たとえば、両者を構成する樹脂の、組成、硬化時の収縮率、硬化度、線膨張係数、ヤング率、色、フィラーの含有の有無、フィラーの含有率、フィラーの大きさ、ガラス転移点などの、少なくとも１つが異なることを意味する。
部分的に露出した第２封止樹脂の表面を除く、第１封止樹脂の表面に、印字が施されることが好ましい。完成した電子モジュールに、たとえばリフローはんだによる熱が印加され、部分的に露出した第２封止樹脂の表面を含む第１封止樹脂の表面に凹凸が発生しても、部分的に露出した第２封止樹脂の表面を除外して印字を施しておけば、印字の視認性が凹凸によって損なわれることがないからである。すなわち、熱が印加されることによる凹凸は、第１封止樹脂の表面に対して、部分的に露出した第２封止樹脂の表面を中心にして発生するため、部分的に露出した第２封止樹脂の表面を除外して印字を施しておけば、印字の視認性が凹凸によって損なわれることがないからである。
第１封止樹脂を構成する樹脂と第２封止樹脂を構成する樹脂は、線膨張係数が異なることが好ましい。この場合には、第１封止樹脂を構成する樹脂と第２封止樹脂を構成する樹脂との線膨張係数を調整することにより、熱が印加された際の反りの発生を抑制することができる。
また、第１封止樹脂を構成する樹脂と第２封止樹脂を構成する樹脂は、ヤング率が異なることが好ましい。この場合には、第１封止樹脂を構成する樹脂と第２封止樹脂を構成する樹脂とのヤング率を調整することにより、熱が印加された際の反りの発生を抑制することができる。
貫通孔が形成されていない部分において、第１樹脂の厚み寸法が、第２樹脂の厚み寸法よりも大きいことが好ましい。この場合には、貫通孔の内部に実装される電子部品の高さ寸法を、より大きくすることが可能になる。
また、本発明の電子モジュールの製造方法は、第１主面および第２主面を有し、第１主面と第２主面との間を貫通して少なくとも１個の貫通孔が形成された基板を用意する工程と、第２電子部品を基板の第２主面に実装するとともに、第３電子部品を基板の第１主面から部分的に突出させて基板の貫通孔の内部に実装する工程と、基板の第２主面と、貫通孔と第３電子部品との間に形成された空隙の内部と、基板の第１主面から部分的に突出した第３電子部品の周囲とに、第２電子部品および第３電子部品を覆うように、第２樹脂を形成する工程と、基板の第１主面に第１電子部品を実装する工程と、基板の第１主面に、第１電子部品を覆い、かつ、基板の第１主面において第３電子部品の周囲に形成された第２樹脂を囲むように、第１樹脂を形成する工程と、を順に備え、第１封止樹脂と第２封止樹脂が、異なる種類の樹脂によって構成され、第１封止樹脂の表面から、第２封止樹脂が部分的に露出したものとした。
また、本発明のもう１つの電子モジュールの製造方法は、第１主面および第２主面を有する基板を用意する工程と、基板の第１主面に第１電子部品を実装する工程と、基板の第１主面に、第１電子部品を覆うように、第１樹脂を形成する工程と、基板および第１樹脂を貫通した、少なくとも１個の貫通孔を形成する工程と、基板の第２主面に第２電子部品を実装し、基板の貫通孔の内部に第３電子部品を実装する工程と、基板の第２主面と、貫通孔の内部とに、第２電子部品および第３電子部品を覆うように、第２樹脂を形成する工程と、を順に備え、第１封止樹脂と第２封止樹脂が、異なる種類の樹脂によって構成され、第１封止樹脂の表面から、第２封止樹脂が部分的に露出したものとした。この製法方法によっても、本発明の電子モジュールを容易に作製することができる。
上述した本発明の電子モジュールの製造方法において、第１封止樹脂の表面の、第２封止樹脂が露出した部分以外の部分に印字を形成する工程をさらに備えることが好ましい。この場合には、電子モジュールの品種、製品番号、生産日、生産ロット、方向性などの情報を印字することができる。なお、印字を形成する工程は、レーザの照射によりおこうことが好ましい。この場合には、容易に印字することができる。
本発明の電子モジュールは、第１封止樹脂と第２封止樹脂とが異なる種類の樹脂によって構成され、第１封止樹脂の表面から第２封止樹脂が部分的に露出しているため、容易に、基板に形成した貫通孔の位置を認識することができる。貫通孔の直上の電子モジュールの天面は、熱が印加された場合に凹凸が発生しやすいが、この部分を除外して印字を形成しておけば、凹凸が発生しても印字の視認性が損なわれることがない。
また、本発明の電子モジュールは、第１封止樹脂と第２封止樹脂とが異なる種類の樹脂によって構成されるものであるため、両者を構成する樹脂の、硬化時の収縮率、硬化度、線膨張係数、ヤング率などを調整することにより、第１封止樹脂、第２封止樹脂を硬化させる際や、リフローはんだなどによって熱が印加された際に、反りが発生するのを抑制することができる。
本発明の電子モジュールの製法方法によれば、容易に、本発明の電子モジュールを作製することができる。
第１実施形態にかかる電子モジュール１００を示す断面図である。 図２（Ａ）〜（Ｄ）は、それぞれ、電子モジュール１００の製造方法１において施される工程を示す断面図である。 図３（Ｅ）〜（Ｇ）は、図２（Ｄ）の続きであり、それぞれ、電子モジュール１００の製造方法１において施される工程を示す断面図である。 図４（Ｈ）〜（Ｊ）は、図３（Ｇ）の続きであり、それぞれ、電子モジュール１００の製造方法１において施される工程を示す断面図である。 図５（Ａ）〜（Ｃ）は、それぞれ、電子モジュール１００の製造方法２において施される工程を示す断面図である。 図６（Ｄ）〜（Ｆ）は、図５（Ｃ）の続きであり、それぞれ、電子モジュール１００の製造方法２において施される工程を示す断面図である。 図７（Ｇ）、（Ｈ）は、図６（Ｆ）の続きであり、それぞれ、電子モジュール１００の製造方法２において施される工程を示す断面図である。 第２実施形態にかかる電子モジュール２００を示す断面図である。 第３実施形態にかかる電子モジュール３００を示す断面図である。 特許文献１に開示された電子モジュール１０００を示す断面図である。
以下、図面とともに、本発明を実施するための形態について説明する。
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
［第１実施形態］
図１に、第１実施形態にかかる電子モジュール１００を示す。ただし、図１は、電子モジュール１００の断面図である。
電子モジュール１００は、基板１を備える。基板１の材質は任意であり、たとえば、ＰＣＢ（Poly Chlorinated Biphenyl；ポリ塩化ビフェニル）などを用いた樹脂基板や、ＬＴＣＣ（Low Temperature Co‐fired Ceramics；低温同時焼成セラミックス）などを用いたセラミックス基板を使用することができる。また、基板１の構造も任意であり、多層基板であっても良いし、単層基板であっても良い。
基板１は、第１主面１Ａ（上側主面）と第２主面１Ｂ（下側主面）とを有している。
第１主面１Ａに回路配線パターン２が形成され、第２主面１Ｂに回路配線パターン３が形成されている。回路配線パターン２、３は、たとえば、銀、銅などの金属からなる。
基板１には、第１主面１Ａと第２主面１Ｂとの間を貫通して、回路配線パターン２、３の所定の個所どうしを接続するビア導体（図示せず）が形成されている。
基板１には、第１主面１Ａと第２主面１Ｂの間を貫通して、貫通孔４が形成されている。貫通孔４は、後述する第３電子部品にかかる電子部品１０を実装（収容）するためのものである。貫通孔４は、後述する第２封止樹脂１４Ｂを形成する際に樹脂の流動性を高めるために、電子部品１０よりも、１００μｍ〜１０００μｍ程度大きく形成されている。
電子モジュール１００は、基板１の第１主面１Ａに実装された第１電子部品として、電子部品５、６を備える。電子部品５は、両端に電極が形成されたチップ状部品である。電子部品６は、底面に複数の電極が形成されたＬＧＡ（Land grid array）型部品である。電子部品５、６の電極は、はんだ７によって、回路配線パターン２に接続されている。ただし、ＬＧＡ型部品である電子部品６の電極は、はんだ７に代えて、バンプ（金バンプやはんだバンプなど）によって回路配線パターン２へ接続されても良い。
電子モジュール１００は、基板１の第２主面１Ｂに実装された第２電子部品として、電子部品８、９を備える。電子部品８は、両端に電極が形成されたチップ状部品である。電子部品９は、底面に複数の電極が形成されたＬＧＡ型部品である。電子部品８、９の電極は、はんだ７によって、回路配線パターン３に接続されている。ただし、ＬＧＡ型部品である電子部品９の電極は、はんだ７に代えて、バンプ（金バンプやはんだバンプなど）によって回路配線パターン３へ接続されても良い。
電子モジュール１００は、貫通孔４の内部に実装された第３電子部品として、電子部品１０を備える。電子部品１０は、底面に複数の電極が形成されたＬＧＡ型部品である。電子部品１０は、一方の主面（図においける上側主面）に回路配線パターン１２が形成された中継基板１１を使って、貫通孔４の内部に実装されている。具体的には、電子部品１０の電極が、はんだ７によって、中継基板１１に形成された回路配線パターン１２に接続されている。そして、中継基板１１に形成された別の回路配線パターン１２が、はんだ７によって、基板１の第２主面１Ｂ（下側主面）に形成された回路配線パターン３に接続されている。
なお、電子部品１０の電極を中継基板１１に形成された回路配線パターン１２に接続するはんだ７は、高融点はんだであることが好ましい。あるいは、はんだ７に代えて、熱硬化性の導電性ペーストを使っても良い。一方、中継基板１１に形成された別の回路配線パターン１２を回路配線パターン３に接続するはんだ７は、低融点はんだであることが好ましい。すなわち、電子部品１０の電極を中継基板１１に形成された回路配線パターン１２に接続してから、中継基板１１に形成された別の回路配線パターン１２を回路配線パターン３に接続するため、はんだを上記の関係にしておかないと、中継基板１１に形成された別の回路配線パターン１２を回路配線パターン３に接続する際に、電子部品１０の電極が中継基板１１の回路配線パターン１２から外れてしまう虞があるからである。
貫通孔４の内壁と、貫通孔４の内部に実装された電子部品（第３電子部品）１０との間には、間隙１３が形成されている。
電子モジュール１００は、基板１の第１主面１Ａに、第１封止樹脂１４Ａが形成されている。第１封止樹脂１４Ａは、電子部品（第１電子部品）５、６を覆い、保護している。第１封止樹脂１４Ａは、たとえば、エポキシ樹脂やポリイミド樹脂によって形成されている。第１封止樹脂１４Ａには、基板１の貫通孔４と繋がり、かつ、第１封止樹脂１４Ａの表面（天面）に至る、貫通孔２４が形成されている。
電子モジュール１００は、基板１の第２主面１Ｂに、第２封止樹脂１４Ｂが形成されている。第２封止樹脂１４Ｂは、電子部品（第２電子部品）８、９を覆い、保護している。また、第２封止樹脂１４Ｂは、貫通孔４と電子部品（第３電子部品）１０との間の間隙１３に充填され、さらに、第１封止樹脂１４Ａに形成された貫通孔２４と電子部品１０との間の間隙１３に充填され、第１封止樹脂１４Ａの表面（天面）から露出している。この結果、基板１の法線方向に透視した場合、第２封止樹脂１４Ｂは、電子部品１０を囲い（覆い）、保護している。第２封止樹脂１４Ｂも、たとえば、エポキシ樹脂やポリイミド樹脂によって形成されている。
第２封止樹脂１４Ｂの底面には、複数の接続端子１５が形成されている。接続端子１５は、たとえば、銀、銅などの金属からなる。図示しないが、基板１に形成された回路配線パターン３の所定の個所と、接続端子１５とが、必要に応じて、第２封止樹脂１４Ｂを貫通して形成された導体ビアによって接続されている。
図示しないが、部分的に露出した第２封止樹脂１４Ｂを除く、第１封止樹脂１４Ａの表面に、電子モジュール１００の品種、製品番号、生産日、生産ロット、方向性などの情報が、数字、記号、文字などによって印字されている。印字は、たとえばレーザ照射により形成されたものであり、第１封止樹脂１４Ａの表面が所定の深さに彫り込まれている。
必要に応じて、電子モジュール１００の天面と４つの側面に、シールド膜を形成しても良い。この場合には、シールド膜によって、外部から電子モジュール１００の内部にノイズが侵入するのを抑制することができ、また、電子モジュール１００が外部にノイズを放射するのを抑制することができる。なお、シールド膜は、グランド電位を備えた接続端子１５に接続することが好ましい。
電子モジュール１００においては、第１封止樹脂１４Ａと第２封止樹脂１４Ｂとが、異なる種類の樹脂によって構成されている。なお、異なる種類の樹脂によって構成されるとは、たとえば、両者を構成する樹脂の、組成、硬化時の収縮率、硬化度、線膨張係数、ヤング率、色、フィラーの含有の有無、フィラーの含有率、フィラーの大きさなどの、少なくとも１つが異なっていることを意味している。
電子モジュール１００は、第１封止樹脂１４Ａを構成する樹脂と、第２封止樹脂１４Ｂを構成する樹脂とが、異なる種類の樹脂で構成されているため、反りの発生を抑制することが可能である。
たとえば、仮に、第１封止樹脂１４Ａと第２封止樹脂１４Ｂとを同一種類の樹脂によって形成した場合には、第１封止樹脂１４Ａ、第２封止樹脂１４Ｂを硬化させる際や、完成した電子モジュールをリフローはんだによって実装するために加熱した際などに、基板１を含めて全体に反りが発生する場合がある。この反りは、第１封止樹脂１４Ａの厚み寸法と、第２封止樹脂１４Ｂの厚み寸法とが不均一であることや、第１封止樹脂１４Ａが覆う電子部品（第１電子部品）５、６の総体積と、第２封止樹脂１４Ｂが覆う電子部品（第２電子部品）８、９の総体積とが不均一であることなどに起因して発生するものである。反りが発生することにより、基板１は、第１主面１Ａ側、または、第２主面１Ｂ側の、いずれか一方側が収縮し、他方側が膨張する。
第１封止樹脂１４Ａ、第２封止樹脂１４Ｂを硬化させる際に反りが発生する場合には、第１封止樹脂１４Ａを構成する樹脂、および、第２封止樹脂１４Ｂを構成する樹脂の、硬化時の収縮率を調整することにより、反りの発生を抑制することができる。より具体的には、仮に、第１封止樹脂１４Ａを構成する樹脂で第１封止樹脂１４Ａおよび第２封止樹脂１４Ｂの両方を構成した場合、または、第２封止樹脂１４Ｂを構成する樹脂で第１封止樹脂１４Ａおよび第２封止樹脂１４の両方を構成した場合に、第１封止樹脂１４Ａおよび第２封止樹脂１４Ｂを硬化させる際に、基板１の、第１主面１Ａ側、または、第２主面１Ｂ側の、いずれか一方側が収縮し、他方側が膨張して、反りが発生する場合には、収縮する側に形成された第１封止樹脂１４Ａまたは第２封止樹脂１４Ｂを構成する樹脂に、硬化時の収縮率の小さい樹脂を使用し、膨張する側に形成された第１封止樹脂１４Ａまたは第２封止樹脂１４Ｂを構成する樹脂に、硬化時の収縮率の大きい樹脂を使用すれば、第１封止樹脂１４Ａと第２封止樹脂１４Ｂとを硬化させる際の反りの発生を抑制することができる。
あるいは、第１封止樹脂１４Ａ、第２封止樹脂１４Ｂを硬化させる際に反りが発生する場合には、第１封止樹脂１４Ａを構成する樹脂、および、第２封止樹脂１４Ｂを構成する樹脂の、硬化度を調整することにより、反りの発生を抑制することができる。より具体的には、仮に、第１封止樹脂１４Ａを構成する樹脂で第１封止樹脂１４Ａおよび第２封止樹脂１４Ｂの両方を構成した場合、または、第２封止樹脂１４Ｂを構成する樹脂で第１封止樹脂１４Ａおよび第２封止樹脂１４Ｂの両方を構成した場合に、第１封止樹脂１４Ａおよび第２封止樹脂１４Ｂを硬化させる際に、基板１の、第１主面１Ａ側、または、第２主面１Ｂ側の、いずれか一方側が収縮し、他方側が膨張して、反りが発生する場合には、収縮する側に形成された第１封止樹脂１４Ａまたは第２封止樹脂１４Ｂを構成する樹脂に、硬化度の低い樹脂を使用し、膨張する側に形成された第１封止樹脂１４Ａまたは第２封止樹脂１４Ｂを構成する樹脂に、硬化度の高い樹脂を使用すれば、第１封止樹脂１４Ａと第２封止樹脂１４Ｂとを硬化させる際の反りの発生を抑制することができる。
また、完成した電子モジュールをリフローはんだによって実装するために加熱した際などに反りが発生する場合には、第１封止樹脂１４Ａを構成する樹脂、および、第２封止樹脂１４Ｂを構成する樹脂の、線膨張係数を調整することにより、反りの発生を抑制することができる。より具体的には、仮に、第１封止樹脂１４Ａを構成する樹脂で第１封止樹脂１４Ａおよび第２封止樹脂１４Ｂの両方を構成した場合、または、第２封止樹脂１４Ｂを構成する樹脂で第１封止樹脂１４Ａおよび第２封止樹脂１４Ｂの両方を構成した場合に、当該電子モジュールが完成した後に熱が印加された際に、基板１の、第１主面１Ａ側、または、第２主面１Ｂ側の、いずれか一方側が収縮し、他方側が膨張して、反りが発生する場合には、収縮する側に形成された第１封止樹脂１４Ａまたは第２封止樹脂１４Ｂを構成する樹脂に、線膨張係数の大きい樹脂を使用し、膨張する側に形成された第１封止樹脂１４Ａまたは第２封止樹脂１４Ｂを構成する樹脂に、線膨張係数の小さい樹脂を使用すれば、熱が印加された際の反りの発生を抑制することができる。
あるいは、完成した電子モジュールをリフローはんだによって実装するために加熱した際などに反りが発生する場合には、第１封止樹脂１４Ａを構成する樹脂、および、第２封止樹脂１４Ｂを構成する樹脂の、ヤング率を調整することにより、反りの発生を抑制することができる。より具体的には、仮に、第１封止樹脂１４Ａを構成する樹脂で第１封止樹脂１４Ａおよび第２封止樹脂１４Ｂの両方を構成した場合、または、第２封止樹脂１４Ｂを構成する樹脂で第１封止樹脂１４Ａおよび第２封止樹脂１４Ｂの両方を構成した場合に、当該電子モジュールが完成した後に熱が印加された際に、基板の、第１主面側、または、第２主面側の、いずれか一方側が収縮し、他方側が膨張して、反りが発生する場合には、収縮する側に形成された第１封止樹脂１４Ａまたは第２封止樹脂１４Ｂを構成する樹脂に、ヤング率の小さい樹脂を使用し、膨張する側に形成された第１封止樹脂１４Ａまたは第２封止樹脂１４Ｂを構成する樹脂に、ヤング率の大きい樹脂を使用すれば、熱が印加された際の反りの発生を抑制することができる。
また、電子モジュール１００は、第１封止樹脂１４Ａを構成する樹脂と、第２封止樹脂１４Ｂを構成する樹脂とが、異なる種類の樹脂で構成されているため、天面側から、基板１に形成された貫通孔４の位置を確認することができる。すなわち、電子モジュール１００の天面においては、樹脂の種類が異なるため、第１封止樹脂１４Ａと、第１封止樹脂１４Ａから部分的に露出した第２封止樹脂１４Ｂとの間に界面が形成され、基板１に形成された貫通孔４のおおよその位置を確認することができる。
電子モジュール１００の貫通孔４の直上の天面は、リフローはんだなどの際に熱が印加されると凹凸が発生しやすいが、電子モジュール１００では、第１封止樹脂１４Ａから部分的に露出した第２封止樹脂１４Ｂを目印にして、予め天面側から基板１に形成された貫通孔４の位置を確認することができるため、この部分を除外して印字を形成することが可能であり、そのようにしておけば、天面に凹凸が発生しても、印字の視認性が損なわれることがない。
また、第１封止樹脂１４Ａから部分的に露出した第２封止樹脂１４Ｂは、その直ぐ真下に、背の高い電子部品（第３電子部品）１０の天面が位置している場合が多いが、電子モジュール１００では、この部分を除外して印字を形成することが可能であるため、レーザ照射によって印字をおこなった場合であっても、レーザ照射によって電子部品１０が損傷（溶融など）してしまう虞がない。
以上の構造からなる第１実施形態にかかる電子モジュール１００は、たとえば、以下に説明する２つの製造方法によって、容易に作製することができる。なお、実際の製造工程においては、マザー基板を使い、途中で個片化することにより、多数の電子モジュール１００を一括して作製するが、以下においては、便宜上、１個の電子モジュール１００を作製する場合について説明する。
＜電子モジュール１００の製造方法１＞
まず、図２（Ａ）に示すように、予め、第１主面１Ａに回路配線パターン２が形成され、第２主面１Ｂに回路配線パターン３が形成され、両主面間を貫通して回路配線パターン２、３の所定の個所どうしを接続するビア導体（図示せず）が形成された基板１を用意する。なお、基板１が、ＬＴＣＣなどからなるセラミックス基板である場合は、基板１を作製する際に、たとえば次に説明する方法で、同時に基板１に貫通孔４を形成しておく。
セラミックス基板である基板１が多層基板である場合は、積層前の各セラミックグリーンシートにくり貫き孔を形成し、くり貫き孔の形成された複数のセラミックグリーンシートを積層して未焼成基板を作製し、その未焼成基板を焼成することにより、焼成後の基板１に貫通孔４を形成することができる。あるいは、複数のセラミックグリーンシートを積層して未焼成基板を作製し、その未焼成基板に対してレーザ照射やルーターなどによる切削加工を施して貫通孔４を形成したうえで、その未焼成基板を焼成することにより、焼成後の基板１に貫通孔４を形成することができる。また、セラミックス基板である基板１が単層基板である場合は、未焼成基板を用意し、その未焼成基板に対してレーザ照射やルーターなどによる切削加工を施して貫通孔４を形成したうえで、その未焼成基板を焼成することにより、焼成後の基板１に貫通孔４を形成することができる。
一方、基板１が、ＰＣＢなどからなる樹脂基板である場合は、図２（Ｂ）に示すように、基板１に貫通孔４を形成する。具体的には、レーザの照射や、ルーターなどによる切削により、基板１に貫通孔４を形成する。レーザとしては、ＵＶレーザ、ＣＯ２レーザなどを使用することができる。必要に応じて、貫通孔４を形成した後に、基板１の洗浄をおこなう。洗浄は、乾式洗浄、湿式洗浄のいずれでも良い。湿式洗浄の場合には、超音波洗浄をおこなうことができる。
基板１の用意と並行して、電子部品（第３電子部品）１０と、中継基板１１とを用意する。中継基板１１の上側主面には、予め回路配線パターン１２が形成されている。そして、図２（Ｃ）に示すように、電子部品１０の底面に形成された電極を、はんだ７によって、中継基板１１の所定の回路配線パターン１２に接続する。なお、電子部品１０の電極を中継基板１１に形成された回路配線パターン１２に接続するはんだ７には、高融点はんだを使用する。あるいは、高融点はんだに代えて、熱硬化性の導電性ペーストを使っても良い。
次に、図２（Ｄ）に示すように、電子部品（第２電子部品）８、９と、電子部品１０を実装した中継基板１１を、はんだ７によって、基板１の第２主面１Ｂに形成された回路配線パターン３に実装する。なお、これらの実装に使用するはんだ７には、低融点はんだを使用する。この結果、電子部品１０が、貫通孔４の内部に実装される。そして、貫通孔４の内壁と、電子部品１０の間に、間隙１３が形成される。また、電子部品１０は、基板１の第１主面１Ａから、部分的に露出する。
次に、図３（Ｅ）に示すように、基板１の第１主面１Ａから部分的に露出した電子部品１０に、キャップ状の成形用治具５１を被せる。成形用治具５１は、電子部品１０よりも大きな内寸法を有している。
次に、図３（Ｆ）に示すように、基板１の第２主面１Ｂ上と、基板１の貫通孔４の内部と、基板１の第１主面に配置された成形用治具５１の内部に液状の樹脂を供給し、硬化させて、第２封止樹脂１４Ｂを成形する。この結果、第２電子部品にかかる電子部品８、９が、第２封止樹脂１４Ｂによって覆われる。また、第３電子部品にかかる電子部品１０が、第２封止樹脂１４Ｂによって覆われる（囲われる）。なお、本実施形態においては、液状樹脂を使って第２封止樹脂１４Ｂを成形したが、この方法に代えて、トランスファ成形、コンプレッション成形などを採用しても良い。トランスファ成形では、電子部品８、９と、中継基板１１に接続された電子部品１０とが実装された基板１を、金型（図示せず）内に収容し、樹脂注入孔から金型内に樹脂を注入し、硬化させて成形する。コンプレッション成形では、金型内（図示せず）に、電子部品８、９と、中継基板１１に接続された電子部品１０とが実装された基板１と、秤量した樹脂の両方を同時に収容し、加圧し、硬化させて成形する。
次に、図３（Ｇ）に示すように、第２封止樹脂１４Ｂから、成形用治具５１を取り除く。
次に、図４（Ｈ）に示すように、電子部品（第１電子部品）５、６を、はんだ７によって、基板１の第１主面１Ａに形成された回路配線パターン２に実装する。
次に、図４（Ｉ）に示すように、基板１の第１主面１Ａ上に、第１封止樹脂１４Ａを成形する。この結果、第１電子部品にかかる電子部品５、６が、第１封止樹脂１４Ａによって覆われる。なお、第１封止樹脂１４Ａの成形には、液状樹脂による成形、トランスファ成形、コンプレッション成形、シート樹脂による成形などを採用することができる。なお、シート樹脂による成形では、基板１の第１主面１Ａに実装された電子部品５、６上に、半溶融状態の樹脂シートを重ね、加圧し、硬化させて成形する。
次に、図４（Ｊ）に示すように、第２封止樹脂１４Ｂの底面に、スパッタリングなどにより、接続端子１５を形成する。また、部分的に露出された第２封止樹脂１４Ｂを除く、第１封止樹脂１４Ａの表面に、レーザを照射して、品種、製品番号、生産日、生産ロット、方向性などの情報を表す数字、記号、文字などを印字し、電子モジュール１００を完成させる。なお、必要に応じて、天面と４つの側面に、薄膜技術により、シールド膜を形成しても良い。
＜電子モジュール１００の製造方法２＞
まず、図５（Ａ）に示すように、予め、第１主面１Ａに回路配線パターン２が形成され、第２主面１Ｂに回路配線パターン３が形成され、両主面間を貫通して回路配線パターン２、３の所定の個所どうしを接続するビア導体（図示せず）が形成された基板１を用意する。なお、基板１には、この時点においては、貫通孔４は形成されていない。
基板１の用意と並行して、電子部品（第３電子部品）１０と、中継基板１１とを用意する。そして、図５（Ｂ）に示すように、電子部品１０の底面に形成された電極を、はんだ７によって、中継基板１１の所定の回路配線パターン１２に接続する。なお、電子部品１０の電極を中継基板１１に形成された回路配線パターン１２に接続するはんだ７には、高融点はんだを使用する。
次に、図５（Ｃ）に示すように、電子部品（第１電子部品）５、６を、はんだ７によって、基板１の第１主面１Ａに形成された回路配線パターン２に実装する。
次に、図６（Ｄ）に示すように、基板１の第１主面１Ａ上に、第１封止樹脂１４Ａを成形する。この結果、第１電子部品にかかる電子部品５、６が、第１封止樹脂１４Ａによって覆われる。なお、第１封止樹脂１４Ａの成形には、液状樹脂による成形、トランスファ成形、コンプレッション成形、シート樹脂による成形などを採用することができる。
次に、図６（Ｅ）に示すように、基板１および第１封止樹脂１４Ａを貫通して、基板１に貫通孔４、第１封止樹脂１４Ａに貫通孔２４を形成する。貫通孔４、２４は、レーザの照射や、ルーターによる切削によって形成する。
次に、図６（Ｆ）に示すように、電子部品（第２電子部品）８、９と、電子部品１０を実装した中継基板１１を、はんだ７によって、基板１の第２主面１Ｂに形成された回路配線パターン３に実装する。なお、これらの実装に使用するはんだ７には、低融点はんだを使用する。この結果、電子部品１０が、貫通孔４、２４の内部に配置される。
次に、図７（Ｇ）に示すように、基板１の第２主面１Ｂ上と、基板１の貫通孔４、２４の内部に樹脂を供給し、硬化させて、第２封止樹脂１４Ｂを成形する。この結果、第２電子部品にかかる電子部品８、９が、第２封止樹脂１４Ｂによって覆われる。また、第３電子部品にかかる電子部品１０が、第２封止樹脂１４Ｂによって覆われる（囲われる）。なお、第２封止樹脂１４Ｂの成形には、液状樹脂による成形、トランスファ成形、コンプレッション成形などを採用することができる。
次に、図７（Ｈ）に示すように、第２封止樹脂１４Ｂの底面に、スパッタリングなどにより、接続端子１５を形成する。また、部分的に露出された第２封止樹脂１４Ｂを除く、第１封止樹脂１４Ａの表面に、レーザを照射して、品種、製品番号、生産日、生産ロット、方向性などの情報を表す数字、記号、文字などを印字し、電子モジュール１００を完成させる。なお、必要に応じて、天面と４つの側面に、薄膜技術により、シールド膜を形成しても良い。
［第２実施形態］
図８に、第２実施形態にかかる電子モジュール２００を示す。ただし、図８は、電子モジュール２００の断面図である。
電子モジュール２００は、第１実施形態にかかる電子モジュール１００に構成を追加した。具体的には、電子モジュール２００は、電子モジュール１００の天面と４つの側面に、シールド膜１６を形成した。
シールド膜１６は、図示しないが、Ｔｉ、Ｎｉ、Ｃｒ、ＳＵＳ、またはそれらの合金からなる密着層、Ｃｕ、Ａｌ、Ａｇ、またはそれらの合金からなる導電層、Ｔｉ、Ｎｉ、Ｃｒ、またはそれらの合金からなる耐食層の３層構造に形成されている。なお、シールド膜１６は、グランド電位を備えた接続端子１５に接続することが好ましい。
シールド膜１６は、薄膜技術を用いて形成することができる。なお、通常、シールド膜１６は、部分的に露出された第２封止樹脂１４Ｂを除く、第１封止樹脂１４Ａの表面に、印字をおこなった後に形成する。ただし、第１封止樹脂１４Ａから露出した第２封止樹脂１４Ｂの位置を把握しておき、シールド膜１６を形成した後に、第２封止樹脂１４Ｂが露出した部分を除く、第１封止樹脂１４Ａ上のシールド膜１６上にレーザを照射して、印字を形成しても良い。
電子モジュール２００は、シールド膜１６によって、外部から内部へのノイズの侵入が抑制されている。また、電子モジュール２００は、シールド膜１６によって、外部へのノイズの放射が抑制されている。
［第３実施形態］
図９に、第３実施形態にかかる電子モジュール３００を示す。ただし、図９は、電子モジュール３００の断面図である。
電子モジュール３００は、第１実施形態にかかる電子モジュール１００に変更を加えた。具体的には、電子モジュール１００では、貫通孔４の内部に実装される第３電子部品として、底面に複数の電極が形成されたＬＧＡ型部品である電子部品１０を使用していたが、電子モジュール３００では、電子部品１０に代えて、両側面に電極が形成された電子部品３０を使用した。具体的には、図９に示すように、電子部品３０の電極に、それぞれ、はんだ７によって、Ｌ字型の金属端子３１を接続し、各金属端子３１を、別のはんだ７によって、基板１の第２主面１Ｂに形成された回路配線パターン３に接続した。なお、電子部品３０の電極に金属端子３１を接続するはんだ７には高融点はんだを使用し、金属端子３１を回路配線パターン３に接続するはんだ７には低融点はんだを使用することが好ましい。
このように、貫通孔４の内部に実装される第３電子部品は、側面に電極が形成された電子部品３０であっても良い。
以上、第１実施形態〜第３実施形態にかかる電子モジュール１００〜３００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。
たとえば、上記実施形態では、基板に１個の貫通孔を設け、その貫通孔の内部に電子部品を配置したが、基板に複数の貫通孔を設け、複数の貫通孔それぞれの内部に電子部品を配置するようにしても良い。
また、上記実施形態では、１個の貫通孔の内部に１個の電子部品を配置したが、たとえば、基板の下側と上側とからそれぞれ電子部品を配置し、１個の貫通孔に２個の電子部品を配置するようにしても良い。
さらに、電子モジュールによって構成される電子回路は任意であり、種々の電子回路を構成することができる。
１・・・基板
１Ａ・・・第１主面
１Ｂ・・・第２主面
２・・・回路配線パターン（第１主面１Ａに形成されたもの）
３・・・回路配線パターン（第２主面１Ｂに形成されたもの）
４・・・貫通孔（基板１に形成されたもの）
５、６・・・電子部品（第１電子部品）
７・・・はんだ
８、９・・・電子部品（第２電子部品）
１０、３０・・・電子部品（第３電子部品）
１１・・・中継基板
１２・・・回路配線パターン（１１に形成されたもの）
１３・・・間隙
１４Ａ・・・第１封止樹脂
１４Ｂ・・・第２封止樹脂
１５・・・接続端子
１６・・・シールド膜
２４・・・貫通孔（第１封止樹脂１４Ａに形成されたもの）
３１・・・金属端子
５１・・・成形用治具
１００、２００、３００・・・電子モジュール

Claims (9)

  1. 第１主面および第２主面を有する基板と、
    前記第１主面に実装された、少なくとも１個の第１電子部品と、
    前記第２主面に実装された、少なくとも１個の第２電子部品と、
    前記第１主面に、前記第１電子部品を覆って形成された第１封止樹脂と、
    前記第２主面に、前記第２電子部品を覆って形成された第２封止樹脂と、を備えた電子モジュールであって、
    前記基板と前記第１封止樹脂を貫通して、少なくとも１個の貫通孔が形成され、
    前記貫通孔の内部に、第３電子部品が実装され、
    前記貫通孔の内壁と前記第３電子部品との間に、前記第２封止樹脂が充填され、かつ、前記第２封止樹脂は前記第１封止樹脂の表面から露出するように形成され、
    前記基板の法線方向に透視した場合に、前記第２封止樹脂が前記第３電子部品を囲い、
    前記第１封止樹脂と前記第２封止樹脂とが、異なる種類の樹脂によって構成された電子モジュール。
  2. 部分的に露出した前記第２封止樹脂の表面を除く、前記第１封止樹脂の表面に、印字が施された、請求項１に記載された電子モジュール。
  3. 前記第１封止樹脂を構成する樹脂と前記第２封止樹脂を構成する樹脂は、線膨張係数が異なる請求項１または２に記載された電子モジュール。
  4. 前記第１封止樹脂を構成する樹脂と前記第２封止樹脂を構成する樹脂は、ヤング率が異なる、請求項１ないし３のいずれか１項に記載された電子モジュール。
  5. 前記貫通孔が形成されていない部分において、前記第１樹脂の厚み寸法が、前記第２樹脂の厚み寸法よりも大きい、請求項１ないし４のいずれか１項に記載された電子モジュール。
  6. 第１主面および第２主面を有し、前記第１主面と前記第２主面との間を貫通して少なくとも１個の貫通孔が形成された基板を用意する工程と、
    第２電子部品を前記基板の前記第２主面に実装するとともに、第３電子部品を前記基板の前記第１主面から部分的に突出させて前記基板の前記貫通孔の内部に実装する工程と、
    前記基板の前記第２主面と、前記貫通孔と前記第３電子部品との間に形成された空隙の内部と、前記基板の前記第１主面から部分的に突出した前記第３電子部品の周囲とに、前記第２電子部品および前記第３電子部品を覆うように、第２樹脂を形成する工程と、
    前記基板の前記第１主面に前記第１電子部品を実装する工程と、
    前記基板の前記第１主面に、前記第１電子部品を覆い、かつ、前記基板の前記第１主面において前記第３電子部品の周囲に形成された前記第２樹脂を囲むように、第１樹脂を形成する工程と、を順に備え、
    前記第１封止樹脂と前記第２封止樹脂が、異なる種類の樹脂によって構成され、
    前記第１封止樹脂の表面から、前記第２封止樹脂が部分的に露出した電子モジュールの製造方法。
  7. 第１主面および第２主面を有する基板を用意する工程と、
    前記基板の前記第１主面に前記第１電子部品を実装する工程と、
    前記基板の前記第１主面に、前記第１電子部品を覆うように、第１樹脂を形成する工程と、
    前記基板および前記第１樹脂を貫通した、少なくとも１個の貫通孔を形成する工程と、
    前記基板の第２主面に前記第２電子部品を実装し、前記基板の前記貫通孔の内部に前記第３電子部品を実装する工程と、
    前記基板の前記第２主面と、前記貫通孔の内部とに、前記第２電子部品および前記第３電子部品を覆うように、第２樹脂を形成する工程と、を順に備え、
    前記第１封止樹脂と前記第２封止樹脂が、異なる種類の樹脂によって構成され、
    前記第１封止樹脂の表面から、前記第２封止樹脂が部分的に露出した電子モジュールの製造方法。
  8. 前記第１封止樹脂の表面の、前記第２封止樹脂が露出した部分以外の部分に印字を形成する工程をさらに備えた、請求項６または７に記載された電子モジュールの製造方法。
  9. 前記印字を形成する工程が、レーザの照射によりおこなわれる、請求項８に記載された電子モジュールの製造方法。
JP2018556608A 2016-12-15 2017-12-06 電子モジュールおよび電子モジュールの製造方法 Active JP6677318B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016243794 2016-12-15
JP2016243794 2016-12-15
PCT/JP2017/043780 WO2018110383A1 (ja) 2016-12-15 2017-12-06 電子モジュールおよび電子モジュールの製造方法

Publications (2)

Publication Number Publication Date
JPWO2018110383A1 true JPWO2018110383A1 (ja) 2019-10-24
JP6677318B2 JP6677318B2 (ja) 2020-04-08

Family

ID=62558526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018556608A Active JP6677318B2 (ja) 2016-12-15 2017-12-06 電子モジュールおよび電子モジュールの製造方法

Country Status (4)

Country Link
US (1) US10660227B2 (ja)
JP (1) JP6677318B2 (ja)
CN (1) CN110140433B (ja)
WO (1) WO2018110383A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102524812B1 (ko) * 2018-11-06 2023-04-24 삼성전자주식회사 반도체 패키지
WO2020202972A1 (ja) * 2019-03-29 2020-10-08 太陽誘電株式会社 モジュールおよびその製造方法
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
WO2024057475A1 (ja) * 2022-09-15 2024-03-21 株式会社Fuji 樹脂積層体形成装置、および樹脂積層体形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009037833A1 (ja) * 2007-09-21 2009-03-26 Panasonic Corporation 立体プリント配線板およびその製造方法ならびに電子部品モジュール
WO2010050627A1 (ja) * 2008-10-31 2010-05-06 太陽誘電株式会社 プリント配線板およびその製造方法
WO2011148915A1 (ja) * 2010-05-26 2011-12-01 株式会社村田製作所 モジュール基板およびその製造方法
WO2012096277A1 (ja) * 2011-01-12 2012-07-19 株式会社村田製作所 樹脂封止型モジュール
WO2012165111A1 (ja) * 2011-05-31 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
WO2014007129A1 (ja) * 2012-07-05 2014-01-09 株式会社村田製作所 部品内蔵基板
WO2014188624A1 (ja) * 2013-05-22 2014-11-27 株式会社カネカ 放熱構造体
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4587772B2 (ja) * 2004-10-22 2010-11-24 イビデン株式会社 多層プリント配線板
CN100431143C (zh) * 2006-04-10 2008-11-05 联华电子股份有限公司 半导体封装结构
US7919849B2 (en) * 2007-04-04 2011-04-05 Ibiden Co., Ltd. Package substrate and device for optical communication
JP2009252916A (ja) * 2008-04-04 2009-10-29 Nec Electronics Corp 多層配線基板、半導体パッケージ、および半導体パッケージの製造方法
JP2011119619A (ja) * 2009-12-07 2011-06-16 Renesas Electronics Corp 半導体パッケージ
WO2012165530A1 (ja) * 2011-06-03 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
JP5958454B2 (ja) * 2013-12-05 2016-08-02 株式会社村田製作所 部品内蔵モジュール
JP2015195263A (ja) * 2014-03-31 2015-11-05 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
CN104701189B (zh) * 2014-12-29 2017-05-24 华进半导体封装先导技术研发中心有限公司 三层封装基板的制作方法及三层封装基板
JP6373219B2 (ja) * 2015-03-31 2018-08-15 太陽誘電株式会社 部品内蔵基板および半導体モジュール
JP2018157089A (ja) * 2017-03-17 2018-10-04 イビデン株式会社 プリント配線板およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009037833A1 (ja) * 2007-09-21 2009-03-26 Panasonic Corporation 立体プリント配線板およびその製造方法ならびに電子部品モジュール
WO2010050627A1 (ja) * 2008-10-31 2010-05-06 太陽誘電株式会社 プリント配線板およびその製造方法
WO2011148915A1 (ja) * 2010-05-26 2011-12-01 株式会社村田製作所 モジュール基板およびその製造方法
WO2012096277A1 (ja) * 2011-01-12 2012-07-19 株式会社村田製作所 樹脂封止型モジュール
WO2012165111A1 (ja) * 2011-05-31 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
WO2014007129A1 (ja) * 2012-07-05 2014-01-09 株式会社村田製作所 部品内蔵基板
WO2014188624A1 (ja) * 2013-05-22 2014-11-27 株式会社カネカ 放熱構造体
US20150131231A1 (en) * 2013-11-08 2015-05-14 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof

Also Published As

Publication number Publication date
WO2018110383A1 (ja) 2018-06-21
US20190289737A1 (en) 2019-09-19
JP6677318B2 (ja) 2020-04-08
CN110140433B (zh) 2021-10-12
US10660227B2 (en) 2020-05-19
CN110140433A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
JP5826532B2 (ja) 半導体装置及びその製造方法
JP6677318B2 (ja) 電子モジュールおよび電子モジュールの製造方法
JP2009200389A (ja) 電子部品内蔵基板の製造方法
WO2014125973A1 (ja) 部品内蔵樹脂多層基板および樹脂多層基板
TWI566355B (zh) 電子元件封裝結構及製作方法
JP5454681B2 (ja) モジュール基板およびその製造方法
JP2007189066A (ja) 電子部品の製造方法及び電子部品の基板集合体
TW201401960A (zh) 多層電路板的製作方法
US20130050957A1 (en) Electronic component incorporating board and composite module
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
WO2019142724A1 (ja) 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法
JP5749235B2 (ja) 回路部品内蔵基板の製造方法
JP2016197639A (ja) プリント配線板およびその製造方法
JP6387226B2 (ja) 複合基板
JP2011138890A (ja) 部品内蔵基板とその製造方法
JP5250502B2 (ja) 半導体装置及びその製造方法
JP6735793B2 (ja) 複合基板及びリジッド基板
JP5633256B2 (ja) 部品内蔵基板の製造方法
JP2005159184A (ja) 電子装置の製造方法
JP2012019022A (ja) 電子部品モジュールの製造方法
JP2005159183A (ja) 電子装置の製造方法
US9859632B2 (en) Composite substrate and rigid substrate
JP2016225443A (ja) プリント配線板の製造方法
JP5859678B1 (ja) プリント配線基板の製造方法
JP2016086004A (ja) プリント配線板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200225

R150 Certificate of patent or registration of utility model

Ref document number: 6677318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150