CN100431143C - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN100431143C
CN100431143C CNB2006100753478A CN200610075347A CN100431143C CN 100431143 C CN100431143 C CN 100431143C CN B2006100753478 A CNB2006100753478 A CN B2006100753478A CN 200610075347 A CN200610075347 A CN 200610075347A CN 100431143 C CN100431143 C CN 100431143C
Authority
CN
China
Prior art keywords
chip
semiconductor package
support plate
encapsulating structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100753478A
Other languages
English (en)
Other versions
CN101055858A (zh
Inventor
吴炳昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2006100753478A priority Critical patent/CN100431143C/zh
Publication of CN101055858A publication Critical patent/CN101055858A/zh
Application granted granted Critical
Publication of CN100431143C publication Critical patent/CN100431143C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

一半导体封装结构，包括有一半导体芯片，其一表面定义有一电连接区与一非电连接区，且该电连接区内设置有多个芯片焊垫；一基板，其相对于该半导体芯片的一表面具有多个对应于该多个芯片焊垫的基板焊垫；一芯片支架，设于该基板上，用以支撑该半导体芯片；以及多个中间弹性导电元件，用以电性连接该半导体芯片与该基板。

Description

半导体封装结构
技术领域
本发明涉及一种半导体封装结构，尤其涉及一种避免因热膨胀系数差异而导致脱膜等问题的半导体封装结构。
背景技术
随着电子装置对轻薄短小的强烈需求及趋势发展，IC封装技术也为了配合高I/O数、高散热以及封装尺寸微型化(miniaturization)的高标准要求，而使得倒装芯片(Flip Chip，FC)方式的封装型态需求持续升高，一跃成为目前封装的主流。
请参阅图1，图1为一现有倒装芯片封装结构的剖面示意图。如图1所示，倒装芯片封装结构10包括一芯片12，芯片12具有多个锡球焊垫14设置于芯片12的一表面之上。倒装芯片封装结构10另包括有一基板16，且基板16的一表面具有多个锡球焊垫18。基板16与芯片12间的电性连接是藉由设置于锡球焊垫14与锡球焊垫18间的焊接锡球20完成。另外，倒装芯片封装结构10亦包括有密封材料22，填满焊接锡球20、基板16与芯片12间的空隙，以保护倒装芯片封装结构10免受外界环境的影响，并消除焊接锡球20连接处的应力(stress)。此外，倒装芯片封装结构10是藉由球栅阵列(Ball Grid Array，BGA)24提供对外信号的输入/输出。
然而，由于现有的倒装芯片封装结构10中芯片12与基板16等结构材料的热膨胀系数差异性(Thermal Expansion Coefficient mismatch，CTEmismatch)颇大，使倒装芯片封装结构10于操作过程中易受热循环所产生的热力学应力(thermo-mechanical stress)影响。此热力学应力在由作为接点的锡球焊垫14、焊接锡球20、与锡球焊垫18吸收后，非常容易造成焊接点的失效、芯片龟裂、以及于芯片边缘，尤其是边角(corner)处造成脱膜(delamination)等现象，进而影响倒装芯片封装结构10的可靠度。
为解决上述热力学应力造成的问题，现有技术已提供多种方法，如于焊接锡球间隙和芯片与基板间隙加入弹性材料如环氧树脂以增加热力学应力的吸收，并降低因热膨胀系数差异所造成的失效问题，然而此技术却有充填时间长、充填不完全或包风(air entrapment)等缺点，使得倒装芯片封装结构不易完成封装工艺；同时也对倒装芯片封装结构对高元件密度、微细节距与高I/O密度的要求造成瓶颈。另外，又如其他的现有技术也提供于芯片边缘处，尤其是受热力学应力影响最大的角落处设置牺牲锡球(sacrificialsolder joints)或冗余接点(redundancy terminals)的方法。然而此法更因占据了芯片上的可用空间，而降低倒装芯片封装结构中对高I/O数目的要求，也更导致成本增加的问题。最后，现有技术还提供一方法，是于基板与芯片利用弯折的焊接导线(bonding wires)取代焊接锡球，并利用焊接导线的弯折处提供一回复力，用以吸收因热膨胀系数差异所产生的热力学应力。然而此种焊接导线虽可提供较佳回复力，却无法如焊接锡球一般承载芯片，因此仍需要充填密封材料来强化整体结构强度。
发明内容
因此，本发明的目的是提供一种半导体封装结构，可避免现有技术中因热膨胀系数差异而导致脱膜等影响可靠度的问题。
根据本发明，提供一半导体封装结构，其包括有一半导体芯片，该半导体芯片的一表面定义有一电连接区与一非电连接区，且该电连接区内设置有多个芯片焊垫；一基板，该基板相对于该半导体芯片的一表面具有多个对应于该多个芯片焊垫的基板焊垫。本发明所提供的半导体封装结构亦包括一芯片支架(chip holder)，设置于该基板上，且对应于半导体芯片的该非电连接区，用以支撑该半导体芯片。该半导体封装结构还包括有多个中间弹性导电元件(intermediate resilient conductive elements)，设置于该多个芯片焊垫与该多个基板焊垫间，用以电性连接该半导体芯片与该基板。
根据本发明，另提供一半导体封装结构，其包括有一第一封装结构与一第二封装结构。该第一封装结构包括有一第一载板，该第一载板的一表面定义有一电连接区与一非电连接区，且该电连接区内设置有多个第一载板焊垫；以及至少一第一芯片，设于该第一载板的一表面。而该第二封装结构，是设于该第一封装结构的下方，包有一第二载板；以及至少一第二芯片，设于该第二载板的一表面。本发明所提供的半导体封装结构亦包括有一支架(holder)，嵌设于该第二载板上，且对应于该第一载板的该非电连接区，用以支撑该第一封装结构。该半导体封装结构还包括多个中间弹性导电元件，设置于该第一封装结构与该第二封装结构间，用以电性连接该第一封装结构与该第二封装结构。
根据本发明所提供的半导体封装结构，是藉由该芯片支架提供一承载芯片或第一封装结构的机制；并利用该多个中间弹性导电元件吸收操作过程中所产生的热力学应力，即可于不影响半导体封装结构I/O脚数与密度设计的前提下，达到避免因热膨胀系数差异造成的焊接点失效、芯片龟裂、以及脱膜等影响半导体封装结构可靠度的问题。
附图说明
图1为一现有倒装芯片封装结构的剖面示意图；
图2至图5是根据本发明所提供的一半导体封装结构的一优选实施例及其分解图；
图6至图9是根据本发明所提供的一半导体封装结构的另一优选实施例及其分解图。
主要元件符号说明
10    倒装芯片封装结构        12    芯片
14    锡球焊垫                16    基板
18    锡球焊垫                20    焊接锡球
22    密封材料                24    球栅阵列
30    半导体封装结构          32    半导体芯片
34    非电连接区              36    电连接区
38    芯片焊垫                40    基板
42    基板焊垫                44    芯片支架
46    中间弹性导电元件        48    球栅阵列
50    黏着层                  52    吸湿材料
60    半导体封装结构          62    第一封装结构
64    第一载板                66    第一芯片
68    非电连接区              70    电连接区
72    第一载板焊垫            74    第二封装结构
76    第二载板                78    第二芯片
80    支架        82    第二载板焊垫
84    黏着层      86    中间弹性导电元件
88    球栅阵列    90    吸湿材料
具体实施方式
请参阅图2至图5，图2至图5是根据本发明所提供的一半导体封装结构的一优选实施例及其分解图。如图2所示，本实施例所提供的半导体封装结构30包括有一半导体芯片32，如一倒装芯片式芯片，其一表面定义有一非电连接区34与一电连接区36，且电连接区36内设置有多个芯片焊垫38。
请参阅图3，本实施例所提供的半导体封装结构30另包括有一基板40，而基板40对应于半导体芯片32的表面具有多个基板焊垫42，且这些基板焊垫42的设置是分别对应于半导体芯片32的各芯片焊垫38。另外，半导体封装结构30还包括有一芯片支架(chip holder)44，藉由一黏着材料(图未示)设置于基板40之上，用以支撑半导体芯片32；半导体封装结构30还包括有多个中间弹性导电元件(intermediate resilient conductive element)46设置于各基板焊垫42上。最后，基板40的另一表面可设置一球栅阵列48提供对外信号的输入/输出。
接下来，请参阅图4。本实施例所提供的半导体封装结构30是藉由一黏着层50将半导体芯片32黏着于芯片支架44上，而每个基板焊垫42是藉由至少一个中间弹性导电元件46电性连接至相对应的各芯片焊垫38；换句话说，即藉由中间弹性导电元件46提供半导体芯片32与基板40间的电性连接。另外，如图5所示，半导体封装结构30内，即半导体芯片32与基板40之间，亦可视产品的规格设计及功能需求而设置或充填一吸湿材料52，如一吸湿性树脂，用以防止外界环境的水气影响中间弹性导电元件46的电性表现。
值得注意的是，本实施例所揭露的中间弹性导电元件46是由金属焊线(wire bonds)构成，且各金属焊线均具有一弯折部，该弯折部是用以接触芯片焊垫38。而芯片支架44设置的位置则是对应于半导体芯片32的非电连接区34；且芯片支架44可为一由绝缘材料构成的环状支架，环绕于中间弹性导电元件46、芯片焊垫38、与基板焊垫42，其也可根据不同需求而设置多个开口，用以当作选择性充填吸湿材料或密封材料的注入孔或当作散热孔。更重要的是，芯片支架44的厚度略小于中间弹性导电元件46，因此当半导体芯片32藉由黏着层50黏着至芯片支架44时，各芯片焊垫38会抵触各中间弹性导电元件46的弯折部，使其略为下压，藉此提供并确保半导体芯片32与基板40间电性连接。
请参阅图6至图9，图6与图9是根据本发明所提供的一半导体封装结构的另一优选实施例及其分解图。如图6所示，本实施例所提供的半导体封装结构60包括有一第一封装结构62。而第一封装结构62包括有一第一载板64，其一表面设置有至少一第一芯片66(示于图8)，而另一表面则定义有一非电连接区68与一电连接区70，且电连接区70内设置有多个第一载板焊垫72。
请参阅图7，本实施例所提供的半导体封装结构60另包括有一第二封装结构74。而第二封装结构74包括有一第二载板76，第二载板76的对应于第一封装结构62的一表面设置有至少一第二芯片78以及多个对应于第一载板焊垫72的第二载板焊垫82。另外，本实施例亦包括有一用以支撑第一封装结构62，且对应于第一载板64的非电连接区68设置的支架(holder)80，而第二封装结构74亦可包括有一球栅阵列88(示于图8)提供对外信号的输入/输出。
接下来请参阅图8。半导体封装结构60还包括有一黏着层84，用以将第一载板64黏着至支架80上。半导体封装结构60还包括有多个中间弹性导电元件86设置于第一载板焊垫72与第二载板焊垫82之间，使各第二载板焊垫82分别藉由至少一个中间弹性导电元件86电性连接至相对应的第一载板焊垫72；换句话说，即藉由中间弹性导电元件86提供第一封装结构62与第二封装结构74间的电性连接。此外，如图9所示，半导体封装结构60内，亦可视产品的规格设计及功能需求而设置或充填一吸湿材料90，如一吸湿性树脂，用以防止水气影响中间弹性导电元件86的电性表现。
值得注意的是，本实施例所揭露的中间弹性导电元件86是由金属焊线构成，且各金属焊线还具有一弯折部，该弯折部是用以接触第一载板焊垫72。而支架80可为一由绝缘材料构成的环状支架，环绕于中间弹性导电元件86、第一载板焊垫72、与第二载板焊垫82，其也可根据不同需求而设置多个开口。另外，更重要的是，支架80的厚度是略小于中间弹性导电元件86，因此当第一载板64黏着至支架80时，各第一载板焊垫72会抵触各中间弹性导电元件86的弯折部，使其略为下压，藉此提供并确保第一封装结构62与第二封装结构74间的电性连接。
综上所述，根据本发明所提供的半导体封装结构，是利用中间弹性导电元件所具有的回复力特性吸收操作过程中所产生的热力学应力；并藉由一芯片支架提供一承载芯片的机制，而可避免半导体封装结构因充填密封材料而导致的费时、充填不完全或包风等缺点。也就是说，根据本发明所提供的半导体封装结构，可于不影响半导体封装结构I/O脚数与密度设计的前提下，避免因热膨胀系数差异造成的焊接点失效、芯片龟裂、以及脱膜问题，而提供一具高可靠度的半导体封装结构。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (21)

1.一种半导体封装结构，包括：
一半导体芯片，该半导体芯片的一表面定义有一电连接区与一非电连接区，且该电连接区内设置有多个芯片焊垫；
一基板，该基板相对于该半导体芯片的一表面具有多个对应于该多个芯片焊垫的基板焊垫；
一芯片支架，设置于该基板上，且对应于半导体芯片的该非电连接区，用以支撑该半导体芯片；以及
多个中间弹性导电元件，设置于该多个芯片焊垫与该多个基板焊垫间，用以电性连接该半导体芯片与该基板。
2.如权利要求1所述的半导体封装结构，其中该半导体芯片是一倒装芯片式芯片。
3.如权利要求1所述的半导体封装结构，其中该芯片支架的厚度略小于该多个中间弹性导电元件的高度。
4.如权利要求1所述的半导体封装结构，其中该芯片支架是一环状支架，环绕于该多个中间导电元件、该多个芯片焊垫与该多个基板焊垫的外围。
5.如权利要求4所述的半导体封装结构，其中该环状支架具有多个开口。
6.如权利要求1所述的半导体封装结构，其中该芯片支架为一绝缘材料。
7.如权利要求1所述的半导体封装结构，其中该多个基板焊垫是分别藉由该多个中间弹性导电元件中的至少一个电性连接至对应的该多个芯片焊垫。
8.如权利要求1所述的半导体封装结构，其中该多个中间弹性导电元件是金属焊线。
9.如权利要求8所述的半导体封装结构，其中该多个中间弹性导电元件还具有一弯折部，且该多个弯折部是用以接触该多个芯片焊垫。
10.如权利要求1所述的半导体封装结构，还包括一吸湿材料，充填于该半导体芯片与该基板之间。
11.一种半导体封装结构，包括：
一第一封装结构，包括：
一第一载板，该第一载板的一表面定义有一电连接区与一非电连接区，且该电连接区内设置有多个第一载板焊垫；以及
至少一第一芯片，设于该第一载板的一表面；
一第二封装结构，设于该第一封装结构的下方，且包括：
一第二载板；以及
至少一第二芯片，设于该第二载板的一表面；
一支架，嵌设于该第二载板上，且对应于该第一载板的该非电连接区，用以支撑该第一封装结构；以及
多个中间弹性导电元件，设置于该第一封装结构与该第二封装结构间，用以电性连接该第一封装结构与该第二封装结构。
12.如权利要求11所述的半导体封装结构，其中该电连接区与该非电连接区是定义于该第一载板面对该第二封装结构的表面。
13.如权利要求12所述的半导体封装结构，其中该第二载板还包括有多个分别对应于该多个第一载板焊垫的第二载板焊垫，且该多个第二载板焊垫设置于面对该第一封装结构的表面。
14.如权利要求11所述的半导体封装结构，其中该支架的厚度略小于该多个中间弹性导电元件的高度。
15.如权利要求11所述的半导体封装结构，其中该支架是一环状支架，环绕于该多个中间弹性导电元件、该多个第一载板焊垫与该多个第二载板焊垫的外围。
16.如权利要求15所述的半导体封装结构，其中该环状支架具有多个开口。
17.如权利要求11所述的半导体封装结构，其中该支架包括一绝缘材料。
18.如权利要求11所述的半导体封装结构，其中该多个第一载板焊垫是分别藉由该多个中间弹性导电元件中的至少一个电性连接至对应的该多个第二载板焊垫。
19.如权利要求11所述的半导体封装结构，其中该多个中间弹性导电元件是金属焊线。
20.如权利要求19所述的半导体封装结构，其中该多个中间弹性导电元件还具有一弯折部，且该多个弯折部接触该多个第一载板焊垫。
21.如权利要求11所述的半导体封装结构，还包括一吸湿材料，充填于该第一封装结构与该第二封装结构之间。
CNB2006100753478A 2006-04-10 2006-04-10 半导体封装结构 Expired - Fee Related CN100431143C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100753478A CN100431143C (zh) 2006-04-10 2006-04-10 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100753478A CN100431143C (zh) 2006-04-10 2006-04-10 半导体封装结构

Publications (2)

Publication Number Publication Date
CN101055858A CN101055858A (zh) 2007-10-17
CN100431143C true CN100431143C (zh) 2008-11-05

Family

ID=38795596

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100753478A Expired - Fee Related CN100431143C (zh) 2006-04-10 2006-04-10 半导体封装结构

Country Status (1)

Country Link
CN (1) CN100431143C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135150A (ja) * 2007-11-28 2009-06-18 Toshiba Corp プリント回路板、プリント回路板の製造方法および電子機器
CN101958297A (zh) * 2009-07-16 2011-01-26 王玉富 阵列柔性焊柱连接蒸发冷却半导体器件封装
CN102237319A (zh) * 2010-04-23 2011-11-09 三星半导体(中国)研究开发有限公司 封装件
CN103887191A (zh) * 2012-12-20 2014-06-25 新科金朋有限公司 半导体器件和制作无凸块倒装芯片互连结构的方法
JP6677318B2 (ja) * 2016-12-15 2020-04-08 株式会社村田製作所 電子モジュールおよび電子モジュールの製造方法
CN112770477B (zh) * 2019-10-21 2022-09-23 华为技术有限公司 一种电路板组件和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268662B1 (en) * 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
CN1490857A (zh) * 2002-10-18 2004-04-21 景硕科技股份有限公司 一种微距覆晶载板的结构及其制造方法
CN1532922A (zh) * 2003-03-26 2004-09-29 矽品精密工业股份有限公司 具有散热片的半导体封装件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268662B1 (en) * 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
CN1490857A (zh) * 2002-10-18 2004-04-21 景硕科技股份有限公司 一种微距覆晶载板的结构及其制造方法
CN1532922A (zh) * 2003-03-26 2004-09-29 矽品精密工业股份有限公司 具有散热片的半导体封装件

Also Published As

Publication number Publication date
CN101055858A (zh) 2007-10-17

Similar Documents

Publication Publication Date Title
CN110098158B (zh) 半导体封装件
CN101221946B (zh) 半导体封装、及系统级封装模块的制造方法
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP3822040B2 (ja) 電子装置及びその製造方法
US6025648A (en) Shock resistant semiconductor device and method for producing same
CN103620778A (zh) 倒装芯片、正面和背面中心键合存储线键合组件
CN100431143C (zh) 半导体封装结构
JP5187305B2 (ja) メモリカードおよびその製造方法
US20060097402A1 (en) Semiconductor device having flip-chip package and method for fabricating the same
CN1711636A (zh) 用于多芯片封装的元件、方法和组件
US20110074037A1 (en) Semiconductor device
JP2006049569A (ja) スタック型半導体装置パッケージおよびその製造方法
US20030042618A1 (en) Semiconductor device and a method of manufacturing the same
JP2012216644A (ja) 半導体装置及びその製造方法
TW201304018A (zh) 積層型半導體封裝及其製造方法
CN101261975A (zh) 半导体器件
CN104112715A (zh) 半导体装置及其制造方法
KR20140143902A (ko) 반도체 패키지 및 이의 제조 방법
CN101295710B (zh) 半导体器件
KR20070051165A (ko) 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
US20120286398A1 (en) Semiconductor chip module and planar stack package having the same
CN100424870C (zh) 半导体模块
KR100668858B1 (ko) 적층형 패키지 모듈 및 그 제조방법
JP2008277457A (ja) 積層型半導体装置および実装体
CN102751203A (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081105