JP5187305B2 - メモリカードおよびその製造方法 - Google Patents

メモリカードおよびその製造方法 Download PDF

Info

Publication number
JP5187305B2
JP5187305B2 JP2009519147A JP2009519147A JP5187305B2 JP 5187305 B2 JP5187305 B2 JP 5187305B2 JP 2009519147 A JP2009519147 A JP 2009519147A JP 2009519147 A JP2009519147 A JP 2009519147A JP 5187305 B2 JP5187305 B2 JP 5187305B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
semiconductor
electrode
memory card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009519147A
Other languages
English (en)
Other versions
JPWO2008152774A1 (ja
Inventor
雄一郎 山田
英信 西川
博之 山田
修一 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009519147A priority Critical patent/JP5187305B2/ja
Publication of JPWO2008152774A1 publication Critical patent/JPWO2008152774A1/ja
Application granted granted Critical
Publication of JP5187305B2 publication Critical patent/JP5187305B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Description

本発明は、回路基板に半導体チップを実装して構成されるメモリカードおよびその製造方法に関する。
従来、情報記録媒体の一つであるメモリカードは、その省スペース性により携帯電話などの携帯型電子機器に広く使用されている。
そして、これらの携帯型電子機器には、高機能化とともに携帯性の向上が同時に求められている。そのため、それらに搭載されるメモリカードにも、小型化や大容量化が求められている。そこで、さらに小型で薄型のメモリカードが規格化され、規格化された形状寸法内で、大容量化へ向け開発が進められている。
これらの要望に対して、メモリカードを薄型化する技術が開示されている（例えば、特許文献１参照）。つまり、まず、リードフレーム上に搭載されたメモリチップ上に、別のメモリチップをずらして積層する。そして、２つのメモリチップの電極およびリードフレーム上に搭載されたコントロールチップの電極を、金ワイヤを介してリードフレームに接続して薄型化するものである。
しかしながら、特許文献１に示すメモリカードでは、全てのメモリチップとコントロールチップからのワイヤをボンディングするための電極がリードフレーム上に必要である。そのため、電極を配置するスペースと、電極間や外部電極と接続するための配線を形成するスペースが必要となる。その結果、メモリカードの小型化や、面積が大きい高容量のメモリチップの搭載が制限される。
また、ワイヤを立体的に交差して配線するため、狭いワイヤ間隔での配線や、長いワイヤ長さでの配線などの接続箇所が生じる。そのため、狭いワイヤ間隔を介して樹脂を注入して封止する場合、粘度の低い熱硬化性樹脂を使用しなければならない。その結果、長い硬化時間、工法や材料の選択範囲の制限、製造コストの低減に限界があるなどの問題がある。
さらに、各チップの実装の良否が、全チップを実装し封止した後でしか、検査できない。そのため、最初に実装したチップに実装不良が生じていても、封止が終了するまで実装不良を検出できない。その結果、歩留まりの低下により、製造コストの増加などが問題である。
特開２００４−１３７３８号公報
本発明のメモリカードは、少なくとも上面に基板電極と下面に外部電極を有する回路基板と、回路基板の上面に実装された第１半導体電極を有する第１半導体チップと、回路基板の上面で第１半導体チップの実装された領域と異なる領域に実装された第３半導体電極を有する第３半導体チップと、上面に第２半導体電極を有する第２半導体チップと、第２半導体電極と基板電極を接続するワイヤと、回路基板の上面に設けられた第１半導体チップ、第２半導体チップ、第３半導体チップ、ワイヤを含む回路形成領域を覆うカバーと、を備え、第２半導体チップの下面と第１半導体チップの上面の少なくとも一部は対面させて固定するとともに、第１半導体チップ、第２半導体チップ、第３半導体チップおよび回路基板の少なくとも一部と、ワイヤが封止樹脂で覆われた構成を有する。
この構成により、第１半導体チップ、第２半導体チップおよび第３半導体チップが回路基板に独立して実装して高容量のメモリカードを実現できる。また、各半導体チップを独立して実装するため、回路基板との間で個々の、あるいは組み合わせた状態で実装不良などを判定できる。また、第１半導体チップと第３半導体チップは、それらの下面と回路基板の上面との対面域に引き回した配線で回路基板と電気的に接続できる。
また、第２半導体チップの第２半導体電極は回路基板の基板電極とワイヤを介して接続するため、第１半導体チップと第２半導体チップを相対的に位置ずれさせて回路基板と接続する必要がない。そのため、ワイヤを介した接続は第２半導体チップのみであり、第１半導体チップと第２半導体チップとの位置ずれは必須ではない。その結果、ワイヤの数や基板電極の数を大幅に削減できる。
また、第１半導体チップおよび第３半導体チップと回路基板との間は、各種接着や封止材を用いて、加圧、加熱やＵＶ照射などで実装できるため、嵩張らず薄型で確実な封止が実現できる。さらに、第２半導体チップと回路基板とのワイヤを介した接続数を少なくできるため、基板電極などの微細ピッチ化を避けることができる。その結果、粘度の低い封止材を用いなくても、限られた領域を容易かつ確実に封止できる。
また、本発明のメモリカードの製造方法は、回路基板の上面に第１半導体チップを実装するステップと、回路基板の上面で第１半導体チップが実装された領域と異なる領域に第３半導体チップを実装するステップと、第２半導体チップの下面と第１半導体チップの上面の少なくとも一部とは対面させて固定材で固定するステップと、第２半導体チップの上面の半導体電極と回路基板の上面の基板電極をワイヤで接続するステップと、第１半導体チップ、第２半導体チップ、第３半導体チップおよび回路基板の少なくとも一部と、ワイヤを封止樹脂で封止するステップと、回路基板の上面に設けられた第１半導体チップ、第２半導体チップ、第３半導体チップ、ワイヤを含む回路形成領域をカバーで覆うステップと、を含む。
この方法により、大容量で高機能なメモリカードを、低コストで生産性よく作製できる。
本発明の実施の形態１におけるメモリカードの内部構成を示す平面図 図１のメモリカードをＡ−Ａ線の位置で切断した断面図 本発明の実施の形態１におけるメモリカードの製造方法を説明するフローチャート 本発明の実施の形態１におけるメモリカードの製造方法を説明するフローチャート 本発明の実施の形態１におけるメモリカードの製造方法を示す断面図 本発明の実施の形態１におけるメモリカードの製造方法を示す断面図 本発明の実施の形態１におけるメモリカードの製造方法を示す断面図 本発明の実施の形態１におけるメモリカードの製造方法を示す断面図 本発明の実施の形態１におけるメモリカードの製造方法を示す断面図 本発明の実施の形態１の別の例におけるメモリカードの内部構成を示す平面図 図５のメモリカードをＢ−Ｂ線の位置で切断した断面図 本発明の実施の形態２におけるメモリカードの内部構成を示す平面図 図７のメモリカードをＣ−Ｃ線の位置で切断した断面図
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付し、説明を省略する場合がある。
（実施の形態１）
図１は、本発明の実施の形態１におけるメモリカードの内部構成を示す平面図である。図２は、図１のメモリカードをＡ−Ａ線の位置で切断した断面図である。
なお、図１はメモリカードの内部構造の理解を容易にするために、カバー７については輪郭のみを破線で示し、図２の一次封止樹脂１１と二次封止樹脂１０は省略して示している。
また、以下では、メモリカードの代表として、ＳＤメモリカード（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ ｍｅｍｏｒｙ ｃａｒｄ）を例に説明する。なお、ＳＤメモリカードは、一般に、長さと幅（図１中の左右方向と上下方向の大きさ）および厚み（図２中の上下方向の大きさ）が、それぞれ、１４．９ｍｍ以上１５．１ｍｍ以下、１０．９ｍｍ以上１１．１ｍｍ以下および０．９ｍｍ以上１．１ｍｍ以下の形状を有する。なお、本実施の形態においては、それぞれの大きさを１５ｍｍ、１１ｍｍおよび１ｍｍとする。そして、便宜上、図２中の上側および下側をそれぞれ、メモリカード１の上側および下側として説明する。以降の実施の形態においても同様である。さらに、第１半導体チップ３、第２半導体チップ４と第３半導体チップ５を実装する位置のメモリカード１の厚みは、０．６ｍｍ以上０．８ｍｍ以下（本実施の形態では、０．７ｍｍ）である。
図１と図２に示すように、メモリカード１は、少なくとも上面２１に基板電極２１１と下面２２に外部電極２２１を有する回路基板２と、回路基板２の上面２１に実装された第１半導体電極３３を有する第１半導体チップ３と、回路基板２の上面２１で第１半導体チップ３の実装された領域と異なる領域に実装された第３半導体電極５３を有する第３半導体チップ５と、上面４１に第２半導体電極４１１を有する第２半導体チップ４と、第２半導体電極４１１と基板電極２１２を接続するワイヤ１２と、回路基板２の上面２１に設けられた第１半導体チップ３、第２半導体チップ４、第３半導体チップ５、ワイヤ１２を含む回路形成領域１００を覆うカバー７と、を備え、第２半導体チップ４の下面４２と第１半導体チップ３の上面３１の少なくとも一部は対面させて固定するとともに、第１半導体チップ３、第２半導体チップ４、第３半導体チップ５および回路基板２の少なくとも一部と、ワイヤ１２が一次封止樹脂１１と二次封止樹脂１０からなる封止樹脂で覆われて構成されている。
このとき、回路基板２は、例えばＦＲ−４．５相当のガラスエポキシ基板であり、厚みは０．１ｍｍ以上０．４ｍｍ以下（本実施の形態では、０．１６ｍｍ）である。そして、回路基板２の上面２１に設けられた基板電極２１１、２１２、２１３は、上面２１上に設けられた配線（図示せず）と電気的に接続されている。また、回路基板２の下面２２には、外部の電子機器（図示せず）と接続するための複数の外部電極２２１を備えている。そして、外部電極２２１は、回路基板２の下面２２に設けられた配線（図示せず）と回路基板２の下面２２から上面２１へと貫通するビアホール（図示せず）を通して、回路基板２の上面２１に設けられた配線と電気的に接続されている。
また、第１半導体チップ３と第２半導体チップ４は、例えば情報を記憶するメモリチップで、第３半導体チップ５は第１半導体チップ３と第２半導体チップ４を制御する、例えばコントロールチップである。ここで、第１半導体チップ３、第２半導体チップ４、第３半導体チップ５はベアチップで、その厚みはそれぞれ０．０５ｍｍ以上０．３ｍｍ以下である。
そして、第１半導体チップ３は、下面３２の電極（図示せず）上に形成された突起状の第１半導体電極３３を備え、第１半導体電極３３は回路基板２の上面の基板電極２１１に接合（接触により電気的な接続が保たれている状態を含む）されている。また、第３半導体チップ５は、下面５２の電極（図示せず）上に形成された突起状の第３半導体電極５３を備え、第３半導体電極５３は回路基板２の基板電極２１１に接合（接触が保たれている状態を含む）されている。このとき、第１半導体チップ３の下面３２、第３半導体チップ５の下面５２と回路基板２の上面２１の少なくとも一部は、一次封止樹脂１１で封止されている。
また、第２半導体チップ４の下面４２の少なくとも一部が第１半導体チップ３の上面３１の少なくとも一部と対面して設けられている。そして、第１半導体チップ３の上面３１と第２半導体チップ４の下面４２との対面間に設けられた、例えば接着剤などの固定材８により、第２半導体チップ４を第１半導体チップ３に固定して積層している。さらに、第２半導体チップ４は、上面４１に形成された第２半導体電極４１１がワイヤ１２を介して回路基板２の基板電極２１２に接合され、二次封止樹脂１０により封止されている。これにより、第２半導体チップ４は回路基板２とワイヤ１２を介して電気的に接続される。このとき、第２半導体チップ４と第１半導体チップ３とは並列に配置され、第１半導体チップ３と第２半導体チップ４間での直接の接続は行われない。
ここで、二次封止樹脂１０として、ワイヤ１２、第２半導体チップ４の一部、第１半導体チップ３の一部と回路基板２の上面２１の一部に塗布できる、例えばエポキシ樹脂などの液状の非導電性樹脂材料が用いられる。また、一次封止樹脂１１として、回路基板２の上面２１に貼り付けできるフィルム状の非導電性樹脂材料（ＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ））などが用いられる。
なお、図１と図２に示すように、必要に応じて、例えばノイズ除去などを目的として、コンデンサなどの非半導体チップ部品６の下面６１を回路基板２の上面２１に実装してもよい。このとき、複数の非半導体チップ部品６は、図１に示すように、例えば回路基板２の一辺に沿った位置に配列し、図２に示すように回路基板２の上面２１の基板電極２１３と、例えばクリームはんだ９を介して接続して実装される。そして、配列した非半導体チップ部品６と第１半導体チップ３との間の回路基板２の上面２１には、第２半導体チップ４の第２半導体電極４１１とワイヤ１２を介して接続される基板電極２１２が配列されている。
そして、図２に示すように、カバー７は、第１半導体チップ３、第２半導体チップ４と第３半導体チップ５を収納する第１凹部７１ａと、第２半導体チップ４の第２半導体電極４１１と基板電極２１２間のワイヤ１２による接続部を封止した二次封止樹脂１０と非半導体チップ部品６とを収納する第２凹部７１ｂからなる凹部７１を有している。なお、本実施の形態では、第２凹部７１ｂの高さ（深さ）が第１凹部７１ａの高さ（深さ）より高く形成されている。このとき、カバー７は、例えばポリカーボネートやポリエチレンテレフタレートなどの熱可塑性樹脂からなり、凹部７１の開口７ａを介して回路基板２の外周に嵌め合わせて取り付けられる。
上記構成により、第１半導体チップ、第２半導体チップおよび第３半導体チップが回路基板に独立して実装された高容量のメモリカードを実現できる。また、各半導体チップを独立して実装するため、回路基板との間で個々の、あるいは組み合わせた状態で、例えば電気特性を評価することにより、実装の良否を判定できる。
また、第１半導体チップと第３半導体チップは、それらの下面と回路基板の上面との対面域に形成した配線で回路基板と電気的に接続できる。そのため、第２半導体チップの第２半導体電極のみを回路基板の基板電極とワイヤを介して接続するので、特許文献１に示すような第１半導体チップと第２半導体チップを相対的に位置ずれさせて回路基板にワイヤを介して接続する必要がない。つまり、ワイヤを介した接続は第２半導体チップのみであり、第１半導体チップと第２半導体チップとの位置ずれは必須ではない。その結果、電気的な接続のためのワイヤの数や基板電極の数を大幅に削減できるので、基板電極などの微細ピッチ化を避けることができる。そのため、二次封止樹脂として、粘度の低い封止材を用いる必要がなく、高い粘度の封止材でもワイヤで接続される領域を容易かつ確実に封止できる。
また、第１半導体チップおよび第３半導体チップと回路基板との間は、各種接着や封止材などの固定材を用いて、加圧、加熱やＵＶ照射などで実装できるため、嵩張らず薄型で確実な封止を実現できる。
本実施の形態１によれば、第１半導体チップ３と第３半導体チップ５を回路基板２との対面域に形成した配線に直に実装する。そして、回路基板２に第１半導体チップ３と第２半導体チップ４を積層し、その周辺に設けた基板電極２１２と第２半導体電極４１１とを少ないワイヤ１２を介して接続する。これにより、メモリカードの薄型化、小型化や高容量化を実現できる。
また、本実施の形態１によれば、第１半導体チップ３、第２半導体チップ４、第３半導体チップ５と回路基板２との各実装段階において、個々に独立した状態、あるいは組み合わせた状態で、電気特性の検査により実装の良否を判定できる。そのため、メモリカードの歩留まりの向上や低コスト化が図れる。
また、本実施の形態１によれば、直に実装された第１半導体チップ３、第３半導体チップ５と回路基板２間は、一次封止樹脂１１により、嵩張らず確実に封止して実装できる。また、ワイヤ１２による接続数を少なくできるので、微細ピッチでの接続が避けられ、二次封止樹脂１０に粘度の低い封止材を用いなくてもよい。そのため、ワイヤ１２を介した第２半導体電極４１１と基板電極２１２との接続領域を容易かつ確実に封止し、電気的に安定した接続が図れる。
また、本実施の形態１によれば、回路形成領域１００を保護するカバー７は、回路形成領域１００の大きさに対応して、容易に薄型化、小型化することができるので、全体に嵩張らないメモリカードを実現できる。
また、本実施の形態１によれば、さらに、非半導体チップ部品６を設けることにより、信頼性が高く、高機能なメモリカード１を実現できる。
以下に、本発明の実施の形態１におけるメモリカードの製造方法について、図３Ａ、図３Ｂと図４Ａから図４Ｅを用いて説明する。
図３Ａと図３Ｂは、本発明の実施の形態１におけるメモリカードの製造方法を説明するフローチャートである。図４Ａから図４Ｅは、本発明の実施の形態１におけるメモリカードの製造方法を示す断面図である。
まず、図３Ａと図４Ａに示すように、第１半導体チップ３の下面３２の電極（図示せず）上にバンプを第１半導体電極３３として形成する。また、第３半導体チップ５の下面５２の電極（図示せず）上にバンプを第３半導体電極５３として形成する（ステップＳ１１）。
そして、回路基板２の上面２１で第１半導体チップ３と第３半導体チップ５を実装する領域に、例えばＮＣＦなどの一次封止樹脂１１を貼り付ける。このとき、回路基板２の基板電極２１２、２１３上には貼り付けない。これにより、一次封止樹脂１１が基板電極２１１に付与される（ステップＳ１２）。
さらに、実装装置（図示せず）により、第１半導体チップ３の下面３２を回路基板２の上面２１と対向して保持する。そして、第１半導体電極３３が一次封止樹脂１１を介して基板電極２１１と対向するように第１半導体チップ３の位置を調整した後、第１半導体チップ３を回路基板２に押圧する。同様に、実装装置により、第３半導体チップ５の下面５２を回路基板２の上面２１と対向して保持する。そして、第３半導体電極５３が一次封止樹脂１１を介して基板電極２１１と対向するように第３半導体チップ５の位置を調整した後、第３半導体チップ５を回路基板２に押圧する。その後、第１半導体チップ３と第３半導体チップ５を回路基板２に押圧した状態で、第１半導体チップ３と第３半導体チップ５を加熱して、第１半導体チップ３の第１半導体電極３３と第３半導体チップ５の第３半導体電極５３を、回路基板２の基板電極２１１と電気的に接続する。
これにより、図４Ｂに示すように、一次封止樹脂１１が硬化して、第１半導体チップ３と第３半導体チップ５が回路基板２に電気的な接続して実装される（ステップＳ１３）。
以下では、回路基板２に実装された第１半導体チップ３、第３半導体チップ５をまとめて「一次実装モジュール」と表現する。
そして、図３Ａに示すように、検査装置（図示せず）を用いて、一次実装モジュールを電気的に検査する。例えば、回路基板２を介して一次実装モジュールに電気を流すことにより、第１半導体チップ３および第３半導体チップ５と回路基板２との実装の良否を電気的に個別に検査する（ステップＳ１４）。これにより、正常に実装された一次実装モジュールが選別できる。
つぎに、図３Ａと図４Ｂに示すように、ウエハーからダイシング装置（図示せず）を用いて切り出された、例えば熱硬化性樹脂を主成分とする膜状の固定材８を下面４２に転写された第２半導体チップ４を準備する。そして、一次実装モジュールと、第２半導体チップ４の下面４２を、ダイボンディング装置（図示せず）により、図４Ｂに示すように第１半導体チップ３の上面３１と対向して保持する。さらに、第２半導体チップ４を所定の位置に調整した後、第２半導体チップ４を第１半導体チップ３に固定材８を介して押圧する。そして、加熱装置（図示せず）により、第２半導体チップ４、第１半導体チップ３と回路基板２を加熱し、固定材８を硬化させて、第２半導体チップ４を第１半導体チップ３に固定する（ステップＳ１５）。
つぎに、図３Ａと図４Ｃに示すように、ワイヤボンディング装置（図示せず）により、第２半導体チップ４の第２半導体電極４１１と回路基板２の基板電極２１２を、例えば金ワイヤなどのワイヤ１２で電気的に接続する（ステップＳ１６）。
つぎに、図３Ｂと図４Ｄに示すように、図示しないディスペンス装置または射出装置により、例えばエポキシ樹脂などの熱硬化性樹脂を主成分とする液状の非導電性樹脂材料からなる二次封止樹脂１０を、第１半導体チップ３および第２半導体チップ４の少なくとも一部、回路基板２の一部とワイヤ１２を覆うように塗布する。そして、加熱装置（図示せず）により、二次封止樹脂１０を加熱して硬化し、第１半導体チップ３および第２半導体チップ４の少なくとも一部、回路基板２の一部とワイヤ１２を封止する（ステップＳ１７）。このとき、第３半導体チップ５がワイヤ１２の近傍に配置されている場合には、第３半導体チップの少なくとも一部も、同様に二次封止樹脂１０で封止される。
以下では、一次実装モジュールに実装された第２半導体チップをまとめて「二次実装モジュール」と表現する。
つぎに、図３Ｂに示すように、検査装置（図示せず）を用いて、二次実装モジュールを電気的に検査する。例えば、回路基板２を介して二次モジュールに電気を流すことにより、第１半導体チップ３、第２半導体チップ４、第３半導体チップ５と回路基板２との実装の良否を電気的に検査する（ステップＳ１８）。これにより、正常に実装された二次実装モジュールを選別できる。
つぎに、図３Ｂと図４Ｅに示すように、必要に応じて、選別した二次実装モジュールの回路基板２の上面２１にマスクを介してクリームはんだ９を基板電極２１３上に付与する（ステップＳ１９）。そして、例えばコンデンサなどの非半導体チップ部品６を回路基板２の基板電極２１３上にクリームはんだ９を介して搭載する。その後、非半導体チップ部品６を搭載した二次実装モジュールをリフローする。これにより、非半導体チップ部品６を回路基板２の上面２１の基板電極２１３と電気的に接続して接合する。（ステップＳ２０）。
つぎに、図２と図３Ｂに示すように、カバー７を、その凹部７１の開口７ａを介して回路基板２に取り付ける。これにより、回路基板２の上面２１側において第１半導体チップ３、第２半導体チップ４、第３半導体チップ５、非半導体チップ部品６やワイヤ１２をカバー７の凹部７１内に収納してメモリカード１が作製される（ステップＳ２１）。
以上で説明したように、本実施の形態１によれば、第１半導体チップ３、第３半導体チップ５と接続する回路基板２の基板電極２１１は、第１半導体チップ３、第３半導体チップ５の下に配置できる。そして、基板電極２１１と接続される配線を第１半導体チップ３と第３半導体チップ５の下で引き回すことができる。そのため、回路基板２上で第１半導体チップ３、第３半導体チップ５や非半導体チップ部品６を実装するスペース以外には、第２半導体チップ４とワイヤボンドで接続される基板電極２１２を配置するスペースだけを確保すればよい。それにより、回路基板２の層数を少なくできるため、薄型化が可能になるとともに、限られた回路基板の実装領域に、より大容量で大きな形状のメモリチップなどの半導体チップを搭載できる。その結果、小型で高容量のメモリカードを実現できる。
また、本実施の形態１によれば、一次実装モジュールを形成した状態で電気的に検査をし、選別した良品の一次実装モジュールだけを用いて、第２半導体チップ４を実装できる。さらに、必要に応じて、二次実装モジュールを形成した状態で電気的に検査をし、選別した良品の二次実装モジュールだけを用いて、非半導体チップ部品６を実装できる。これにより、材料や時間のロスを削減して低コストで生産性よくメモリカードを作製できる。
また、本実施の形態１によれば、第１半導体チップ３の第１半導体電極３３と第３半導体チップ５の第３半導体電極５３と基板電極２１１を一次封止樹脂を介して一括で実装し接合することができる。その結果、従来、全ての半導体チップをワイヤボンディングで回路基板２に実装する場合と比べて、大幅に時間を短縮して製造コストを低減できる。
また、本実施の形態１によれば、二次実装モジュールとして、一次実装モジュールに第２半導体チップ４の第２半導体電極４１１と基板電極２１２とをワイヤ１２を介して接続し、その近傍の最小限の領域だけを二次封止樹脂１０で封止している。そのため、電気的な検査により、第２半導体チップ４のみ不良と判定されても、第２半導体チップ４が動作しないように回路基板２の上面２１に露出させた第２半導体チップ４の電源の配線だけを切断することができる。これにより、一次実装モジュールだけの容量を有するメモリカードとして有効に使用することができる。その結果、材料や部品のロスを大幅に低減できる。
一方、従来、全ての半導体チップをワイヤボンディングで回路基板に実装する場合、ワイヤを封止する必要がある。そのため、通常、ワイヤを覆うように、回路基板の上面の全体を粘度が低い熱硬化性樹脂を用いたトランスファーモールド法で成型する。その後、成形部と回路基板を切削加工などにより所定のメモリカード形状に加工している。
それに対して、本実施の形態１では、第２半導体チップと回路基板を接続するワイヤ１２の近傍だけを二次封止樹脂１０で封止して、安価な熱可塑性樹脂で成形したカバー７を取り付ける構造とした。これにより、製造を簡素化して、低コストで生産性よくメモリカードを作製できる。
また、本実施の形態１では、第２半導体チップ４の上面４１で、第３半導体チップ５と隣接する辺に第２半導体電極４１１を形成しない構成を有する。これにより、第１半導体チップ３と第３半導体チップ５とが隣接する部分の回路基板２の上面２１に、第２半導体チップ４の第２半導体電極４１１と接続するための基板電極２１２が必要でない。そして、従来のように、狭ピッチに配置された基板電極間に、さらに基板電極を形成するために、例えば多層構造の回路基板を用いて、層間をビアホールを通じて下層に配線層を形成して接続する必要がない。また、第１半導体チップ３と第３半導体チップ５を直接接続するための配線を、回路基板２の上面２１の隣接部分を介して最短距離で形成できる。これにより、層数の少ない回路基板２を用いて、さらに薄型化が可能となる。また、第１半導体チップ３と第３半導体チップ５との隣接間以外の領域での、配線を引き回す面積を削減できるため、限られた回路基板の実装面積でより大きな半導体チップを搭載できる。その結果、小型化と高容量化したメモリカードを実現できる。
なお、本実施の形態１では、第１半導体チップ３の第１半導体電極３３を、例えば図２の断面図に示すように左右に配置した例で説明したが、これに限られない。例えば、図示していないが、図２を参照して具体的に説明すると、第１半導体チップ３のある一辺だけに第１半導体電極３３を配置してもよい。具体的には、例えば第１半導体チップ３の左側の辺での第１半導体電極３３の配列をなくし、右側の辺の第１半導体電極３３に配列するなどである。このとき、第１半導体電極３３を配列した右側の辺と、第２半導体チップ４の上面４１に設ける第２半導体電極４１１を配列する辺と対向して設けてもよい。これにより、回路基板２の上面２１において第１半導体チップ３の直下も含めた広い領域で、第１半導体チップ３と第２半導体チップ４の配線交差を行うことが可能となる。さらに、層数の少ない回路基板２を用いて、配線のＬ／Ｓ（ラインアンドスペース）を広げることができる。その結果、回路基板のコスト低減や、メモリカードの製造コストを削減できる。
以下、本発明の実施の形態１の別の例におけるメモリカードについて、図５と図６を用いて説明する。
図５は、本発明の実施の形態１における別の例におけるメモリカードの内部構成を示す平面図である。図６は、図５のメモリカードをＢ−Ｂ線の位置で切断した断面図である。
図５と図６に示すように、本発明の実施の形態１の別の例におけるメモリカード１ａは、回路基板２の上面２１で非半導体チップ部品６と二次封止樹脂１０の間に、ダム１０３を設けたものである。このとき、ダム１０３は、回路基板２の上面２１の基板電極２１２と基板電極２１３との間に、例えばソルダーレジストを用いて、例えば幅０．１ｍｍ〜１ｍｍ、高さ０．０１ｍｍ〜０．１ｍｍの少なくとも１本が形成される。
これにより、回路基板２の上面２１に塗布した際、二次封止樹脂１０が基板電極２１３へ広がることをダム１０３により防止できる。そして、非半導体チップ部品６の実装不良を防止し製造コストを低減できる。さらに、基板電極２１２と基板電極２１３との距離を短くできるので、限られた実装領域に、より大記憶容量で形状の大きな半導体チップを搭載できる。その結果、小型化や高容量化が容易なメモリカード１ａを実現できる。
なお、上記では、ダム１０３を基板電極２１２と基板電極２１３との間に設けた例で説明したが、これに限られない。例えば、基板電極２１２と隣接する基板電極２１１との間にも設けてもよい。これにより、第１半導体チップ３の第１半導体電極３３と回路基板２の基板電極２１１を一次封止樹脂１１に押圧して接合する際に、基板電極２１２に一次封止樹脂１１が広がり、基板電極２１２を被覆することを未然に防止できる。
なお、基板電極２１２と第２半導体電極４１１の接続数が増加し、ワイヤ１２間のピッチが狭くなり二次封止樹脂１０の充填性が低下する場合には、ワイヤ１２の間隔を部分的に広くすることが好ましい。これにより、二次封止樹脂１０が部分的に広がったワイヤ１２間から容易に侵入し、回路基板２との空間を効率的に充填できる。この結果、二次封止樹脂１０の未充填部やボイドの発生を低減して、高品質でロスが少なく製造コストの低いメモリカードを実現できる。
（実施の形態２）
図７は、本発明の実施の形態２におけるメモリカードの内部構成を示す平面図である。図８は、図７のメモリカードをＣ−Ｃ線の位置で切断した断面図である。
なお、図７においても、実施の形態１と同様に、メモリカードの内部構造の理解を容易にするために、カバー７については輪郭のみを破線で示し、図８の一次封止樹脂１１と二次封止樹脂１０は省略して示している。
図７と図８に示すように、実施の形態２のメモリカード１ｂは、少なくとも第３半導体チップ５と非半導体チップ部品６が、回路基板２の一辺に並んで実装されている。そして、回路基板２に設けられる基板電極２１２の配列が、第３半導体チップ５と第２半導体チップ４との対向域１０１の両側に振り分けて配置されている点で実施の形態１と異なる。このとき、第１半導体チップ３の上面３１と第２半導体チップ４の下面４２が、少なくとも一部で重ならないように位置をずらして固定することが好ましい。また、第３半導体チップ５と第２半導体チップ４とが対向域１０１で重なるように設けることが好ましい。なお、他の構成要素や材料あるいは基本的な機能などは、実施の形態１と同様であるので、説明を省略する場合がある。
以下に、図７と図８を用いて、具体的にメモリカード１ｂを説明する。
つまり、メモリカード１ｂは、複数の非半導体チップ部品６が、回路基板２の一辺に沿って第３半導体チップ５と並んで実装されている。これは、コントロールチップである第３半導体チップ５が、メモリチップである第１半導体チップ３や第２半導体チップ４より形状が小さいことにより実現できるものである。
そして、ワイヤ１２を介して、第２半導体チップ４の第２半導体電極４１１と接続される回路基板２の基板電極２１２は、第２半導体チップ４の一辺と第３半導体チップ５との対向域１０１の両側に振り分けて配列される。このとき、図７に示すように、例えば基板電極２１２は、対向域１０１の両側で第２半導体チップ４の隣り合う２辺に沿って振り分けられる。また、振り分けられた基板電極２１２の一方の配列は、非半導体チップ部品６と第２半導体チップ４との間に設けられる。
なお、図７に示すように、第２半導体チップ４の一辺に沿って配列する第２半導体電極４１１を、振り分けて配列した基板電極２１２に対応して振り分けて配列することが好ましい。これにより、第２半導体電極４１１と基板電極２１２とをほぼ等しい長さのワイヤ１２で接続できるので、信号の遅延差などを生じない。
上記構成により、第３半導体チップ５が回路基板２の一辺と隣接して単独で配置する場合に比べて、さらに回路基板２の大きさを小型化できる。このため、形状が規格化されたメモリカードにおいて、記憶容量が大きく、形状の大きなメモリチップを実装できる。
また、第３半導体チップ５と非半導体チップ部品６とを並べて配置することにより、基板電極２１２の配列領域が制限されるが、第２半導体チップ４の一辺と第３半導体チップ５との対向域１０１の両側に振り分け配列することで、余分なスペースを設けることなく、必要な数の基板電極２１２を設けることができる。
また、第１半導体チップ３の上面３１と第２半導体チップ４の下面４２が、少なくとも一部で重ならないように、第２半導体チップ４を振り分け配列した基板電極２１２の側に寄った位置にずらして固定する。例えば、図７に示すように、第１半導体チップ３に対して、第２半導体チップ４が右斜め上方向にずらして固定する。具体的には、第２半導体チップ４は、第１半導体チップ３に対して、図８中において右側にオーバーハングし、図５中において上側にオーバーハングした状態で固定される。これにより、第１半導体チップ３は、回路基板２の基板電極２１２から十分な距離を確保して配置できる。また、第３半導体チップ５は厚み方向に十分な距離を確保しながら平面視では基板電極２１２と短い距離で配置して固定できる。この結果、第２半導体チップ４の第２半導体電極４１１と回路基板２の基板電極２１２とを接続するワイヤ１２の長さを短くできるので、第１半導体チップ３や第２半導体チップ４と基板電極２１２との電気的な干渉やノイズの影響を防止できる。なお、電気的な影響が少ない場合には、第１半導体チップ３と第２半導体チップ４との位置をずらすことなく、積層して固定してもよい。
また、図７と図８に示すように、第２半導体チップ４の下面４２と第３半導体チップ５の上面５１とを対向させ、対向域１０１で重なって配置する。このとき、第２半導体チップ４と第３半導体チップ５とを重なった対向域１０１で固定材８を介して固定する。これにより、第１半導体チップ３からオーバーハングさせた第２半導体チップ４の支持強度が向上し、メモリカード１ｂの曲げ変形に対する信頼性が向上する。
なお、本実施の形態２のメモリカード１ａは、実施の形態１のメモリカード１と同様の製造方法で作製できるので、説明を省略する。
以上に説明したように、実施の形態２によれば、実施の形態１と同様の効果が得られる。
さらに、実施の形態１のメモリカード１では、回路基板２に直に実装した第１半導体チップ３と第３半導体チップ５の周囲にある一次封止樹脂１１を乗り越えて長いワイヤ１２により第２半導体電極４１１と基板電極２１２とを接続しなければならなかった。そして、ワイヤ１２に加わる応力を軽減するため、ワイヤ１２の高さも高くする必要があった。しかし、本実施の形態２では、第２半導体チップ４をオーバーハングした状態で、ワイヤ１２で接続できるので、ワイヤ１２の長さを短くできるとともに、それによって高さも低くできる。その結果、変形や形状のばらつきの少ないワイヤ１２を安定してボンディングできるため、ワイヤボンディング工程の品質が向上し低コストで信頼性に優れたメモリカードを作製できる。
また、第２半導体チップ４の第１半導体チップ３からのオーバーハングした部分を、一次封止樹脂１１や第３半導体チップ５の上面５１と固定材８を介して固定することにより、ワイヤボンディング時に生じやすい第２半導体チップ４のオーバーハング部分でのしなりや振動を低減できる。これにより、ワイヤ１２と第２半導体電極４１１とを安定したワイヤ形状で接続できる。さらに、しなりや振動による第２半導体チップ４の、クラックや欠けなどの発生を防止できる。
なお、本実施の形態２では、第１半導体チップ３からオーバーハングさせた第２半導体チップ４のオーバーハングの端部が第３半導体チップ５の上面５１まで到達した例で説明したが、これに限られない。例えば、第１半導体チップ３、第２半導体チップ４と第３半導体チップ５のサイズや配置によって、ワイヤ１２の長さを短くできる場合、必ずしも、第２半導体チップ４のオーバーハングの端部を第３半導体チップ５の上面５１まで到達させなくてもよい。
以上、本発明の各実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、以下に示すように様々な変更が可能である。
すなわち、各実施の形態では、第１半導体チップ３と第２半導体チップ４をメモリチップ、第３半導体チップ５をコントロールチップである場合を例に説明したが、これに限らない。例えば、ＡＳＩＣなどの他のベアチップを第１半導体チップ３、第２半導体チップ４と第３半導体チップ５として用いてもよい。さらに、第２半導体チップ４の上に別のメモリチップを積層し、ワイヤで回路基板２と接続して、コントロールチップである第３半導体チップ５で、３つのメモリチップを制御する構成としてもよい。
また、第３半導体チップ５として、情報の記憶と別のメモリチップを制御するメモリ・コントローラ兼用チップを回路基板２に実装してもよい。このとき、半導体チップは、部分的に半導体機能を利用したチップであれば、全体が半導体機能を有するチップでなくてもよい。
また、各実施の形態では、第１半導体電極３３や第３半導体電極５３としてのバンプを形成した例で説明したが、これに限られない。例えば、第１半導体電極３３や第３半導体電極５３に対応する回路基板２の基板電極２１１上にバンプを形成してもよい。さらに、バンプとして、スタッドバンプ以外に、ボールバンプやメッキバンプ、はんだバンプなどを用いてもよい。
また、各実施の形態では、一次封止樹脂１１として、ＮＣＦなどを貼り付けた例で説明したが、これに限られない。例えば、非導電性樹脂ペーストの塗布、異方導電性樹脂フィルムや異方導電性樹脂ペーストを用いて一次封止樹脂を形成してもよい。
また、各実施の形態では、一次封止樹脂１１を第１半導体チップ３と第３半導体チップ５の実装領域に一括で貼り付け、第１半導体チップ３と第３半導体チップ５の回路基板２へ一括して接合する例で説明したが、これに限られない。例えば、一次封止樹脂１１を第１半導体チップ３の実装領域と第３半導体チップ５の実装領域に分割して貼り付け、第１半導体チップ３を回路基板２への接合を行った後、第３半導体チップ５を回路基板２へ接合するなど、個別に接合してもよい。
また、各実施の形態では、樹脂により形成された成型部品からなるカバーを回路基板に取り付ける例で説明したが、これに限られない。必要に応じて、熱可塑性樹脂または熱硬化性樹脂などでカバーを回路基板２上に成形してもよい。ただし、メモリカードの製造をより簡素化するという点から、カバーを成型部品とすることが好ましい。なお、カバーの硬さを低減して安全性を高めるという点から、カバーを熱可塑性樹脂で成形することが好ましい。
また、各実施の形態では、メモリカードとしてＳＤカードを例に説明したがこれの限られず、例えばＩＣカードなどの別のカード型記録媒体に適用してもよい。
本発明は、情報を記録する、特に小型化や薄型化が要望されるメモリカードなどの技術分野に有用である。
１，１ａ，１ｂ メモリカード
２ 回路基板
３ 第１半導体チップ
４ 第２半導体チップ
５ 第３半導体チップ
６ 非半導体チップ部品
７ カバー
７ａ 開口
８ 固定材
９ クリームはんだ
１０ 二次封止樹脂
１１ 一次封止樹脂
１２ ワイヤ
２１，３１，４１，５１ 上面
２２，３２，４２，５２，６１ 下面
３３ 第１半導体電極
５３ 第３半導体電極
７１ 凹部
７１ａ 第１凹部
７１ｂ 第２凹部
１００ 回路形成領域
１０１ 対向域
１０３ ダム
２１１，２１２，２１３ 基板電極
２２１ 外部電極
４１１ 第２半導体電極

Claims (7)

  1. 上面に第１、２、３基板電極と下面に外部電極を有する回路基板と、
    前記第１基板電極に第１半導体電極を介して実装された第１半導体チップと、
    前記第１半導体チップの実装された領域と異なる位置にある前記第３基板電極に第３半導体電極を介して実装された第３半導体チップと、
    下面は、前記第１半導体チップ上面より面積が小さく、前記第１半導体チップ上面内に対面され固定され、上面に第２半導体電極を有する第２半導体チップと、
    前記第２半導体電極と前記第２基板電極とを接続するワイヤと、
    前記第１半導体チップと前記第３半導体チップと前記回路基板とを封止する第１封止樹脂と、
    前記ワイヤを前記第１封止樹脂とは別に封止する第２封止樹脂と、
    前記第１半導体チップ、前記第２半導体チップ、前記第３半導体チップ、前記ワイヤを含む前記回路基板の回路形成領域を覆うカバーとを有することを特徴とするメモリカード。
  2. 前記回路基板の前記上面で前記第１半導体チップと前記第２半導体チップが実装された領域と異なる領域に実装された非半導体チップ部品を、さらに有することを特徴とする請求項１に記載のメモリカード。
  3. 前記第１半導体チップと前記第２半導体チップが実装された前記領域と、前記非半導体チップ部品が実装された領域との間に、前記第１と前記第２封止樹脂を止めるダムを設けた請求項２記載のメモリカード。
  4. 前記カバーは、熱可塑性樹脂からなり、前記回路基板の前記回路形成領域を収容する凹部を有し、前記凹部の開口を介して前記回路基板に取り付けられていることを特徴とする請求項１から３のいずれか１項に記載のメモリカード。
  5. 前記回路基板の一辺側に前記非半導体チップ部品と前記第３半導体チップとが実装され、前記第２半導体チップの前記第２半導体電極と前記ワイヤで接続される前記第２基板電極が、前記第３半導体チップと前記第２半導体チップとの対向域の両側に振り分けられて配列されていることを特徴とする請求項１から４のいずれか１項に記載のメモリカード。
  6. 振り分けられた前記第２基板電極に対応して、前記第２半導体チップの第２半導体電極が振り分けられて設けられていることを特徴とする請求項５に記載のメモリカード。
  7. 回路基板の上面の第１半導体チップと第３半導体チップとを実装する位置に第１封止樹脂を付与するステップと、
    前記回路基板の上面の第１基板電極に前記第１半導体チップの第１半導体電極を介して、前記第１半導体チップを実装するステップと、
    前記回路基板の前記上面で前記第１半導体チップが実装された領域と異なる領域の第３基板電極に、第３半導体電極を介して前記第３半導体チップを実装するステップと、
    前記第１半導体チップの上面より面積が小さい第２半導体チップの下面を、前記第１半導体チップの前記上面に対面させて、前記第１半導体チップ上面内に前記第２半導体チップの下面を固定材で固定するステップと、
    前記第２半導体チップの上面の第２半導体電極と前記回路基板の前記上面の基板電極をワイヤで接続するステップと、
    前記ワイヤのみを第２封止樹脂で封止するステップと、
    前記回路基板の前記上面に設けられた前記第１半導体チップ、前記第２半導体チップ、前記第３半導体チップ、前記ワイヤを含む回路形成領域をカバーで覆うステップと、
    を含むことを特徴とするメモリカードの製造方法。
JP2009519147A 2007-06-15 2008-05-26 メモリカードおよびその製造方法 Expired - Fee Related JP5187305B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009519147A JP5187305B2 (ja) 2007-06-15 2008-05-26 メモリカードおよびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007158090 2007-06-15
JP2007158090 2007-06-15
PCT/JP2008/001301 WO2008152774A1 (ja) 2007-06-15 2008-05-26 メモリカードおよびその製造方法
JP2009519147A JP5187305B2 (ja) 2007-06-15 2008-05-26 メモリカードおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008152774A1 JPWO2008152774A1 (ja) 2010-08-26
JP5187305B2 true JP5187305B2 (ja) 2013-04-24

Family

ID=40129389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009519147A Expired - Fee Related JP5187305B2 (ja) 2007-06-15 2008-05-26 メモリカードおよびその製造方法

Country Status (4)

Country Link
US (1) US8223500B2 (ja)
JP (1) JP5187305B2 (ja)
CN (1) CN101689252A (ja)
WO (1) WO2008152774A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100030126A (ko) 2008-09-09 2010-03-18 삼성전자주식회사 메모리 장치 및 그를 포함하는 전자 장치
USD794644S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795261S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
USD794641S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794642S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD794034S1 (en) * 2009-01-07 2017-08-08 Samsung Electronics Co., Ltd. Memory device
USD794643S1 (en) * 2009-01-07 2017-08-15 Samsung Electronics Co., Ltd. Memory device
USD795262S1 (en) * 2009-01-07 2017-08-22 Samsung Electronics Co., Ltd. Memory device
JP5163776B2 (ja) * 2010-07-13 2013-03-13 株式会社デンソー カードキー
US8368192B1 (en) * 2011-09-16 2013-02-05 Powertech Technology, Inc. Multi-chip memory package with a small substrate
US20140233195A1 (en) * 2013-02-21 2014-08-21 Kabushiki Kaisha Toshiba Semiconductor device
EP3232751B1 (de) * 2016-04-12 2018-07-18 MD Elektronik GmbH Elektrische steckkupplungsvorrichtung
CN209298115U (zh) * 2018-12-14 2019-08-23 深圳市江波龙电子股份有限公司 一种存储装置
US11742302B2 (en) * 2020-10-23 2023-08-29 Wolfspeed, Inc. Electronic device packages with internal moisture barriers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001344587A (ja) * 2000-03-30 2001-12-14 Matsushita Electric Ind Co Ltd プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法
JP2004013738A (ja) * 2002-06-10 2004-01-15 Renesas Technology Corp メモリカードおよびその製造方法
JP2006119983A (ja) * 2004-10-22 2006-05-11 Renesas Technology Corp Ｉｃカードおよびその製造方法
JP2007027287A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP3815936B2 (ja) * 2000-01-25 2006-08-30 株式会社ルネサステクノロジ Ｉｃカード
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US6433285B2 (en) 2000-03-30 2002-08-13 Matsushita Electronics Corporation Printed wiring board, IC card module using the same, and method for producing IC card module
JP4094957B2 (ja) * 2001-02-02 2008-06-04 株式会社ルネサステクノロジ メモリカード
US20030042615A1 (en) * 2001-08-30 2003-03-06 Tongbi Jiang Stacked microelectronic devices and methods of fabricating same
JP3866178B2 (ja) * 2002-10-08 2007-01-10 株式会社ルネサステクノロジ Ｉｃカード
US6998721B2 (en) * 2002-11-08 2006-02-14 Stmicroelectronics, Inc. Stacking and encapsulation of multiple interconnected integrated circuits
JP2005166891A (ja) 2003-12-02 2005-06-23 Kingpak Technology Inc 小型メモリカード
US7112875B1 (en) * 2005-02-17 2006-09-26 Amkor Technology, Inc. Secure digital memory card using land grid array structure
US7326592B2 (en) * 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
JP2007205908A (ja) * 2006-02-02 2007-08-16 Matsushita Electric Ind Co Ltd 重量センサ
US7939923B2 (en) * 2006-02-02 2011-05-10 Panasonic Corporation Memory card and method for manufacturing memory card

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001344587A (ja) * 2000-03-30 2001-12-14 Matsushita Electric Ind Co Ltd プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法
JP2004013738A (ja) * 2002-06-10 2004-01-15 Renesas Technology Corp メモリカードおよびその製造方法
JP2006119983A (ja) * 2004-10-22 2006-05-11 Renesas Technology Corp Ｉｃカードおよびその製造方法
JP2007027287A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20100165587A1 (en) 2010-07-01
US8223500B2 (en) 2012-07-17
WO2008152774A1 (ja) 2008-12-18
JPWO2008152774A1 (ja) 2010-08-26
CN101689252A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
JP5187305B2 (ja) メモリカードおよびその製造方法
US7973310B2 (en) Semiconductor package structure and method for manufacturing the same
JP5032623B2 (ja) 半導体記憶装置
JP5337110B2 (ja) 半導体記憶装置
US8362624B2 (en) Multi-chip package and method of manufacturing thereof
JP5529371B2 (ja) 半導体装置及びその製造方法
JP4946872B2 (ja) メモリカードの製造方法
JP2003115560A (ja) 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法
JP4766053B2 (ja) Ｓｄメモリカードおよびｓｄメモリカードの製造方法
JP2006049569A (ja) スタック型半導体装置パッケージおよびその製造方法
JP2002222914A (ja) 半導体装置及びその製造方法
KR20010077922A (ko) 반도체장치 및 그 제조방법
US7933127B2 (en) Memory card and memory card manufacturing method
JP2003078105A (ja) スタックチップモジュール
KR20140141474A (ko) 반도체 장치
WO2014175133A1 (ja) 半導体装置及びその製造方法
US8274144B2 (en) Helical springs electrical connecting a plurality of packages
US8035225B2 (en) Semiconductor chip assembly and fabrication method therefor
US8492885B2 (en) Semiconductor storage device and manufacturing method thereof
US11552039B2 (en) Embedded packaging module and manufacturing method for the same
JP2022014121A (ja) 半導体装置およびその製造方法
US20080277770A1 (en) Semiconductor device
JP4952353B2 (ja) チップモジュールおよびメモリカード
JP4452767B2 (ja) 半導体装置およびその製造方法
JP2008293089A (ja) メモリカードおよびメモリカードの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121016

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees