CN209298115U - 一种存储装置 - Google Patents
一种存储装置 Download PDFInfo
- Publication number
- CN209298115U CN209298115U CN201822113402.9U CN201822113402U CN209298115U CN 209298115 U CN209298115 U CN 209298115U CN 201822113402 U CN201822113402 U CN 201822113402U CN 209298115 U CN209298115 U CN 209298115U
- Authority
- CN
- China
- Prior art keywords
- view field
- storage device
- chip
- contact
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
Abstract
本申请公开了一种存储装置,其中,该存储装置包括:基板,包括相对的第一侧面和第二侧面;存储芯片,设置于第一侧面;控制芯片,设置于存储芯片远离基板的一侧,并与存储芯片电连接;若干个触片,设置于第二侧面,并与控制芯片电连接;封装层,覆盖基板、存储芯片和控制芯片;其中,控制芯片在基板上的第一投影区域和若干个触片在基板上的第二投影区域的重叠区域的面积,与第一投影区域的面积比值,大于设定百分比阈值。通过上述方式,避免了在对存储装置进行按压的过程造成控制芯片的损坏,提高了产品制造的良率,从而降低了成本。
Description
技术领域
本申请涉及存储技术领域,特别是涉及一种存储装置。
背景技术
随着半导体工艺和技术的进步,各种不同存储方式的存储装置已经开始慢慢进入公众的视野,例如SD(Secure Digital Memory Card)卡、TF(Trans-flash Card)卡、MMC(Multi-Media Card)卡、EMMC(Embedded Multi Media Card)卡、EMCP(Embedded Multi-Chip Package)、U盘(USB Flash Drive)、SSD(Solid State Drive)、CF(Compact Flash)卡等。
由于存储装置包括多层结构,在存储装置的封装过程中,会由于某一层的不平整导致其他层在按压过程中会收到损坏,降低产品的良率,增大成本。
发明内容
本申请主要提供一种存储装置,能够解决现有技术中存储器在封装过程中由于按压会受到损坏的问题。
本申请采用的一种技术方案是提供一种存储装置,该存储装置包括:基板,包括相对的第一侧面和第二侧面;存储芯片,设置于第一侧面;控制芯片,设置于存储芯片远离基板的一侧,并与存储芯片电连接;若干个触片,设置于第二侧面,并与控制芯片电连接;封装层,覆盖基板、存储芯片和控制芯片;其中,控制芯片在基板上的第一投影区域和若干个触片在基板上的第二投影区域的重叠区域的面积,与第一投影区域的面积比值,大于设定百分比阈值。
其中,第二投影区域包括若干个子投影区域,每个子投影区域对应若干个触片中的一个触片;第一投影区域在任意一个子投影区域内。
其中,第一投影区域在若干个触片中面积最大的触片所对应的子投影区域内。
其中,存储装置为NM卡;第一投影区域在NM卡的D2引脚对应的触片的子投影区域内。
其中,第二投影区域包括若干个子投影区域,每个子投影区域对应若干个触片中的一个触片;第一投影区域与两个子投影区域重叠。
其中,两个子投影区域之间的距离小于设定距离阈值。
其中,两个子投影区域为若干个触片中距离最近的两个触片对应的子投影区域。
其中,存储装置为NM卡;两个触片为NM卡的GND引脚和D3引脚对应的触片;或两个触片为NM卡的D0引脚和CLK引脚对应的触片。
其中,第一投影区域和两个子投影区域的重叠区域的面积,与第一投影区域的面积比值,大于设定百分比阈值。
其中,设定百分比阈值为80%-100%。
本申请提供的存储装置包括:基板,包括相对的第一侧面和第二侧面;存储芯片,设置于第一侧面;控制芯片,设置于存储芯片远离基板的一侧;若干个触片,设置于第二侧面;其中,控制芯片在基板上的第一投影区域和若干个触片在基板上的第二投影区域的重叠区域的面积,与第一投影区域的面积比值,大于设定百分比阈值。通过上述方式,让若干个触片和控制芯片在基板上的投影尽可能多的重叠,保证了控制芯片的绝大部分区域设置在若干个触片的正上方,避免了在对存储装置进行按压的过程造成控制芯片的损坏,提高了产品制造的良率,从而降低了成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是本申请提供的存储装置第一实施例的结构示意图;
图2是存储装置制作流程中的受力示意图;
图3是本申请提供的存储装置第一实施例中控制芯片和触片的投影示意图;
图4是本申请提供的存储装置第一实施例中控制芯片和触片的另一投影示意图;
图5是本申请提供的存储装置第一实施例中控制芯片和触片的又一投影示意图;
图6是本申请提供的存储装置第二实施例中控制芯片和触片的投影示意图;
图7是本申请提供的存储装置第三实施例中控制芯片和触片的投影示意图;
图8是本申请提供的存储装置第四实施例的结构示意图;
图9是本申请提供的存储装置第四实施例中控制芯片和触片的一投影示意图;
图10是本申请提供的存储装置第四实施例中控制芯片和触片的另一投影示意图。
具体实施方式
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
参阅图1,图1是本申请提供的存储装置第一实施例的结构示意图,该存储装置10包括基板11、存储芯片12、控制芯片13、封装层14和若干个触片15。
其中,该存储装置10可以是SD(Secure Digital Memory Card)卡、TF(Trans-flash Card)卡、MMC(Multi-Media Card)卡、EMMC(Embedded Multi Media Card)卡,EMCP(Embedded Multi-Chip Package)卡、CF(Compact Flash)卡等,还可以是U盘、SSD(固态硬盘,Solid State Disk)等。
其中,基板11包括相对的第一侧面11a和第二侧面11b;存储芯片12设置于第一侧面11a;控制芯片13设置于存储芯片12远离基板11的一侧;若干个触片15设置于第二侧面11b。
具体地,控制芯片13与若干个触片15电连接;控制芯片13与存储芯片12电连接;存储芯片12与若干个触片15电连接。其中,若干个触片15中的供电引脚分别给存储芯片12和控制芯片13供电。
在数据写入过程中,若干个触片15中的数据引脚与外部设备电连接以获取数据信息,将数据信息发送给控制芯片13,控制芯片13将数据信息写入存储芯片12中。
在数据读取过程中,控制芯片13从存储芯片12中获取数据信息,然后通过若干个触片13中的数据引脚将数据信息发送给外部设备。
如图1所示,其中的若干个触片15一般是通过一层金属进行蚀刻形成的,其具有一定的厚度,形成凸起结构,而在若干个触片15相互之间的区域则会形成一凹陷区域A。
结合图2,图2是存储装置制作流程中的受力示意图。在存储装置的制作过程中,会提供如图2中箭头所示的外力对存储装置进行按压,若其中的控制芯片在垂直方向上对应该凹陷区域A,而存储芯片12或者控制芯片13都是比较脆弱的,那么很有可能造成存储芯片12或者控制芯片13的损坏。
如图3所示,图3是本申请提供的存储装置第一实施例中控制芯片和若干个触片的投影示意图。在本实施例中,控制芯片13在基板11上的第一投影区域13a和若干个触片15在基板11上的第二投影区域15a的重叠区域B的面积,与第一投影区域13a的面积比值,大于设定百分比阈值,即可以采用以下公式来进行表示:
为了在按压过程中减小控制芯片13的损坏,需要将控制芯片13尽可能多的设置在若干个触片15的正上方。因此,重叠区域B的面积与第一投影区域13a的面积比值越大,也越符合预期的要求。
可选的,在一实施例中,将该设定的百分比阈值设置为80%-100%之间。
以80%为例,即要求重叠区域B的面积与第一投影区域13a的面积比值大于或等于80%,即可以采用以下的公式来进行表示:
如图4所示,图4是本申请提供的存储装置第一实施例中控制芯片和触片的另一投影示意图。在另一实施例中,第一投影区域13a不仅可以与第二投影区域15a的一个长边重叠,还可以与第二投影区域15a的一个短边重叠,还可以同时与第二投影区域15a的一个长边和第一短边重叠。
如图5所示,图5是本申请提供的存储装置第一实施例中控制芯片和触片的又一投影示意图。在本实施例中,控制芯片13在基板11上形成第一投影区域13a,若干个触片15在基板11上形成第二投影区域,第二投影区域包括若干个子投影区域15b,每个子投影区域15b为若干个触片15中的一个触片在基板11上形成的投影区域。第一投影区域13a同时与两个子投影区域15b重叠(如图5中的第一重叠区域B1和第二重叠区域B2)。但是要注意的是,第一投影区域13a虽然同时与两个子投影区域15b重叠,但是也要保证两个重叠区域B的面积和,与第一投影区域13a的面积比值,大于设定百分比阈值,即可以采用以下的公式来进行表示:
可选的,在另一实施例中,当第一投影区域13a同时与两个子投影区域15b重叠时,需要对两个子投影区域15b之间的距离进行限定,例如,两个子投影区域之间的距离小于设定距离阈值。
其中,该设定距离阈值的设置可以根据控制芯片13的尺寸或者整个存储装置的存储来决定。例如,在一实施例中,该设定距离阈值基于控制芯片13的长边或者短边的长度来设置,具体可以是其长边或者短边的长度的0-20%。
区别于现有技术,本实施提供的存储装置包括:基板,包括相对的第一侧面和第二侧面;存储芯片,设置于第一侧面;控制芯片,设置于存储芯片远离基板的一侧;若干个触片,设置于第二侧面;其中,控制芯片在基板上的第一投影区域和若干个触片在基板上的第二投影区域的重叠区域的面积,与第一投影区域的面积比值,大于设定百分比阈值。通过上述方式,让若干个触片和控制芯片在基板上的投影尽可能多的重叠,保证了控制芯片的绝大部分区域设置在若干个触片的正上方,避免了在对存储装置进行按压的过程造成控制芯片的损坏,提高了产品制造的良率,从而降低了成本。
参阅图1和图6,图6是本申请提供的存储装置第二实施例中控制芯片和触片的投影示意图。
在本实施例中,该存储装置10包括基板11、存储芯片12、控制芯片13、封装层14和若干个触片15。
其中,若干个触片15基于存储装置10的类型、型号以及用户的需求,其大小和排布方式有所不同。
控制芯片13在基板11上形成第一投影区域13a,若干个触片15在基板11上形成若干个子投影区域15b,其中每个子投影区域对应一个触片。在本实施例中,具有至少一个子投影区域15b的面积大于第一投影区域13a,以使得该第一投影区域13a完全包含于该子投影区域15b内。可以理解的,若只有一个子投影区域15b的面积大于第一投影区域13a,那么,第一投影区域13a完全包含于该子投影区域15b内;若有多个子投影区域15b的面积大于第一投影区域13a,那么,第一投影区域13a完全包含于多个子投影区域15b中任何一个子投影区域15b内。
在一可选的实施例中,控制芯片13在基板11上的第一投影区域13a,完全包含于若干个触片15中面积最大的触片对应的子投影区域15b内。由于在若干个子投影区域15b的面积均大于第一投影区域13a的情况下,将第一投影区域13a完全包含于多个触片15中面积最大的触片对应的子投影区域15b内,这样可以进一步的降低工艺难度。
可以理解的,本实施例主要应用于控制芯片13的面积小于特定触片的面积的情况。在制作过程中,可以计算出特定触片与基板11边缘的尺寸,然后在存储芯片12上定义出于特定触片的面积相对应的区域,然后在该区域内部设置控制芯片13。
当然,在其他情况下,也有可能出现最大触片的面积比控制芯片13的面积小的情况,在这种情况下,也需要尽量将控制芯片13对应该最大触片设置,以保证两者在基板11上的投影的重叠区域的面积的占比最大。
参阅图1和图7,图7是本申请提供的存储装置第三实施例中控制芯片和触片的投影示意图。
在本实施例中,该存储装置10包括基板11、存储芯片12、控制芯片13、封装层14和若干个触片15。
其中,若干个触片15基于存储装置10的类型、型号以及用户的需求,其大小和排布方式有所不同。
第二投影区域包括若干个子投影区域15b,每个子投影区域15b对应若干个触片15中的一个触片;第一投影区域13a与两个子投影区域15b重叠。其中,两个子投影区域15b为若干个触片15中距离最近的两个触片15对应的子投影区域。
可以理解的,本实施例主要应用于最大触片的面积比控制芯片13的面积小的情况,在这种情况下,无法将第一投影区域13a完全包含于一个子投影区域15b内,需要与两个子投影区域15b重叠,因此选择两个距离最近的子投影区域。
参阅图8,图8是本申请提供的存储装置第四实施例的结构示意图。在本实施例中,该存储装置为多媒体存储卡80,例如NM卡。
该NM卡采用eMMC协议,eMMC(Embedded Multi Media Card)是MMC协会订立、主要针对手机或平板电脑等产品的内嵌式存储器标准规格。
NM卡包括八个触片,八个子触片分别用1-8个数字表示,八个子触片以多媒体存储卡80的长边为行、短边为列,以4行2列的方式进行排布。接口触片包括依次顺序排列在第一列的第一子触片、第二子触片、第三子触片、第四子触片,以及依次倒序排列在第二列的第五子触片、第六子触片、第七子触片、第八子触片。
可选的,该多媒体存储卡80呈矩形,在该矩形的一个角具有第一倒角部81,用于起到防呆的作用,第一子触片对应该第一倒角部81,且第一子触片与第一倒角部51对应的一角设置为第二倒角部82。
可选的,第四子触片呈“L”型,其包括第一本体4a和第一延伸部4b,第一延伸部4b延伸至第三子触片和该多媒体存储卡80的一短边之间;第五子触片呈“L”型,其包括第二本体5a和第二延伸部5b,第二延伸部5b延伸至第六子触片和该多媒体存储卡80的另一短边之间。
可以理解的,各个子触片之间是相互绝缘的。
在本实施例中,所述接口触片14用于建立多媒体存储装置10与外部设备的电连接,外部接口走eMMC协议,本实施例中,接口触片14包括3.3V电源触片(VCC)、接地触片(GND)、时钟触片(CLK)、命令触片(CMD)和4个数据触片(D0-D3),在本实施例中,8个接口触片的设置如下:
子触片号 | 定义 | 子触片号 | 定义 |
1 | D1 | 5 | D2 |
2 | CMD | 6 | VCC |
3 | GND | 7 | D0 |
4 | D3 | 8 | CLK |
结合图1、图8和图9,图9是本申请提供的存储装置第四实施例中控制芯片和触片的一投影示意图。
可以分别计算该8个接口触片的子投影区域以及控制芯片的投影区域的面积,将控制芯片设置在对应该8个接口触片中面积比控制芯片大的接口触片的位置。
在一可选的实施例中,基于图8中的尺寸可以计算得到第八子触片的面积最大,因此,在另一实施例中,第一投影区域13a在NM卡的D2引脚对应的触片的子投影区域内。
结合图1、图8和图10,图10是本申请提供的存储装置第四实施例中控制芯片和触片的另一投影示意图。
可以分别计算该8个接口触片中每两个接口触片对应的子投影区域之间的距离,将控制芯片设置在两个子投影区域之间的距离满足要求的两个接口触片之间。
在一可选的实施例中,基于图8中的尺寸可以计算得到第三触片和第四触片之间的距离,以及第五触片和第六触片之间的距离最小,因此,在本实施例中,第一投影区域13a与两个子投影区域15b重叠。其中,该两个子投影区域对应的两个触片,为NM卡的GND引脚和D3引脚对应的触片;或NM卡的D2引脚和VCC引脚对应的触片。
区别于现有技术,本实施例提供的多媒体存储装置中,基于每个触片的面积大小或之间的距离,将第一投影区域在若干个触片中面积最大的触片所对应的子投影区域内,或者第一投影区域与两个子投影区域重叠,两个子投影区域为若干个触片中距离最近的两个触片对应的子投影区域。通过上述方式,让若干个触片和控制芯片在基板上的投影尽可能多的重叠,保证了控制芯片的绝大部分区域设置在若干个触片的正上方,避免了在对存储装置进行按压的过程造成控制芯片的损坏,提高了产品制造的良率,从而降低了成本。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种存储装置,其特征在于,包括:
基板,包括相对的第一侧面和第二侧面;
存储芯片,设置于所述第一侧面;
控制芯片,设置于所述存储芯片远离所述基板的一侧,并与所述存储芯片电连接;
若干个触片,设置于所述第二侧面,并与所述控制芯片电连接;
封装层,覆盖所述基板、所述存储芯片和所述控制芯片;
其中,所述控制芯片在所述基板上的第一投影区域和所述若干个触片在所述基板上的第二投影区域的重叠区域的面积,与所述第一投影区域的面积比值,大于设定百分比阈值。
2.根据权利要求1所述的存储装置,其特征在于,
所述第二投影区域包括若干个子投影区域,每个所述子投影区域对应所述若干个触片中的一个触片;
所述第一投影区域在任意一个子投影区域内。
3.根据权利要求2所述的存储装置,其特征在于,
所述第一投影区域在所述若干个触片中面积最大的触片所对应的子投影区域内。
4.根据权利要求3所述的存储装置,其特征在于,
所述存储装置为NM卡;
所述第一投影区域在所述NM卡的CLK引脚对应的触片的子投影区域内。
5.根据权利要求1所述的存储装置,其特征在于,
所述第二投影区域包括若干个子投影区域,每个所述子投影区域对应所述若干个触片中的一个触片;
所述第一投影区域与两个子投影区域重叠。
6.根据权利要求5所述的存储装置,其特征在于,
所述两个子投影区域之间的距离小于设定距离阈值。
7.根据权利要求5所述的存储装置,其特征在于,
所述两个子投影区域为所述若干个触片中距离最近的两个触片对应的子投影区域。
8.根据权利要求7所述的存储装置,其特征在于,
所述存储装置为NM卡;
所述两个触片为所述NM卡的GND引脚和D3引脚对应的触片;或
所述两个触片为所述NM卡的D2引脚和VCC引脚对应的触片。
9.根据权利要求5所述的存储装置,其特征在于,
所述第一投影区域和所述两个子投影区域的重叠区域的面积,与所述第一投影区域的面积比值,大于所述设定百分比阈值。
10.根据权利要求1所述的存储装置,其特征在于,
所述设定百分比阈值为80%-100%。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822113402.9U CN209298115U (zh) | 2018-12-14 | 2018-12-14 | 一种存储装置 |
PCT/CN2019/096427 WO2020119122A1 (zh) | 2018-12-14 | 2019-07-17 | 一种存储装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822113402.9U CN209298115U (zh) | 2018-12-14 | 2018-12-14 | 一种存储装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209298115U true CN209298115U (zh) | 2019-08-23 |
Family
ID=67654953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201822113402.9U Active CN209298115U (zh) | 2018-12-14 | 2018-12-14 | 一种存储装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN209298115U (zh) |
WO (1) | WO2020119122A1 (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101689252A (zh) * | 2007-06-15 | 2010-03-31 | 松下电器产业株式会社 | 存储卡及其制造方法 |
JP5207868B2 (ja) * | 2008-02-08 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN103219334B (zh) * | 2013-04-27 | 2015-11-25 | 北京兆易创新科技股份有限公司 | 一种闪存封装芯片 |
CN107204343B (zh) * | 2017-04-25 | 2019-10-29 | 上海天马微电子有限公司 | 柔性显示器及其形成方法 |
-
2018
- 2018-12-14 CN CN201822113402.9U patent/CN209298115U/zh active Active
-
2019
- 2019-07-17 WO PCT/CN2019/096427 patent/WO2020119122A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2020119122A1 (zh) | 2020-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI718313B (zh) | 具有不對稱晶片堆疊結構的半導體封裝 | |
US9832891B2 (en) | SSD including a case, securing element, circuit board, and at least one package, and methods of forming the SSD | |
US10157883B2 (en) | Semiconductor package including stepwise stacked chips | |
US9985002B2 (en) | Thin stack packages | |
US9496216B2 (en) | Semiconductor package including stacked semiconductor chips and a redistribution layer | |
US20160218107A1 (en) | Three-dimensional semiconductor device | |
US8587088B2 (en) | Side-mounted controller and methods for making the same | |
US20170154003A1 (en) | Memory card | |
US9391009B2 (en) | Semiconductor packages including heat exhaust part | |
KR102041500B1 (ko) | 반도체 패키지 | |
TWI624965B (zh) | 晶片堆疊封裝,製造其之方法,包含其之電子系統以及包含其之記憶卡 | |
TWI708371B (zh) | 堆疊記憶體佈線技術 | |
CN108630694A (zh) | 半导体器件及其制造方法 | |
TWI768119B (zh) | 包含晶片堆疊的半導體封裝 | |
US9530742B1 (en) | Semiconductor device with structural stability | |
WO2020052346A1 (zh) | 一种多媒体存储卡以及移动电子设备 | |
CN209298115U (zh) | 一种存储装置 | |
TW201448142A (zh) | 封裝基板及其製造方法 | |
TWI509416B (zh) | Portable disc structure | |
TWI720068B (zh) | 用於系統級封裝(sip)裝置的類似覆晶之整合式被動預封裝體 | |
CN220441190U (zh) | 存储器、存储系统及电子设备 | |
CN220121247U (zh) | 存储系统及电子设备 | |
TWI727532B (zh) | 用於積體電路之自選路徑電容器、於積體電路內形成自選路徑電容器之方法、形成於積體電路內之電容 | |
WO2020119123A1 (zh) | 一种存储装置以及电子设备 | |
US20160284791A1 (en) | Capacitor and semiconductor device including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |