CN103219334B - 一种闪存封装芯片 - Google Patents

Abstract

本发明公开了一种闪存封装芯片，包含：基板；闪存（Flash）芯片；拓展芯片，与Flash芯片相互连接并封装在基板上。本发明的闪存封装芯片通过将单独的Flash芯片和拓展芯片进行封装，复杂度较低、设计和生产周期较短、成本较低；Flash芯片的容量可扩展；而且两个芯片可并行工作，可以执行不同的指令操作；另外可以把不同工艺的Flash芯片和拓展芯片封装的一起，复用现有的芯片资源，降低开发成本，而且可以对单个的芯片进行更换，降低更换成本。

Description

一种闪存封装芯片

技术领域

本发明涉及闪存芯片领域，尤其涉及一种闪存封装芯片。

背景技术

增强型闪存芯片是英特尔（Intel）公司将主推的基本输入输出系统（BIOS）芯片。增强型闪存芯片包含一个大容量的闪存（Flash）芯片和拓展芯片。其中，Flash芯片用来存储中央处理器（CPU）BIOS的代码和数据；拓展芯片用来提供读写数据的机密性和完整性。拓展芯片与其集成的Flash芯片一起构成了PC系统中BIOS的硬件平台。为了适应不同系统的需求，往往需要Flash芯片具备一些特殊的功能，而Flash芯片已有的功能已经固定，因此需要重新设计生产整个芯片来实现产品拓展功能的增加。

目前的增强型闪存芯片，把大容量Flash芯片和拓展芯片集成的一个裸芯片（die）上。拓展芯片和Flash芯片的集成芯片具有以下缺点：复杂度较高、设计和生产周期较长、成本较高；由于为集成芯片，重复利用性较差，而且集成芯片在一个时刻只能执行一种指令操作，也不可以对Flash进行组合封装扩展容量，所以Flash的容量不可扩展，另外，由于裸芯片上集成了RPMC和Flash，所以单片裸芯片的面积大，封装面积大，封装成本也较高。

发明内容

本发明提供了一种闪存封装芯片，能够解决现有技术中集成芯片（增强型闪存芯片）复杂度较高、设计和生产周期较长、成本较高等问题。

本发明公开了一种闪存封装芯片，包含：

基板；

闪存（Flash）芯片；

拓展芯片，与所述Flash芯片相互连接并封装在所述基板上。

优选地，所述Flash芯片为串行外设接口闪存（SPIFlash）芯片。

优选地，所述拓展芯片为应答保护单调计数器（RPMC）芯片。

优选地，所述Flash芯片为支持串行闪存可搜寻参数（SFDP）功能的芯片。

优选地，所述拓展芯片为支持SFDP功能的芯片。

优选地，所述Flash芯片和所述拓展芯片都为支持SFDP功能的芯片，所述Flash芯片或所述拓展芯片设置有控制开关，或者所述Flash芯片和所述拓展芯片分别设置有控制开关，所述控制开关用来控制SFDP功能的开启或关闭。

优选地，所述Flash芯片和所述拓展芯片以并行排列或者堆叠的方式封装在所述基板上。

优选地，所述Flash芯片和所述拓展芯片以堆叠的方式封装在所述基板上，

若所述Flash芯片的面积大于所述拓展芯片的面积，所述Flash芯片设置在所述基板上，所述拓展芯片设置在所述Flash芯片上；

若所述Flash芯片的面积小于所述拓展芯片的面积时，所述拓展芯片设置在所述基板上，所述Flash芯片设置在所述拓展芯片上。

优选地，所述Flash芯片和所述拓展芯片具有共享输入输出（IO）接口。

优选地，所述Flash芯片和所述拓展芯片各自具有单独的IO接口。

优选地，所述Flash芯片和所述拓展芯片通过引线键合或倒装凸点的方式封装在所述基板上。

本发明的闪存封装芯片通过将单独的Flash芯片和拓展芯片进行封装，复杂度较低、设计和生产周期较短、成本较低；Flash芯片的容量可扩展；而且两个芯片可并行工作，可以执行不同的指令操作；另外可以把不同工艺的Flash芯片和拓展芯片封装在一起，复用现有的芯片资源，降低开发成本，而且可以对单个的芯片进行更换，降低更换成本。

附图说明

图1是根据本发明第一实施例的闪存封装芯片的堆叠封装逻辑连接示意图；

图2是根据本发明第一实施例的闪存封装芯片的堆叠封装原理示意图。

图3是根据本发明第二实施例的闪存封装芯片的堆叠封装逻辑连接示意图；

图4是根据本发明第二实施例的闪存封装芯片的堆叠封装原理示意图。

图5是根据本发明的闪存封装芯片的封装流程图。

具体实施方式

下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

图1是根据本发明第一实施例的闪存封装芯片的堆叠封装逻辑连接示意图；图2是根据本发明第一实施例的闪存封装芯片的堆叠封装原理示意图。如图1和图2所示，本发明实施例提供了一种闪存封装芯片，该闪存封装芯片包含：基板11；闪存（Flash）芯片12；拓展芯片13，与Flash芯片12相互连接并封装在基板11上。其中，Flash芯片为串行外设接口闪存（SPIFlash）芯片。从图2可以看出，基板11的连接点为PAD_#，SPIFlash芯片12的连接点为Pin_a_n，拓展芯片13的连接点为Pin_b_n，基板11、SPIFlash芯片12和拓展芯片13分别通过各自的连接点相互连接封装。

SPIFlash芯片和拓展芯片可以以并行排列或者堆叠的方式封装在所述基板上。在本发明第二实施例中，SPIFlash芯片12和拓展芯片13以堆叠的方式封装在基板11上。优选地，在SPIFlash芯片12和拓展芯片13以堆叠的方式封装在基板11上时，若SPIFlash芯片12的面积大于拓展芯片13的面积，SPIFlash芯片12设置在基板11上，拓展芯片13设置在SPIFlash芯片12上；若SPIFlash芯片12的面积小于拓展芯片13的面积时，拓展芯片13设置在基板11上，SPIFlash芯片12设置在拓展芯片13上。

本发明实施例将单独的Flash芯片和拓展芯片进行封装，复杂度较低，设计和生产周期较短、成本较低；Flash芯片可以进行组合扩展封装增大容量，因此SPIFlash芯片的容量可扩展；而且Flash芯片和拓展芯片两个芯片可并行工作，可以执行不同的指令操作；还可以把不同工艺的Flash芯片和拓展芯片封装的一起，复用现有的芯片资源，降低开发成本，而且可以对单个的芯片进行更换，降低更换成本；而且由于采用堆叠的方式进行封装，这样封装的面积较小，封装成本也较低。

由于可以选择独立的SPIFlash芯片12，因此可以选择不同的容量来满足不同系统的需求。优选地，SPIFlash芯片12的容量为8M、16M、32M、64M、128M或256M甚至更高，拓展芯片为应答保护单调计数器（RPMC）芯片。SPIFlash芯片12可以重复利用现有的SPIFlash芯片。其中，SPIFlash芯片12和拓展芯片13可以通过引线键合或倒装凸点等方式封装在基板11上。

优选地，SPIFlash芯片12可以为支持串行闪存可搜寻参数（SFDP）功能的芯片，或者拓展芯片13为支持SFDP功能的芯片。但是当SPIFlash芯片12和拓展芯片13都为支持SFDP功能的芯片时，SPIFlash芯片12或拓展芯片13设置有控制开关，或者SPIFlash芯片12和拓展芯片13分别设置有控制开关，控制开关用来控制SFDP功能的开启或关闭。其中，所述控制开关可以使用控制位来实现。

一般来说，若SPIFlash芯片12不支持SFDP功能，可将SFDP功能在拓展芯片13中实现；若SPIFlash芯片12支持SFDP功能，拓展芯片13可以不支持SFDP功能；若SPIFlash芯片12与拓展芯片13都支持SFDP，可以在SPIFlash芯片12或者拓展芯片13中设置一个控制开关来开启或关闭SFDP功能，也可以SPIFlash芯片12和拓展芯片13两者中都设置控制开关，可以选择其中一个开启，另一个关闭。

本发明实施例较快捷的实现了SFDP功能，拓宽了芯片的应用市场，可以继续使用原有的不含SFDP功能的SPIFlash芯片，只需在拓展芯片中增加SFDP功能即可；如果使用含有SFDP功能的SPIFlash芯片，可以设置内部控制开关（控制位），选择使用Flash芯片或拓展芯片中的SFDP功能，配置比较自由。

如图1所示，SPIFlash芯片12和拓展芯片13可以具有共享输入输出（IO），用于执行同一指令，如图中CSB、SCLK、SI、WPB、HOLDB等所示。进一步地，SPIFlash芯片12和拓展芯片13可以各自具有单独的IO接口，SPIFlash芯片12的单独的IO接口如图中IO_F_0至IO_F_n所示，拓展芯片13的单独的IO接口IO_R_0至IO_R_n所示，以供各自接收不同的指令，并做出相应的响应。更进一步地，SPIFlash芯片12和拓展芯片13设置有一个共享输出接口，该共享输出接口用于共享输出预定时刻的SPIFlash芯片12或拓展芯片13的数据资料，如图中SO所示。

另外，本实施例还可以具有互联（IO_#）接口，IO_#接口用于SPIFlash芯片12和拓展芯片13两芯片内部交互状态信息，达到状态同步的效果。如果将SPIFlash芯片12和拓展芯片13的内部互连以保证状态同步，可以将SPIFlash芯片12和拓展芯片13中表示同一个状态位的内部IO引脚互连。

比如，SPIFlash芯片12中的内部IO引脚IO_0用于表示状态位忙碌（busy）的输出，拓展芯片13中的内部IO引脚IO_2用于表示状态位忙碌（busy）的输入，因此，可以将SPIFlash芯片12中的内部IO引脚IO_0和拓展芯片13中的内部IO引脚IO_2互连，IO_0和IO_2则为互连的内部IO引脚对。互连后SPIFlash芯片12可将自身的状态位忙碌（busy）通过其内部IO引脚IO_0输出至拓展芯片13的内部IO引脚IO_2，拓展芯片13即可获知SPIFlash芯片12当前的状态。

再比如，SPIFlash芯片12中的内部IO引脚IO_1用于状态位忙碌（busy）的输入，拓展芯片13中的内部IO引脚IO_3用于状态位忙碌（busy）的输出，因此，可以将SPIFlash芯片12中的内部IO引脚IO_1和拓展芯片13中的内部IO引脚IO_3互连，IO_1和IO_3则为互连的内部IO引脚对。互连后拓展芯片13可将自身的状态位忙碌（busy）通过其内部IO引脚IO_3输出至SPIFlash芯片12的内部IO引脚IO_1，SPIFlash芯片12即可获知拓展芯片13当前的状态。

本实施例将SPIFlash12和拓展芯片13封装在一起，对外部发来的指令，两个芯片都会接收，若是只对SPIFlash芯片12有效的指令，拓展芯片13不做任何响应；若是拓展指令，SPIFlash芯片12不做任何处理；若是对SPIFlash芯片12和拓展芯片13两个芯片同时有效的指令，两个芯片会同时响应。

本发明实施例的闪存封装芯片具有以下优点：复杂度较低、设计和生产周期较短、成本较低；SPIFlash芯片的容量可扩展；封装的面积较小，封装成本也较低；而且两个芯片可并行工作，可以执行不同的指令操作；采用多芯片封装可以把不同工艺的SPIFlash芯片和拓展芯片封装的一起，复用现有的芯片资源，降低开发成本，而且可以对单个的芯片进行更换，降低更换成本。另外由于增加了选择SPIFlash芯片的自由度，配置SFDP功能很方便。

图3是根据本发明第二实施例的闪存封装芯片的堆叠封装逻辑连接示意图；图4是根据本发明第二实施例的闪存封装芯片的堆叠封装原理示意图。如图3和图4所示，本发明实施例提供了一种闪存封装芯片，该闪存封装芯片包含：基板21；闪存（Flash）芯片22；拓展芯片23，与Flash芯片22相互连接并封装在基板21上。其中，拓展芯片为应答保护单调计数器（RPMC）芯片。从图2可以看出，基板21的连接点为PAD_#，Flash芯片22的连接点为Pin_a_n，RPMC芯片23的连接点为Pin_b_n，基板21、Flash芯片22和RPMC芯片23分别通过各自的连接点相互连接封装。

Flash芯片和RPMC芯片可以以并行排列或者堆叠的方式封装在所述基板上。在本发明第二实施例中，Flash芯片22和RPMC芯片23以堆叠的方式封装在基板21上。优选地，在Flash芯片22和RPMC芯片23以堆叠的方式封装在基板21上时，若Flash芯片22的面积大于RPMC芯片23的面积，Flash芯片22设置在基板21上，RPMC芯片23设置在Flash芯片22上；若Flash芯片22的面积小于RPMC芯片23的面积时，RPMC芯片23设置在基板21上，Flash芯片22设置在RPMC芯片23上。

本发明实施例将单独的Flash芯片和RPMC芯片进行封装，复杂度较低，设计和生产周期较短、成本较低；Flash芯片可以进行组合扩展封装增大容量，因此Flash芯片的容量可扩展；而且Flash芯片和RPMC芯片两个芯片可并行工作，可以执行不同的指令操作；还可以把不同工艺的Flash芯片和RPMC芯片封装的一起，复用现有的芯片资源，降低开发成本，而且可以对单个的芯片进行更换，降低更换成本；而且由于采用堆叠的方式进行封装，这样封装的面积较小，封装成本也较低。

由于可以选择独立的Flash芯片22，因此可以选择不同的容量来满足不同系统的需求。优选地，Flash芯片22的容量为8M、16M、32M、64M、228M或256M甚至更高RPMC芯片。Flash芯片22可以重复利用现有的Flash芯片。其中，Flash芯片22和RPMC芯片23可以通过引线键合或倒装凸点等方式封装在基板21上。

优选地，Flash芯片22可以为支持串行闪存可搜寻参数（SFDP）功能的芯片，或者RPMC芯片23为支持SFDP功能的芯片。但是当Flash芯片22和RPMC芯片23都为支持SFDP功能的芯片时，Flash芯片22或RPMC芯片23设置有控制开关，或者Flash芯片22和RPMC芯片23分别设置有控制开关，控制开关用来控制SFDP功能的开启或关闭。其中，所述控制开关可以使用控制位来实现。

一般来说，若Flash芯片22不支持SFDP功能，可将SFDP功能在RPMC芯片23中实现；若Flash芯片22支持SFDP功能，RPMC芯片23可以不支持SFDP功能；若Flash芯片22与RPMC芯片23都支持SFDP，可以在Flash芯片22或者RPMC芯片23中设置一个控制开关来开启或关闭SFDP功能，也可以Flash芯片22和RPMC芯片23两者中都设置控制开关，可以选择其中一个开启，另一个关闭。

本发明实施例较快捷的实现了SFDP功能，拓宽了芯片的应用市场，可以继续使用原有的不含SFDP功能的Flash芯片，只需在RPMC芯片中增加SFDP功能即可；如果使用含有SFDP功能的Flash芯片，可以设置内部控制开关（控制位），选择使用Flash或RPMC芯片中的SFDP功能，配置比较自由。

如图3所示，Flash芯片22和RPMC芯片23可以具有共享输入输出（IO）接口，如图中IO_0至IO_n所示，也就是将RPMC芯片23和Flash芯片22的共享IO接口连接到同一接口（即同一套接口）上时，外部发送的指令会被两个芯片同时接收到，并做出相应的响应。优选地，Flash芯片22和RPMC芯片23各自具有单独的IO接口，SPIFlash芯片12的单独的IO接口如图中IO_F_0至IO_F_n所示，拓展芯片13的单独的IO接口IO_R_0至IO_R_n所示，以供各自接收不同的指令，并做出相应的响应。

另外，本实施例还可以具有互联（IO_#）接口，IO_#接口用于RPMC芯片23和Flash芯片22两芯片内部交互状态信息，达到状态同步的效果。如果将Flash芯片22和RPMC芯片23的内部互连以保证状态同步，可以将Flash芯片22和RPMC芯片23中表示同一个状态位的内部IO引脚互连。

比如，Flash芯片22中的内部IO引脚IO_0用于表示状态位忙碌（busy）的输出，RPMC芯片23中的内部IO引脚IO_2用于表示状态位忙碌（busy）的输入，因此，可以将Flash芯片22中的内部IO引脚IO_0和RPMC芯片23中的内部IO引脚IO_2互连，IO_0和IO_2则为互连的内部IO引脚对。互连后Flash芯片22可将自身的状态位忙碌（busy）通过其内部IO引脚IO_0输出至RPMC芯片23的内部IO引脚IO_2，RPMC芯片23即可获知Flash芯片22当前的状态。

再比如，Flash芯片22中的内部IO引脚IO_1用于表示状态位忙碌（busy）的输入，RPMC芯片23中的内部IO引脚IO_3用于表示状态位忙碌（busy）的输出，因此，可以将Flash芯片22中的内部IO引脚IO_1和RPMC芯片23中的内部IO引脚IO_3互连，IO_1和IO_3则为互连的内部IO引脚对。互连后RPMC芯片23可将自身的状态位忙碌（busy）通过其内部IO引脚IO_3输出至Flash芯片22的内部IO引脚IO_1，Flash芯片22即可获知RPMC芯片23当前的状态。

本发明实施例的闪存封装芯片具有以下优点：复杂度较低、设计和生产周期较短、成本较低；Flash芯片的容量可扩展；封装的面积较小，封装成本也较低；而且两个芯片可并行工作，可以执行不同的指令操作；采用多芯片封装可以把不同工艺的Flash芯片和RPMC芯片封装的一起，复用现有的芯片资源，降低开发成本，而且可以对单个的芯片进行更换，降低更换成本。另外由于增加了选择Flash芯片的自由度，配置SFDP功能很方便。

本发明实施例的封装流程如下：

S510：将需要封装的FLASH芯片和拓展芯片放置在基板上。其中FLASH芯片与拓展芯片相互独立，Flash芯片为支持串行闪存可搜寻参数（SFDP）功能的芯片，或者拓展芯片23为支持SFDP功能的芯片，或者Flash芯片和拓展芯片都为支持SFDP功能的芯片。

S520：将FLASH芯片的内部IO引脚与拓展芯片的内部IO引脚采用金属引线互连。这样可以实现FLASH芯片和拓展芯片的互相连接。

S530：将FLASH芯片与拓展芯片中的共享IO引脚采用金属引线互连，将互连后的共享IO引脚采用金属引线连接到芯片载体的同一外部共享引脚上。这样可以实现FLASH芯片和拓展芯片具有共享的IO接口。

S540：将FLASH芯片中实现FLASH功能的独立IO引脚采用金属引线连接到芯片载体的外部独立引脚上。这样可以实现FLASH芯片具有各个单独的IO接口。

S550：将拓展芯片中的独立IO引脚采用金属引线连接到所述芯片载体的其他外部独立引脚上。这样可以实现拓展芯片具有各个单独的IO接口。

S560：若Flash芯片和拓展芯片都为支持SFDP功能的芯片，在Flash芯片或拓展芯片中设置有控制开关，或者Flash芯片和拓展芯片分别设置有控制开关。

以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种闪存封装芯片，其特征在于，包含：

基板；

闪存芯片；

拓展芯片，与所述闪存芯片相互连接并封装在所述基板上，

所述闪存芯片和所述拓展芯片都为支持串行闪存可搜寻参数功能的芯片，所述闪存芯片或所述拓展芯片设置有控制开关，或者所述闪存芯片和所述拓展芯片分别设置有控制开关，所述控制开关用来控制串行闪存可搜寻参数功能的开启或关闭。

2.根据权利要求1所述的闪存封装芯片，其特征在于，所述闪存芯片为串行外设接口闪存芯片。

3.根据权利要求1所述的闪存封装芯片，其特征在于，所述拓展芯片为应答保护单调计数器芯片。

4.根据权利要求1所述的闪存封装芯片，其特征在于，所述闪存芯片为支持串行闪存可搜寻参数功能的芯片。

5.根据权利要求1所述的闪存封装芯片，其特征在于，所述拓展芯片为支持串行闪存可搜寻参数功能的芯片。

6.根据权利要求1所述的闪存封装芯片，其特征在于，所述闪存芯片和所述拓展芯片以并行排列或者堆叠的方式封装在所述基板上。

7.根据权利要求6所述的闪存封装芯片，其特征在于，所述闪存芯片和所述拓展芯片以堆叠的方式封装在所述基板上，

若所述闪存芯片的面积大于所述拓展芯片的面积，所述闪存芯片设置在所述基板上，所述拓展芯片设置在所述闪存芯片上；

若所述闪存芯片的面积小于所述拓展芯片的面积时，所述拓展芯片设置在所述基板上，所述闪存芯片设置在所述拓展芯片上。

8.根据权利要求1所述的闪存封装芯片，其特征在于，所述闪存芯片和所述拓展芯片具有共享输入输出接口。

9.根据权利要求1所述的闪存封装芯片，其特征在于，所述闪存芯片和所述拓展芯片各自具有单独的输入输出接口。