CN104795334A - 模块化封装的集成电路芯片及其制作方法 - Google Patents
模块化封装的集成电路芯片及其制作方法 Download PDFInfo
- Publication number
- CN104795334A CN104795334A CN201510098183.XA CN201510098183A CN104795334A CN 104795334 A CN104795334 A CN 104795334A CN 201510098183 A CN201510098183 A CN 201510098183A CN 104795334 A CN104795334 A CN 104795334A
- Authority
- CN
- China
- Prior art keywords
- nude film
- chip
- nude
- interface
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 238000004806 packaging method and process Methods 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 83
- 230000006870 function Effects 0.000 claims abstract description 45
- 239000011159 matrix material Substances 0.000 claims abstract description 14
- 238000005538 encapsulation Methods 0.000 claims description 34
- 238000004891 communication Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 10
- 238000013461 design Methods 0.000 description 50
- 238000005516 engineering process Methods 0.000 description 8
- 238000012913 prioritisation Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000035800 maturation Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种模块化封装的集成电路芯片及其制作方法，该方法包括：S1，根据目标芯片的功能和性能要求制作若干第一裸片和若干第二裸片，所述第一裸片和第二裸片的形状为由整数个预设的基准矩形组成的正方形或长方形，且所述第二裸片小于所述第一裸片，所述第一裸片上设置有若干接口，所述接口之间具有预设间距，所述接口组成一接口矩阵，所述接口的数量大于制作的所述第二裸片的数量，且所述预设间距大于所述第二裸片的最大尺寸；S2，从步骤S1制作的所述若干第一裸片和若干第二裸片中选取一第一裸片和至少一第二裸片；S3，将步骤S2所选的所述第一裸片和第二裸片进行模块化封装获得所述目标芯片。
Description
技术领域
本发明涉及系统级封装制造领域，具体地，涉及一种模块化封装的集成电路芯片及其制作方法。
背景技术
随着芯片制造工艺的不断发展，集成度不断提高，以及芯片功能越来越复杂，芯片设计的难度也与日俱增。将成熟的裸片合封成一块芯片的SiP（System in Package，系统级封装）技术是一种应运而生的新兴技术。该技术是指将多种功能的裸片（可包括中央处理器、协处理器、存储器、电阻、电容、电感等），根据需要集成在一个封装内，最终实现完整的功能。需要特别指出的是，SiP与SoC（System on a Chip，片上系统）类似，但SiP采用的是不同芯片进行并排或堆叠等封装方式，而SoC则是所有功能集成在一个裸片上的芯片产品。所以，SiP技术的优势在于不需重新进行复杂的裸片设计以及等待流片的时间，即可使用现有成熟的裸片直接进行封装，以满足设计需求。
然而，目前芯片从开始设计到最终产品完成生产的周期仍然很长，无法满足越来越快的产品更新迭代速度。而一旦产品更新不够快，就无法满足市场需求和整个行业的发展速度。因此，芯片制造过程中，对于芯片封装的要求，尤其是时效性要求也与日俱增。
系统级封装技术有着众多优点，尤其是在快速完成芯片产品的研发方面有着巨大的优势,但由于目前在芯片制造上各中芯片内裸片设置方式不同以及裸片接口的不统一，导致在芯片更新升级时无法直接更换原始裸片。目前在遇到需要对芯片进行升级时，只能更换整个芯片，因此而产生更多的芯片设计时间，延长了产品升级所需要的时间。而且被替换下来的芯片也造成了资源的浪费，没有实现对裸片的有效利用。在对大批量产品的芯片进行升级时，上述时间延误以及资源浪费产生的影响将十分显著。
综上所述，目前常见芯片系统级封装方法普遍存在应用范围较窄、可塑性较低、升级成本较高的问题。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种模块化封装的集成电路芯片。
根据本发明提供的一种模块化封装的集成电路芯片制作方法，用于制作目标芯片，其特征在于，包括：
S1，根据目标芯片的功能和性能要求制作若干第一裸片和若干第二裸片，所述第一裸片和第二裸片的形状为由整数个预设的基准矩形组成的正方形或长方形，且所述第二裸片小于所述第一裸片，
所述第一裸片上设置有若干接口，所述接口之间具有预设间距，所述接口组成一接口矩阵，所述接口的数量大于制作的所述第二裸片的数量，且所述预设间距大于所述第二裸片的最大尺寸；
S2，从步骤S1制作的所述若干第一裸片和若干第二裸片中选取一第一裸片和至少一第二裸片；
S3，将步骤S2所选的所述第一裸片和第二裸片进行模块化封装获得所述目标芯片。
作为一种优化方案，所述步骤S1还包括为所述第一裸片和第二裸片设置防静电保护结构，使所述第一裸片和第二裸片达到相同的预设防静电等级。
作为一种优化方案，所述步骤S1还包括将所述第二裸片的管脚数设置为4的倍数，设置所述第一裸片的管脚数大于或等于任一所述第二裸片的管脚数。
作为一种优化方案，所述步骤S1中的所述接口为通信接口和/或存储接口。
作为一种优化方案，所述步骤S1中第一裸片和第二裸片的制作工艺等级不同，且所述第一裸片的工艺等级高于所述第二裸片。
基于同样的发明构思，本发明还提供了一种模块化封装的集成电路芯片，其特征在于，包括一个作为中央处理器裸片的第一裸片、至少一个第二裸片以及芯片管脚；
至少一个所述第二裸片以并排或堆叠的封装方式设置在所述第一裸片顶部，并与所述第一裸片和/或芯片管脚相连；
其中，所述第一裸片上设置有若干接口，所述接口之间具有预设间距，所述若干接口组成一接口矩阵，所述预设间距大于所述第二裸片的尺寸；
所述第一裸片和第二裸片的形状为由整数个预设的基准矩形组成的正方形或长方形，所述第二裸片的尺寸小于所述第一裸片。
作为一种优化方案，所述第一裸片和第二裸片具有相同工艺等级。
作为一种优化方案，所述第一裸片和第二裸片具有不同工艺等级，所述第一裸片的工艺等级高于所述第二裸片。
作为一种优化方案，所述第一裸片和第二裸片还分别设置有防静电保护结构，且所述第二裸片的防静电保护等级与所述第一裸片的防静电等级相等。
作为一种优化方案，所述接口矩阵包含通信接口和/或存储接口，所述第一裸片通过所述通信接口和/或存储接口与所述第二裸片相连。
与现有技术相比，本发明具有如下的有益效果：
本发明采用一种模块化封装的集成电路芯片及其制作方法，其优点在于：即拥有良好的适用范围，可以根据设计需求选择现有的已经模块化设计的第一裸片和/或第二裸片，也可以重新在模块化设计的框架下加入新的第一裸片和/或第二裸片以满足设计需求，具有极好的可塑性、拓展性。同时，所有已有的裸片均可自由组合，为二次开发节省了大量人力、物力和时间成本。此外，由于各裸片往往经过了几代产品的成品验证，因此可靠性更好，开发风险较低。经过一些技术积累后，可组建功能完整、强大的裸片库，大大方面高性能、复合功能芯片的设计和制造。本发明采用模块化的设计，标准尺寸的裸片，标准的接口，从而带来裸片之间快速按需更换的方便和可靠。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图中：
图1是可选的一种实施例中模块化封装的集成电路芯片结构示意图（俯视图）；
图2是可选的另一种实施例中模块化封装的集成电路芯片结构示意图（侧视图）；
图3是可选的一种实施例中的模块化封装的集成电路芯片制作方法流程图；
图4是可选的一种实施例中合封1个第二裸片的模块化封装的集成电路芯片示意图；
图5是可选的一种实施例中左右平铺合封的模块化封装的集成电路芯片示意图
图6是可选的一种实施例中内埋合封第二裸片的模块化封装的集成电路芯片示意图。
其中，图中标号分别表示：1-第一裸片，2-第二裸片，3-桥接电路，4-接口，5-基板，6-管脚。
具体实施方式
下文结合附图以具体实施例的方式对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，还可以使用其他的实施例，或者对本文列举的实施例进行结构和功能上的修改，而不会脱离本发明的范围和实质。
如图1所示，现有技术中常见的系统级封装芯片一般包括第一裸片1、第二裸片2、桥接接口3、桥接电路4、用于放置第一裸片的基板5以及芯片管脚6。第二裸片2位于第一裸片1的上方，基板5位于第一裸片1的下方，芯片管脚6由第一裸片1和/或第二裸片2引出并延伸到基板5之外。桥接接口3位于第一裸片1的表面；第二裸片2通过桥接电路4连接到桥接接口3上，从而实现与第一裸片的信号和数据传输。第一裸片1的内部功能电路一般为数字电路，包含了芯片的主要功能，如芯片系统启动、关闭，任务调度，数据处理等；第二裸片2的内部功能一般为数字电路或模拟电路，包含了芯片的扩展功能，如数据存储、数据收发、模拟信号处理等。
芯片工作时，第一裸片1通过桥接电路4对第二裸片2进行操作，包含任务的调度和数据的收发等，第二裸片2根据第一裸片1的要求完成相应的存储、数据收发等任务。第二裸片2可将数据发回第一裸片1，或直接通过芯片管脚6与外设进行数据交互等操作。
目前，系统级封装的实现方法主要分为三种：
(1)基于芯片功能需求纯定制的方法
该方法为根据每款芯片产品的功能需求，分别定制第一裸片和至少一个第二裸片，其中第一裸片有外部引脚，通过这些引脚与外部电路连接；第二裸片可以设计独立的外部引脚与外部电路连接，也可仅通过桥接电路与第一裸片连接，通过第一裸片的外部引脚与外部电路连接，从而进行控制信号收发和数据传输。该方法的优点在于可以使用不同的芯片工艺定制第一裸片和第二裸片，即满足了一些特定功能的第二裸片对工艺的特殊要求，又可在第一裸片上使用更新的工艺缩小芯片总面积，同时降低功耗及发热量。
(2)基于芯片功能和第一裸片的现有功能定制第二裸片的方法
该方法指的是在已有现成第一裸片的情况下，根据设计需求定制至少一个第二裸片。然而该方法有一定的局限性，由于第一裸片已经设计、生产完成，留有的接口及模块的配置未必能很好的保证与第二裸片的信号和数据传输，直接导致第二裸片的设计被限制，难度较高，有时甚至根本无法实现设计需求。该方法同样可使用不同的工艺设计和制造的第一裸片和/或第二裸片。
(3)基于芯片功能选择现有的第一裸片和第二裸片进行合封的方法
基于该方法需要已有满足功能需求的第一裸片和第二裸片，同时第一裸片和第二裸片的接口足够并可良好契合。只有在以上条件均满足的情况下，该方法成立，并可大大减少设计时间和潜在风险。该方法同样可选择不同的工艺设计和制造的第一裸片和/或第二裸片。
以上3种常用的方法虽然都能在特定背景下通过合封完成复合功能芯片的设计需求，但是存在一些问题。
第(1)种基于芯片功能需求纯定制的方法，对于每一款芯片都要重新设计，设计周期长，测试、调试时间长，并且不可预见的风险较大，可能在投入非常大的人力、物力和时间成本后得到一款无法使用的芯片产品。基于纯定制的制造方法，虽然较容易实现对芯片的设计需求，但有任何功能需求的修改、性能要求的提升，或芯片制造工艺的更换，都极可能要求整个芯片重新设计。因此设计周期较长，投入的人力、物力较大，但可塑性很低，并且容易造成设计成本的浪费，也无法保证产品的快速迭代。
第(2)种基于芯片功能和第一裸片的现有功能定制第二裸片的方法，较容易实现特定的一些功能需求，但必须保证第一裸片在设计时设置了适合第二裸片使用的接口。否则定制第二裸片时会极大的受限于第一裸片的现有情况，造成设计困难、性能变差，甚至根本无法满足设计需求。
第(3)种基于芯片功能选择现有的第一裸片和第二裸片进行合封的方法，因为所有裸片都经过成品验证，因此合封最容易实现，设计周期短，风险小，成本可控。但由于第一裸片和第二裸片已经设计、生产完成，因此可塑性较小，可以实现的功能相对固定，实用范围较小。对于全新的应用环境，该方法就不适用了。
本发明公开了一种模块化封装的集成电路芯片及其制作方法，是在全定制系统级封装方法的基础上进行模块化系统级封装的设计和制造，解决了目前常见系统级封装方法应用范围较窄、可塑性较低、升级成本较高的技术问题。该方法可根据设计需求和指标，使用相同或不同的制作工艺，设计并制造一系列功能不同的第一裸片和/或第二裸片。其中，第一裸片的预留接口全面，且接口的大小、间距一致，第二裸片的接口根据第一裸片的标准定制。因此，可以根据最终芯片的功能需求，直接合封功能适配的一个或多个第二裸片以完成设计。本发明应用于芯片封装。
在本发明提供的一种模块化封装的集成电路芯片制作方法的实施例中，如图3所示，包括：
S1，根据目标芯片的功能和性能要求制作若干第一裸片和若干第二裸片，所述第一裸片和第二裸片的形状为由整数个预设的基准矩形组成的正方形或长方形，且所述第二裸片小于所述第一裸片，
所述第一裸片上设置有若干接口，所述接口之间具有预设间距，所述接口组成一接口矩阵，所述接口的数量大于制作的所述第二裸片的数量，且所述预设间距大于所述第二裸片的最大尺寸；
S2，从步骤S1制作的所述若干第一裸片和若干第二裸片中选取一第一裸片和至少一第二裸片；
S3，将步骤S2所选的所述第一裸片和第二裸片进行模块化封装获得所述目标芯片。
作为一种实施例，所述步骤S1中第一裸片和第二裸片的制作工艺等级不同，且所述第一裸片的工艺等级高于所述第二裸片。
所述工艺等级对应于所述第一裸片和第二裸片的制作工艺，以高等级的工艺制作出来的第一裸片和第二裸片在数据传输速率、数据存储速率等性能上都较优，而以低等级的工艺制作出来的第一裸片和第二裸片在数据传输速率、数据存储速率等性能上都较差。目前在芯片封装过程中，为了在设计和生产加工过程中减少工序以便加快芯片的设计和制作过程，多采用相同工艺等级的第一裸片和第二裸片进行封装，这样可以较快的完成芯片的设计和制作。但实际在芯片工作过程中，由于所起的作用的不同，第一裸片和第二裸片所需要的性能并不一样。一般来说，作为中央处理器的第一裸片需要较高的工艺制作，以保证其较高的数据处理能力，但第二裸片实则不需要这么高的工艺等级，而为了使两种裸片都满足工作需求，通常会采用第一裸片的工艺制作第一裸片和第二裸片。因此，采用相同工艺制作第一裸片和第二裸片实际上是浪费了第二裸片的制作成本。为了在保证芯片运行性能的基础上降低制造成本，本实施例在步骤S1中制作第一裸片和第二裸片时，使用多种工艺等级分别制作所述第一裸片和第二裸片，从而有多种可选的工艺等级。在后续步骤S2的选择时，以目标芯片的最低工艺等级选择第二裸片，而第一裸片则可以选用更高的工艺等级。除此之外，在制造流程允许的前提下，不同的第二裸片之间的制造工艺也可以不同。适应性地选用制作工艺可以实现资源配置的最优化，在降低成本的同时保证芯片的工作性能。SiP技术合封不同制造工艺的裸片，大大降低板了级电路的设计难度，并有效缩小整体电路的面积，达到更高的集成度。在同一工艺等级中还包含多种工艺，特定的第二裸片还必须采用特殊工艺（如高频RF工艺，Analog工艺等），这时第一裸片仍可以采用普通工艺，降低成本和设计周期，增加可靠性。
目前所述第一裸片和第二裸片在制作过程中考虑到实际设计的内部电路的复杂程度而相应地设置成不同的尺寸。如果不是定制的芯片制作方法，则很容易遇到尺寸不兼容，或多个第二裸片排布较乱而导致的桥连电路混乱，更甚者出现线路交叉，从而引起电路故障等问题。而且在某个第一裸片或第二裸片出现故障或需要改变时，因为无法与其他裸片尺寸上兼容而无法实现直接更换，以至于需要把整个芯片都换掉。因此，为解决尺寸兼容的问题，在上述实施例中，所述第一裸片和第二裸片被设置为由整数个预设的基准矩形组成的正方形或长方形，且所述第二裸片的尺寸小于所述第一裸片。
本实施例还按照第二裸片内部电路的复杂程度设置两种大小的正方形第二裸片：一种是所述4个基准矩形大小的正方形裸片，另一种是8个基准矩形大小的长方形裸片。所述基准矩形为1×1mm的正方形或1×1.5mm的长方形。由此避免了第二裸片尺寸的随机性，在裸片更换时可以有更好的尺寸兼容性。
目前的芯片制造过程中第一裸片的制作并没有标准化的设置接口位置，因此仅与某一种第一裸片接口设置匹配的第二裸片方可用来与该第一裸片封装，而如果要更换第二裸片，可能会遇到接口不足的问题。
现有技术中的芯片在封装过程中，虽然都会在各裸片接口上设置防静电保护结构，但由于市场上芯片中的不同裸片的防静电等级各不相同，而导致芯片最终的防静电等级下降。本实施例在设计之初就考虑到了防静电等级问题，因此可以避免最后模块化封装时因为某个裸片等级太低，造成芯片等级太低的问题。
作为一种实施例，所述步骤S1还包括为所述第一裸片和第二裸片设置防静电保护结构，使所述第一裸片和第二裸片达到相同的预设防静电等级。
防静电结构根据其防静电能力分为多个等级，本实施例中所述第一裸片和第二裸片的防静电等级设置为相同的防静电等级。因为不同防静电等级的裸片相组合后，芯片防静电等级为所有裸片中的最低防静电等级。
作为一种实施例，所述步骤S1中的所述接口为通信接口和/或存储接口。
本实施例中以矩阵形式排列所述接口，由于接口的位置与第二裸片安装位置相对应，因此以矩阵形式排列所述接口间接地设置了与所述接口相连的第二裸片的位置，使得第二裸片成矩阵形式排布，其连线也相互近似平行。在本实施例中在第一裸片的制作过程中，为第二裸片预留有冗余数量的接口。
作为一种实施例，将所述第二裸片的管脚数设置为4的倍数，设置所述第一裸片的管脚数大于或等于任一所述第二裸片的管脚数。
作为一种实施例，所述第一裸片设置16个管脚，所述第二裸片各设置4个管脚，管脚数量与芯片内部电路输出量有关，但应保证第一裸片的管脚数量大于第二裸片的管脚数量。而设置所述第一裸片的管脚数大于或等于所述第二裸片库中任一第二裸片的管脚数，有利于在第一裸片需要更换时在第一裸片库中有更多选择。
基于同样的发明构思，本发明还提供根据上述方法制作的一种模块化封装的集成电路芯片，如图1所示，包括一个作为中央处理器裸片的第一裸片、至少一个第二裸片以及芯片管脚；
如图1、2、4、5、6所示的结构示意图，所述第二裸片以并排或堆叠的封装方式设置在所述第一裸片顶部，并与所述第一裸片和/或芯片管脚相连；
其中，所述第一裸片上设置有若干接口，所述接口之间具有预设间距，所述若干接口组成一接口矩阵，所述预设间距大于所述第二裸片的尺寸；
所述第一裸片和第二裸片的形状为由整数个预设的基准矩形组成的正方形或长方形，所述第二裸片的尺寸小于所述第一裸片。
作为一种实施例，所述第一裸片和第二裸片为由整数个预设的基准矩形组成的正方形或长方形，所述第二裸片的尺寸小于所述第一裸片。
作为一种实施例，其特征在于，所述第一裸片和第二裸片具有相同或不同工艺等级，所述第一裸片的工艺等级高于或等于所述第二裸片。
作为一种实施例，其特征在于，所述第一裸片和第二裸片还分别设置有防静电保护装置，且所述第二裸片的防静电保护等级与所述第一裸片的防静电等级相等。
作为本发明的一个实施例，所述接口矩阵包含通信接口和/或存储接口，所述第一裸片通过所述通信接口和/或存储接口与所述第二裸片相连。
作为本发明的一个实施例，本实施例提供了一种模块化封装的集成电路芯片及其制作方法，解决了目前系统级封装方法可塑性差、扩展性差、对接口限制多等技术问题。所述集成电路芯片是一种复合功能芯片，由一个第一裸片、至少一个第二裸片、桥接电路及芯片管脚组成。
其工作过程是：
1．首先设计包含基本功能的第一裸片并保证符合功能需求。所述第一裸片可以完成常见SoC的基本功能，包括但不限于逻辑运算、运动控制、基本信号输入输出等，同时留有与第二裸片连接的完备接口。所述接口使用标准的接口，包括标准尺寸（基准矩形的整数倍），标准间距（接口矩阵），标准防静电保护结构等，保证与第二裸片的连接无障碍。
2．接着选择或重新设计至少一个第二裸片。所述第二裸片通常具有存储功能，如ROM裸片；或通信功能，如UART通信裸片、网络通信裸片、SPI通信裸片、I2C通信裸片等。
3．然后通过第一裸片上预留好的接口使用桥接电路将第一裸片与至少一个第二裸片连接。
4．和/或将第二裸片与芯片管脚连接，从而直接与外设进行数据交互。
5．最后通过系统级封装的形式将第一裸片与至少一个第二裸片合封在一起，从而完成目标芯片的制造。
如图2所示，本发明实施例所提供的芯片包含第一裸片1、第二裸片2、桥接电路3、桥接接口4、基板5以及芯片管脚6，其中：
第一裸片1为中央处理器裸片，在该裸片的表面设有标准尺寸、标准间距并且数量充足的桥接接口4。通过由桥接接口4引出的桥接电路3，第一裸片1与第二裸片2实现了连通。第一裸片1启动后控制第二裸片2的开启和关闭，向第二裸片2发送任务指令，并进行数据的收发。本实施例中包含两块第二裸片，分别是SPI通信功能裸片和ROM存储裸片。其中，SPI通信功能裸片除了与第一裸片1交互外，还可通过桥接电路3与基板5上的桥接接口相连，从而与芯片管脚6连通，进而直接与外设连接并收发数据。而ROM存储裸片仅通过第一裸片1上的桥接接口4与之连接，用于存储第一裸片1发送过来的数据信息，同时也可接收和执行相关的任务指令，包括擦除、写入、读取等。我们注意到，图2中的桥接接口并没有全部使用。如前文所述，这是因为第一裸片1并非为该款芯片定制，而是预留了充足的接口以保证良好的可扩展性。
SPI通信功能裸片可以更换为其他第二裸片2，如I2C通信功能裸片、UART通信功能裸片等，由于根据本发明的要求，设计和制造第二裸片2时，都严格依据第一裸片1预留桥接接口4的尺寸、间距和数量要求。因此，可根据需要将SPI通信功能裸片简单的替换为其他功能裸片而不需要对芯片的其他部分，包括第一裸片1、桥接电路3、桥接接口4、基板5和芯片管脚6，做任何改动。同时，ROM存储裸片也同样可根据设计需要，选择合适大小的裸片，也不会由于ROM存储裸片的规格被限定造成芯片设计的局限。
此外，第一裸片1作为中央处理器裸片，也可以根据需要选择不同的规格。如果需要高速数据运算、收发和处理，可选择高速中央处理器裸片；如果仅应用于参数采集、监控等相对低速的场合，可选择普通中央处理器。而对芯片的其他部分同样也不需要做任何改动。
本发明主要包括以下4个发明点：
关键点1：本发明所述的芯片制作方法是一种基于模块化的设计制造和封装方法，能推广到常见复合功能芯片的设计制造和封装中。具有优秀的普适性。
关键点2：本发明所述的芯片制作方法是不受工艺的局限，第一裸片与第二裸片可以采用相同或不同的制造工艺，不同的第二裸片也可采用相同或不同的制造工艺。具有极好的普适性。
关键点3：本发明所述的芯片制作方法是能根据设计需求随时增减第二裸片，以在满足功能和性能需求的前提下，最大程度的减少芯片面积、功耗和发热量，从而降低生产和使用成本。具有良好的可塑性。
关键点4：本发明所述的芯片制作方法是充分利用芯片设计中迭代优化的特点。由于第一裸片预留了标准尺寸、间距的接口，当第一裸片进行性能升级时，在沿用第二裸片的基础上更换更先进的第一裸片，芯片整体的处理速度可提升，功耗和面积可降低。同时，当更换、升级第二裸片进行功能扩展时，复合芯片的整体功能同样得以扩展，并且无需重新设计和生产第一裸片。因此，该方法具有良好的可升级性和扩展性。
本发明所公布的集成电路芯片模块化封装及其制作方法，与以上分类中的第一种“基于芯片功能需求纯定制的方法”最为接近，即芯片功能需求纯定制的方法。通常情况下的纯定制方法虽然可以准确的满足设计需求，但可移植性和可塑性较差，一旦功能需求变化，通常需要重新设计，耗费大量的人力物力和时间成本。本发明最大的优势在于，提出了一种模块化设计的定制方法，采用预估各种常用功能需求的方式，在设计阶段就预留了各种功能的标准的接口，从而保证了很好的可扩展性。并且充分利用了系统级封装的优势，从而延续了纯定制方法对于功能需求的准确定位，同时又解决了功能需求变化时原有定制设计无法继续使用的缺点。因此，在设计人力、物力和时间成本上优于反复进行纯定制设计的方法。此外，由于模块化设计的第一裸片和第二裸片已经经过了成品的功能、性能验证，因此具有更高的可靠性，降低了大规模生产时的风险。
以上所述仅为本发明的较佳实施例，本领域技术人员知悉，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等同替换。另外，在本发明的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此，本发明不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本发明的保护范围。
Claims (10)
1.一种模块化封装的集成电路芯片制作方法，用于制作目标芯片，其特征在于，包括：
S1，根据目标芯片的功能和性能要求制作若干第一裸片和若干第二裸片，所述第一裸片和第二裸片的形状为由整数个预设的基准矩形组成的正方形或长方形，且所述第二裸片小于所述第一裸片，
所述第一裸片上设置有若干接口，所述接口之间具有预设间距，所述接口组成一接口矩阵，所述接口的数量大于制作的所述第二裸片的数量，且所述预设间距大于所述第二裸片的最大尺寸；
S2，从步骤S1制作的所述若干第一裸片和若干第二裸片中选取一第一裸片和至少一第二裸片；
S3，将步骤S2所选的所述第一裸片和第二裸片进行模块化封装获得所述目标芯片。
2.根据权利要求1所述的一种模块化封装的集成电路芯片制作方法，其特征在于，所述步骤S1还包括为所述第一裸片和第二裸片设置防静电保护结构，使所述第一裸片和第二裸片达到相同的预设防静电等级。
3.根据权利要求1所述的一种模块化封装的集成电路芯片制作方法，其特征在于，所述步骤S1还包括将所述第二裸片的管脚数设置为4的倍数，设置所述第一裸片的管脚数大于或等于任一所述第二裸片的管脚数。
4.根据权利要求1所述的一种模块化封装的集成电路芯片制作方法，其特征在于，所述步骤S1中的所述接口为通信接口和/或存储接口。
5.根据权利要求1所述的一种模块化封装的集成电路芯片制作方法，其特征在于，所述步骤S1中第一裸片和第二裸片的制作工艺等级不同，且所述第一裸片的工艺等级高于所述第二裸片。
6.一种模块化封装的集成电路芯片，其特征在于，包括一个作为中央处理器裸片的第一裸片、至少一个第二裸片以及芯片管脚；
至少一个所述第二裸片以并排或堆叠的封装方式设置在所述第一裸片顶部，并与所述第一裸片和/或芯片管脚相连；
其中，所述第一裸片上设置有若干接口，所述接口之间具有预设间距，所述若干接口组成一接口矩阵，所述预设间距大于所述第二裸片的尺寸；
所述第一裸片和第二裸片的形状为由整数个预设的基准矩形组成的正方形或长方形，所述第二裸片的尺寸小于所述第一裸片。
7.根据权利要求6所述的一种模块化封装的集成电路芯片，其特征在于，所述第一裸片和第二裸片具有相同工艺等级。
8.根据权利要求6所述的一种模块化封装的集成电路芯片，其特征在于，所述第一裸片和第二裸片具有不同工艺等级，所述第一裸片的工艺等级高于所述第二裸片。
9.根据权利要求6所述的一种模块化封装的集成电路芯片，其特征在于，所述第一裸片和第二裸片还分别设置有防静电保护结构，且所述第二裸片的防静电保护等级与所述第一裸片的防静电等级相等。
10.根据权利要求6所述的一种模块化封装的集成电路芯片，其特征在于，所述接口矩阵包含通信接口和/或存储接口，所述第一裸片通过所述通信接口和/或存储接口与所述第二裸片相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510098183.XA CN104795334B (zh) | 2015-03-05 | 2015-03-05 | 模块化封装的集成电路芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510098183.XA CN104795334B (zh) | 2015-03-05 | 2015-03-05 | 模块化封装的集成电路芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104795334A true CN104795334A (zh) | 2015-07-22 |
| CN104795334B CN104795334B (zh) | 2018-01-05 |
Family
ID=53560051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510098183.XA Active CN104795334B (zh) | 2015-03-05 | 2015-03-05 | 模块化封装的集成电路芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104795334B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106793648A (zh) * | 2016-11-21 | 2017-05-31 | 畅充科技（北京）有限公司 | Usb hub芯片应用于电路板的设计方法与系统 |
| WO2017113883A1 (zh) * | 2015-12-30 | 2017-07-06 | 深圳市中兴微电子技术有限公司 | 系统级封装多芯片互联测试方法及装置 |
| WO2024093965A1 (zh) * | 2022-10-31 | 2024-05-10 | 上海嘉楠捷思信息技术有限公司 | 芯片及其制造、封装方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201315319Y (zh) * | 2008-11-11 | 2009-09-23 | 华亚微电子（上海）有限公司 | 一种多芯片3d堆叠封装结构 |
| CN102683330A (zh) * | 2011-03-11 | 2012-09-19 | 株式会社东芝 | 半导体装置以及半导体装置的制造方法 |
| CN103515326A (zh) * | 2012-06-29 | 2014-01-15 | 台湾积体电路制造股份有限公司 | 具有用于翘曲控制的基于聚合物的材料的堆叠式封装结构 |
| CN103558903A (zh) * | 2013-11-12 | 2014-02-05 | 上海航天测控通信研究所 | 一种具有抗辐性能的PowerPC计算机模块 |
-
2015
- 2015-03-05 CN CN201510098183.XA patent/CN104795334B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201315319Y (zh) * | 2008-11-11 | 2009-09-23 | 华亚微电子（上海）有限公司 | 一种多芯片3d堆叠封装结构 |
| CN102683330A (zh) * | 2011-03-11 | 2012-09-19 | 株式会社东芝 | 半导体装置以及半导体装置的制造方法 |
| CN103515326A (zh) * | 2012-06-29 | 2014-01-15 | 台湾积体电路制造股份有限公司 | 具有用于翘曲控制的基于聚合物的材料的堆叠式封装结构 |
| CN103558903A (zh) * | 2013-11-12 | 2014-02-05 | 上海航天测控通信研究所 | 一种具有抗辐性能的PowerPC计算机模块 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017113883A1 (zh) * | 2015-12-30 | 2017-07-06 | 深圳市中兴微电子技术有限公司 | 系统级封装多芯片互联测试方法及装置 |
| CN106793648A (zh) * | 2016-11-21 | 2017-05-31 | 畅充科技（北京）有限公司 | Usb hub芯片应用于电路板的设计方法与系统 |
| CN106793648B (zh) * | 2016-11-21 | 2019-09-06 | 畅充科技（北京）有限公司 | Usb hub芯片应用于电路板的设计方法与系统 |
| WO2024093965A1 (zh) * | 2022-10-31 | 2024-05-10 | 上海嘉楠捷思信息技术有限公司 | 芯片及其制造、封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104795334B (zh) | 2018-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107220039A (zh) | 一种基于云环境的异构资源标准化封装系统 | |
| CN103678745A (zh) | 一种用于fpga的跨平台多层次集成设计系统 | |
| CN103729493A (zh) | 印刷电路板的布局方法 | |
| CN104795334A (zh) | 模块化封装的集成电路芯片及其制作方法 | |
| CN104424154A (zh) | 通用串行外围接口 | |
| CN104050146A (zh) | 一种微控制单元mcu芯片 | |
| WO2016076963A1 (en) | System and method for preparing partially reconfigurable circuit designs | |
| US20150348939A1 (en) | Enhanced flash chip and method for packaging chip | |
| CN103870617B (zh) | 低频芯片自动布局布线方法 | |
| CN105630559B (zh) | 板卡固件烧录方法及其系统 | |
| CN109977518A (zh) | 网板阶梯的设计方法、系统、计算机可读存储介质及设备 | |
| CN103236428B (zh) | 一种含有RPMC的增强型Flash芯片及其封装方法 | |
| CN105224489A (zh) | 一种硬件设备的集成管理系统 | |
| CN102880763A (zh) | Ip核检测版图、版图设计系统及版图设计方法 | |
| Hagemeyer et al. | A design methodology for communication infrastructures on partially reconfigurable FPGAs | |
| Montone et al. | Wirelength driven floorplacement for FPGA-based partial reconfigurable systems | |
| CN103559028A (zh) | Otn系列芯片软件工具包架构的实现方法及装置 | |
| CN103219333B (zh) | 增强型Flash芯片、封装方法和指令执行方法 | |
| CN106294731B (zh) | 入库数据的管理方法及装置 | |
| CN105718679A (zh) | 一种fpga的资源布局方法及装置 | |
| CN104572015A (zh) | 与fpga结合的flash芯片及指令处理方法 | |
| CN103219334B (zh) | 一种闪存封装芯片 | |
| CN102891114B (zh) | 一种上下堆叠的片上系统芯片的制作方法 | |
| US20230119051A1 (en) | Method and apparatus for constructing fpga chip top-level schematic and storage medium | |
| CN103280444B (zh) | 增强型Flash的多芯片的封装芯片、同步方法和封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180212 Address after: 310053 Binjiang District, Hangzhou, Hangzhou, Zhejiang Province, No. six and No. 309 F16 Patentee after: Zhejiang Jay core technology Co., Ltd. Address before: 310053 Hangzhou Province, Binjiang District Province, No. six and No. 309 Road, the center of science and Technology Park (high tech Zone) () Patentee before: Zhejiang Supcon Research Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211208 Address after: 315000 room 1-1-178, 150 Changpu Road, jishigang Town, Haishu District, Ningbo City, Zhejiang Province Patentee after: Ningbo zhongkong Microelectronics Co.,Ltd. Address before: F16, 309 Liuhe Road, Binjiang District, Hangzhou City, Zhejiang Province, 310053 Patentee before: Zhejiang Jay core technology Co.,Ltd. |