CN103729493A - 印刷电路板的布局方法 - Google Patents

印刷电路板的布局方法 Download PDF

Info

Publication number
CN103729493A
CN103729493A CN201310475872.9A CN201310475872A CN103729493A CN 103729493 A CN103729493 A CN 103729493A CN 201310475872 A CN201310475872 A CN 201310475872A CN 103729493 A CN103729493 A CN 103729493A
Authority
CN
China
Prior art keywords
mentioned
circuit board
pcb
printed circuit
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310475872.9A
Other languages
English (en)
Other versions
CN103729493B (zh
Inventor
潘福康
陈南诚
林诗杰
汤汇祺
刘�英
刘洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Priority to CN201610614786.5A priority Critical patent/CN106227966A/zh
Publication of CN103729493A publication Critical patent/CN103729493A/zh
Application granted granted Critical
Publication of CN103729493B publication Critical patent/CN103729493B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/20—Packaging, e.g. boxes or containers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种布局方法，适用于一印刷电路板。得到一动态随机存取存储器的一存储器类型，其中上述动态随机存取存储器欲黏着于上述印刷电路板。根据上述动态随机存取存储器的上述存储器类型，从一数据库得到一模块群组，其中上述模块群组包括多个绕线模块。得到多个印刷电路板参数。根据上述印刷电路板参数，从上述模块群组中选择一特定绕线模块。应用上述特定绕线模块至上述印刷电路板的一布局设计。上述特定绕线模块包括关于一主要芯片、一存储器芯片以及上述主要芯片以及上述存储器芯片之间的一绕线配置的布局信息。

Description

印刷电路板的布局方法
技术领域
本发明有关于一种印刷电路板的布局方法，特别是有关于印刷电路板上内嵌式多芯片封装（embedded multi-chip package，eMCP）的布局方法。
背景技术
现今，电子产品具有更高的效率以及更小的体积。因此，印刷电路板的尺寸与黏着（mount）于印刷电路板上的芯片会持续地进行微型化，而印刷电路板上电子信号的频率将会增加。
印刷电路板的布局图档（设计）是根据电路图所产生，其包括多个布局模块。当使用布局软件（例如电子设计自动化工具（electronic designautomation，EDA））来设计印刷电路板时，需考虑到元件的信号性能。例如，对产品制造商而言，需要时间来安排存储器与其他相关芯片的放置位置、以及存储器与芯片之间高速总线的走线（trace）。
发明内容
本发明目的在于提供一种布局方法，适用于一印刷电路板。得到一动态随机存取存储器的一存储器类型，其中上述动态随机存取存储器欲黏着于上述印刷电路板。根据上述动态随机存取存储器的上述存储器类型，从一数据库得到一模块群组，其中上述模块群组包括多个绕线模块。得到多个印刷电路板参数。根据上述印刷电路板参数，从上述模块群组中选择一特定绕线模块。应用上述特定绕线模块至上述印刷电路板的一布局设计。上述特定绕线模块包括关于一主要芯片、一存储器芯片以及上述主要芯片以及上述存储器芯片之间的一绕线配置的布局信息。
再者，本发明提供另一种布局方法，适用于一印刷电路板。得到关于一印刷电路板电子设计自动化工具的一电子设计自动化信息。得到一动态随机存取存储器的一存储器类型，其中上述动态随机存取存储器欲黏着于上述印刷电路板。根据上述动态随机存取存储器的上述存储器类型以及上述电子设计自动化信息，从一数据库得到一模块群组，其中上述模块群组包括多个绕线模块。得到多个印刷电路板参数。根据上述印刷电路板参数，从上述模块群组中选择一特定绕线模块。应用上述特定绕线模块至由上述印刷电路板电子设计自动化工具所提供的上述印刷电路板的一布局设计。上述特定绕线模块包括关于一主要芯片、一存储器芯片以及上述主要芯片以及上述存储器芯片之间的一绕线配置的布局信息。
再者，本发明提供另一种布局方法，适用于一印刷电路板。从一用户端，得到对应于上述印刷电路板的一计划代码。识别上述计划代码，以判断上述计划代码是否存在于一帐户清单中。当上述计划代码不存在于上述帐户清单中时，根据上述计划代码从一服务器的一数据库而得到至少一模块群组，其中上述模块群组包括多个绕线模块。得到多个印刷电路板参数。根据上述印刷电路板参数，从上述模块群组中选择至少一特定绕线模块。提供上述特定绕线模块至上述用户端，并将上述计划代码加入至上述帐户清单中。上述特定绕线模块包括关于一主要芯片、一存储器芯片以及上述主要芯片以及上述存储器芯片之间的一绕线配置的布局信息。上述用户端应用上述特定绕线模块至上述印刷电路板的一布局设计。
本发明的有益技术效果在于：通过本发明，可以使得使用者能容易地复制并使用绕线模块于不同的印刷电路板布局设计上；使得安排存储器与其他相关芯片的放置位置、以及存储器与芯片之间高速总线的走线变得更为简便。
附图说明
图1为显示内嵌式多芯片封装的示意图；
图2为显示根据本发明一实施例所述的印刷电路板的电路设计模拟系统；
图3A为显示根据本发明一实施例所述的印刷电路板的布局模块的示意图；
图3B为显示图3A中布局模块的绕线配置的示范例；
图3C为显示特定内嵌式多芯片封装芯片的模块群组的表格；
图4为显示根据本发明一实施例所述的印刷电路板的布局方法，其中布局方法是由图2的电路设计模拟系统所执行；
图5为显示根据本发明一实施例所述的布局设计；
图6A为显示根据本发明另一实施例所述的印刷电路板的布局模块；
图6B为显示根据本发明另一实施例所述的印刷电路板的布局模块；
图7为显示根据本发明一实施例所述的布局服务器以及多个用户端；以及
图8为显示根据本发明另一实施例所述的印刷电路板的布局方法，其中布局方法是由图7的布局服务器所执行。
附图标记
100～内嵌式多芯片封装；
120～内嵌式多媒体存储卡；
130～控制器；
140～快闪存储器；
150～双倍数据率动态随机存取存储器；
200～电路设计模拟系统；
210～处理器；
220～显示器；
230～储存单元；
240～使用者界面；
300、600、650～布局模块；
310～内嵌式多芯片封装；
320、670～系统单芯片；
330、340～接合垫/贯孔；
350～走线；
610～堆叠式封装；
620、680～电源管理芯片；
660～动态随机存储器芯片；
710～布局服务器；
720A-720D～用户端；
730～数据库；以及
S410-S460、S810-S880～步骤。
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下：
图1是显示内嵌式多芯片封装（embedded multi-chip package，eMCP）100的示意图。一般而言，内嵌式多芯片封装是移动存储器（mobile memory）的一种封装类型，其用以将移动动态随机存取存储器（mobile DRAM）以及快闪存储器整合至一芯片内。在图1中，内嵌式多芯片封装100包括内嵌式多媒体存储卡（eMMC）120以及双倍数据率（double data rate，DDR）动态随机存取存储器150。内嵌式多媒体存储卡120符合快闪存储卡规格，其描述由控制器130以及快闪存储器140所构成的内嵌式解决方式的架构。再者，控制器130以及快闪存储器140是整合在球状栅格阵列（ball grid array，BGA）封装内。此外，移动双倍数据率动态随机存取存储器150（也称为低功率双倍数据率，LPDDR）是移动电脑的一种双倍数据率同步动态随机存取存储器。使用内嵌式多芯片封装100可节省许多硬件空间，于是移动装置（例如智能手机）可变得更轻薄短小。内嵌式多芯片封装的主要缺点为需考虑到印刷电路板上的高速存储器总线的设计问题。
图2是显示根据本发明一实施例所述的印刷电路板的电路设计模拟系统200。电路设计模拟系统200包括处理器210、显示器220、储存单元230以及使用者界面240。显示器220、储存单元230以及使用者界面240皆耦接于处理器210。使用者界面240用来接收由设计者所提供的布局信息或是设定（例如布局参数、连线表（net-list）等）。储存单元230包括用以储存多个布局模块的数据库。处理器210用以执行印刷电路板的电子设计自动化（electronicdesign automation，EDA）工具，其中处理器210可从使用者界面240得到布局信息或设定，并根据来自储存单元230的布局模块而执行印刷电路板的电路布局设计，以便显示布局设计于显示器220上。在一实施例中，储存单元230是设置在一服务器中。
图3A是显示根据本发明一实施例所述的印刷电路板的布局模块300的示意图。布局模块300包括存储器芯片310以及主要芯片320，其中存储器芯片310为内嵌式多芯片封装（eMCP）而主要芯片320为系统单芯片（system onchip，SOC）。通过将存储器芯片310以及主要芯片320之间的印刷电路板的绕线（routing）事先设计成一绕线模块，可简化印刷电路板上高速存储器总线的设计。因此，容易对印刷电路板上的元件进行黏着（mount）与修复（repair），并可减少产品制造的成本与设计时间。
图3B是显示图3A中布局模块300的绕线配置的示范例。在图3B中，存储器芯片310以及主要芯片320为球状栅格阵列封装。在图3B中，仅显示部分的接合垫（pad）/贯孔（贯孔）330、部分的接合垫/贯孔340以及部分的走线（trace）350以简化说明，其中接合垫/贯孔330为存储器芯片310所使用、接合垫/贯孔340为主要芯片320所使用，而走线350为存储器芯片310以及主要芯片320之间的内连接（interconnection）所使用。对相同的内嵌式多芯片封装芯片310以及相同的系统单芯片320而言，可根据不同印刷电路板标准参数（例如层数、层叠（stack-up）与贯孔类型等)而提供多个绕线模块。图3C显示特定内嵌式多芯片封装芯片（例如LPDDR2+eMMC）的模块群组的表格。在图3C的表格中，模块群组包括芯片310与芯片320的6个绕线模块MMD_S1-MMD_S6以及6个绕线模块MMD_D1-MMD_D6。再者，印刷电路板标准参数包括层数（例如8或10层）、层叠设定（例如HDI（高密度）+1或是HDI+2）以及贯孔类型（交错孔（stagger via）或是叠孔（stacked via））。举例而言，绕线模块MMD_S1-绕线模块MMD_S6为8层印刷电路板所提供，而绕线模块MMD_D1-绕线模块MMD_D6为10层印刷电路板所提供。再者，元件设置参数（component placement parameter）指示元件是被黏着于单面（single-sided）印刷电路板或双面（double-sided）印刷电路板。
图4是显示根据本发明一实施例所述的印刷电路板的布局方法，其中布局方法是由图2的电路设计模拟系统200所执行。同时参考图2与图4，在步骤S410，处理器210会得到关于印刷电路板的电子设计自动化工具的电子设计自动化信息。接着，在步骤S420，处理器210会得到移动动态随机存取存储器的存储器类型，其中包含移动动态随机存取存储器在内的内嵌式多芯片封装芯片将黏着于印刷电路板上。在一实施例中，移动动态随机存取存储器的存储器类型是使用者经由使用者界面240所输入。在另一实施例中，移动动态随机存取存储器的存储器类型是根据来自使用者界面240或是储存单元230的印刷电路板的连线表所得到。接着，在步骤S430，处理器210会传送对应于移动动态随机存取存储器的存储器类型以及电子设计自动化信息的一要求至储存单元230，以便从储存单元230的数据库得到模块群组，其中模块群组包括对应于移动动态随机存取存储器的存储器类型的多个绕线模块。接着，在步骤S440，处理器210会得到多个印刷电路板参数，其中印刷电路板参数包括印刷电路板的层数、层叠设定、贯孔类型以及元件设置信息。在一实施例中，印刷电路板参数是使用者经由使用者界面240所输入。在另一实施例中，印刷电路板参数是根据来自使用者界面240或是储存单元230的印刷电路板的连线表而得到。接着，在步骤S450，根据印刷电路板参数，从模块群组中选择出适合的绕线模块。例如，假如层数为“8”、层叠设定为“HDI+1”、贯孔类型为“1+6+1”以及元件设置信息为“双面”，则处理器210会从图3C的表格中选择绕线模块MMD_S2来作为适合的绕线模块。接着，在步骤S460，适合的绕线模块会被应用（implement）在布局设计中，其中该布局设计是经由印刷电路板的电子设计自动化工具而显示于显示器220上，如图5所显示。在一实施例中，适合的绕线模块是完全地应用在布局设计上。在另一实施例中，适合的绕线模块是部分地应用在布局设计上。举例来说，内嵌式多芯片封装芯片、系统单芯片以及周边元件（例如旁路电容）的位置设置会被复制至布局设计上。接着，走线、贯孔以及电源/接地板会被复制至布局设计上，然后使用者会经由使用者界面240来修改走线、贯孔以及电源/接地板。具体而言，内嵌式多芯片封装芯片以及主要芯片完整地应用在布局设计上，而绕线配置部分地应用在布局设计上。
图6A是显示根据本发明另一实施例所述的印刷电路板的布局模块600。布局模块600包括堆叠式封装（package-on-package，POP）610以及电源管理芯片620。堆叠式封装610至少包括两芯片，其中一芯片为主要芯片而另一芯片为存储器芯片。在此实施例中，存储器芯片为动态随机存取存储器。再者，电源管理芯片620可提供不同的电压至堆叠式封装610以及印刷电路板上的其他元件。在此实施例中，因为动态随机存取存储器被整合于堆叠式封装610中，因此无动态随机存取存储器被黏着于印刷电路板上，于是可降低设计的复杂度。再者，根据印刷电路板上的供电网络（power delivery network，PDN），通过将堆叠式封装610以及电源管理芯片620之间的印刷电路板的绕线事先设计成一绕线模块，可简化印刷电路板上电源管理的设计。如先前所描述，对堆叠式封装610以及电源管理芯片620而言，可根据不同印刷电路板标准参数（例如层数、层叠与贯孔类型等)以及堆叠式封装610内存储器芯片的类型而提供多个绕线模块。相似地，根据不同的电源需求，也可建立特定电源管理芯片的模块群组的表格。
此外，布局模块内的芯片数量可超过两个。图6B是显示根据本发明另一实施例所述的印刷电路板的布局模块650。布局模块650包括存储器芯片660、主要芯片670以及电源管理芯片680，其中存储器芯片660为动态随机存储器芯片（DRAM）而主要芯片670为系统单芯片（SOC）。在此实施例中，通过将存储器芯片660、主要芯片670以及电源管理芯片680之间的印刷电路板的绕线事先设计成一绕线模块，可简化印刷电路板上电源管理以及高速存储器总线的设计。因此，容易对印刷电路板上的元件进行黏着与修复，并可减少产品制造的成本与设计时间。如先前所描述，对存储器芯片660、主要芯片670以及电源管理芯片680而言，可根据不同印刷电路板标准参数（例如层数、层叠与贯孔类型等)以及存储器芯片660的类型而提供多个绕线模块。再者，可根据存储器芯片660的存储器类型以及印刷电路板的供电网络而决定存储器芯片660、主要芯片670与电源管理芯片680的位置设置。具体而言，可将大且复杂的多个芯片之间的印刷电路板上的绕线事先设计为一绕线模块，以简化印刷电路板的设计。
图7是显示根据本发明一实施例所述的布局服务器710以及多个用户端（client）720A-720D。布局服务器710包括至少一数据库730，用以储存多个布局群组。再者，数据库730还包括一找查表（look up table），其中找查表记录了模块群组以及不同印刷电路板计划之间的关系。每一用户端720A-720D可包括处理器（例如图2的处理器210）、显示器（例如图2的显示器220）以及使用者界面（例如图2的使用者界面240）。在一实施例中，每一用户端720A-720D可以是图2的电路设计模拟系统200。使用者界面用来接收由设计者所提供的布局信息或是设定（例如布局参数、连线表等）。处理器用以执行印刷电路板的电子设计自动化工具，其中处理器可从使用者界面得到布局信息或设定，并可根据来自布局服务器710的布局模块而执行印刷电路板的电路布局设计，以便显示布局设计于显示器上。在图7中，储存在布局服务器710的数据库730内的布局模块可由用户端720A-720D分别进行存取。如先前所描述，可根据不同印刷电路板标准参数（例如层数、层叠与贯孔类型等)以及存储器芯片的类型而提供多个绕线模块。相似地，根据不同的电源需求，亦可建立特定电源管理芯片的模块群组的表格。再者，通过在找查表上检查所需要的参数，用户端的使用者能找到适合的绕线模块。
图8是显示根据本发明另一实施例所述的印刷电路板的布局方法，其中布局方法由图7的布局服务器710所执行。同时参考图7与图8，在步骤S810，布局服务器710会得到关于印刷电路板的电子设计自动化工具的电子设计自动化信息，其中电子设计自动化信息由用户端720A-720D的一者所提供。接着，在步骤S820，布局服务器710会得到来自该用户端所提供的计划代码（project ID）。接着，在步骤S830，布局服务器710会识别计划代码，以判断计划代码是否存在于帐户清单（account list）中，其中帐户清单储存在数据库730内并记录了关于曾经成功地登录布局服务器710的计划代码。若计划代码并未存在于帐户清单中，则布局服务器710会根据电子设计自动化信息、计划代码以及数据库730的找查表而得到来自数据库730的所需的模块群组（步骤S840），其中所需的每一模块群组包括对应于计划代码的多个绕线模块。再者，该用户端可对找查表进行修改。在一实施例中，找查表由该用户端所提供。接着，在步骤S850，布局服务器710会得到多个印刷电路板参数，其中印刷电路板参数包括印刷电路板的层数、层叠设定、贯孔类型以及元件设置信息。在此实施例中，印刷电路板参数储存在数据库730中，且该用户端可对印刷电路板参数进行修改。在一实施例中，印刷电路板参数是使用者经由用户端所输入。在另一实施例中，印刷电路板参数根据来自用户端或是数据库730的印刷电路板的连线表而得到。接着，在步骤S860，根据印刷电路板参数，从模块群组中选择出适合的绕线模块。接着，在步骤S870，布局服务器710会提供适合的绕线模块至该用户端（例如将适合的绕线模块下载至该用户端），以便经由印刷电路板的电子设计自动化工具而将适合的绕线模块应用于布局设计中。同时地，布局服务器710会将该计划代码加入至帐户清单中。如先前所描述，用户端能将适合的绕线模块完全地或是部分地应用于印刷电路板的布局设计中。参考回步骤S830，若计划代码已存在于帐户清单中，则布局服务器710将判断数据库730内对应于计划代码的适合的绕线模块是否被更新。若绕线模块已被更新，则布局服务器710会提供绕线模块的已更新版本至用户端（步骤S880）。于是，布局设计可以被更新。
再者，模块群组、找查表以及印刷电路板参数可储存在储存媒体中，例如快闪存储器装置或是光盘。于是，储存媒体可在不同使用者之间传递。模块群组的绕线模块相容于使用者的印刷电路板的电子设计自动化工具，因此使用者能容易地复制并使用绕线模块于不同的印刷电路板布局设计上。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域相关技术人员，在不脱离本发明的权利要求内，当可作些许的更动与润饰，因此本发明的保护范围当视上附的申请专利权利要求书为准。

Claims (28)

1.一种布局方法，适用于一印刷电路板，其特征在于，所述方法包括： 
得到一动态随机存取存储器的一存储器类型，其中上述动态随机存取存储器欲黏着于上述印刷电路板； 
根据上述动态随机存取存储器的上述存储器类型，从一数据库得到一模块群组，其中上述模块群组包括多个绕线模块； 
得到多个印刷电路板参数； 
根据上述印刷电路板参数，从上述模块群组中选择一特定绕线模块；以及 
应用上述特定绕线模块至上述印刷电路板的一布局设计， 
其中上述特定绕线模块包括关于一主要芯片、一存储器芯片以及上述主要芯片以及上述存储器芯片之间的一绕线配置的布局信息。 
2.根据权利要求1所述的布局方法，其特征在于，上述动态随机存取存储器为一移动存储器，以及上述动态随机存取存储器以及一快闪存储器封装于上述存储器芯片内。 
3.根据权利要求1所述的布局方法，其特征在于，上述主要芯片为一系统单芯片。 
4.根据权利要求1所述的布局方法，其特征在于，上述根据上述动态随机存取存储器的上述存储器类型而从上述数据库得到上述模块群组的步骤还包括： 
传送对应于上述动态随机存取存储器的上述存储器类型的一要求至上述数据库；以及 
接收来自上述数据库的对应于上述动态随机存取存储器的上述存储器类型的上述绕线模块， 
其中上述数据库设置在一服务器，以及上述服务器相应于上述要求而提供上述绕线模块。 
5.根据权利要求4所述的布局方法，其特征在于，上述要求包括关于一印刷电路板电子设计自动化工具的信息。 
6.根据权利要求1所述的布局方法，其特征在于，上述印刷电路板参数包括上述印刷电路板的层数、层叠设定、贯孔类型以及元件设置信息。 
7.根据权利要求6所述的布局方法，其特征在于，上述印刷电路板的贯孔类型表示上述印刷电路板的多个贯孔是否为交错孔或是叠孔。 
8.根据权利要求6所述的布局方法，其特征在于，上述印刷电路板的元件设置信息表示上述印刷电路板是否为一单面印刷电路板或是一双面印刷电路板。 
9.根据权利要求1所述的布局方法，其特征在于，上述应用上述特定绕线模块至上述印刷电路板的上述布局设计的步骤还包括： 
完全地应用上述特定绕线模块至上述印刷电路板的上述布局设计，以便完整地应用上述主要芯片、上述存储器芯片以及上述绕线配置至上述印刷电路板的上述布局设计；或是 
部分地应用上述特定绕线模块至上述印刷电路板的上述布局设计，以便完整地应用上述主要芯片以及上述存储器芯片并部分地应用上述绕线配置至上述印刷电路板的上述布局设计。 
10.一种布局方法，适用于一印刷电路板，其特征在于，所述方法包括： 
得到关于一印刷电路板电子设计自动化工具的一电子设计自动化信息； 
得到一动态随机存取存储器的一存储器类型，其中上述动态随机存取存储器欲黏着于上述印刷电路板； 
根据上述动态随机存取存储器的上述存储器类型以及上述电子设计自动化信息，从一数据库得到一模块群组，其中上述模块群组包括多个绕线模块； 
得到多个印刷电路板参数； 
根据上述印刷电路板参数，从上述模块群组中选择一特定绕线模块；以及 
应用上述特定绕线模块至由上述印刷电路板电子设计自动化工具所提供的上述印刷电路板的一布局设计， 
其中上述特定绕线模块包括关于一主要芯片、一存储器芯片以及上述主要芯片以及上述存储器芯片之间的一绕线配置的布局信息。 
11.根据权利要求10所述的布局方法，其特征在于，上述动态随机存取存储器为一移动存储器，以及上述动态随机存取存储器以及一快闪存储器封装于上述存储器芯片内。 
12.根据权利要求10所述的布局方法，其特征在于，上述主要芯片为一系统单芯片。 
13.根据权利要求10所述的布局方法，其特征在于，上述根据上述动态随机存取存储器的上述存储器类型以及上述电子设计自动化信息而从上述数据库得到上述模块群组的步骤还包括： 
传送对应于上述动态随机存取存储器的上述存储器类型以及上述电子设计自动化信息的一要求至上述数据库；以及 
接收来自上述数据库的对应于上述动态随机存取存储器的上述存储器类型的上述绕线模块， 
其中上述数据库设置在一服务器，以及上述服务器相应于上述要求而提供上述绕线模块。 
14.根据权利要求10所述的布局方法，其特征在于，上述印刷电路板参数包括上述印刷电路板的层数、层叠设定、贯孔类型以及元件设置信息。 
15.根据权利要求14所述的布局方法，其特征在于，上述印刷电路板的贯孔类型表示上述印刷电路板的多个贯孔是否为交错孔或是叠孔。 
16.根据权利要求14所述的布局方法，其特征在于，上述印刷电路板的元件设置信息表示上述印刷电路板是否为一单面印刷电路板或是一双面印刷电路板。 
17.根据权利要求10所述的布局方法，其特征在于，上述应用上述特定 绕线模块至上述印刷电路板的上述布局设计的步骤还包括： 
完全地应用上述特定绕线模块至上述印刷电路板的上述布局设计，以便完整地应用上述主要芯片、上述存储器芯片以及上述绕线配置至上述印刷电路板的上述布局设计；或是 
部分地应用上述特定绕线模块至上述印刷电路板的上述布局设计，以便完整地应用上述主要芯片以及上述存储器芯片并部分地应用上述绕线配置至上述印刷电路板的上述布局设计。 
18.一种布局方法，适用于一印刷电路板，其特征在于，所述方法包括： 
从一用户端，得到对应于上述印刷电路板的一计划代码； 
识别上述计划代码，以判断上述计划代码是否存在于一帐户清单中； 
当上述计划代码不存在于上述帐户清单中时，根据上述计划代码从一服务器的一数据库而得到至少一模块群组，其中上述模块群组包括多个绕线模块； 
得到多个印刷电路板参数； 
根据上述印刷电路板参数，从上述模块群组中选择至少一特定绕线模块；以及 
提供上述特定绕线模块至上述用户端，并将上述计划代码加入至上述帐户清单中， 
其中上述特定绕线模块包括关于一主要芯片、一存储器芯片以及上述主要芯片以及上述存储器芯片之间的一绕线配置的布局信息， 
其中上述用户端应用上述特定绕线模块至上述印刷电路板的一布局设计。 
19.根据权利要求18所述的布局方法，其特征在于，上述动态随机存取存储器为一移动存储器，以及上述动态随机存取存储器以及一快闪存储器是封装于上述存储器芯片内。 
20.根据权利要求18所述的布局方法，其中上述主要芯片为一系统单芯 片。 
21.根据权利要求18所述的布局方法，其特征在于，所述方法还包括： 
得到关于一印刷电路板电子设计自动化工具的印刷电路板信息， 
其中上述模块群组根据上述计划代码以及上述印刷电路板信息而得到。 
22.根据权利要求18所述的布局方法，其特征在于，上述印刷电路板参数由上述数据库或是上述用户端所提供。 
23.根据权利要求18所述的布局方法，其特征在于，上述印刷电路板参数包括上述印刷电路板的层数、层叠设定、贯孔类型以及元件设置信息。 
24.根据权利要求23所述的布局方法，其特征在于，上述印刷电路板的贯孔类型表示上述印刷电路板的多个贯孔是否为交错孔或是叠孔。 
25.根据权利要求23所述的布局方法，其特征在于，上述印刷电路板的元件设置信息表示上述印刷电路板是否为一单面印刷电路板或是一双面印刷电路板。 
26.根据权利要求18所述的布局方法，其特征在于，上述用户端完全地应用上述特定绕线模块至上述印刷电路板的上述布局设计，以便完整地应用上述主要芯片、上述存储器芯片以及上述绕线配置至上述印刷电路板的上述布局设计 。
27.根据权利要求18所述的布局方法，其特征在于，上述用户端部分地应用上述特定绕线模块至上述印刷电路板的上述布局设计，以便完整地应用上述主要芯片以及上述存储器芯片并部分地应用上述绕线配置至上述印刷电路板的上述布局设计。 
28.根据权利要求18所述的布局方法，其特征在于，所述方法还包括： 
判断上述数据库内的上述特定绕线模块是否已更新；以及 
提供已更新的上述特定绕线模块至上述用户端。 
CN201310475872.9A 2012-10-12 2013-10-12 印刷电路板的布局方法 Expired - Fee Related CN103729493B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610614786.5A CN106227966A (zh) 2012-10-12 2013-10-12 印刷电路板、提供布局设计的方法及分发绕线模块的方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
PCT/CN2012/082884 WO2014056201A1 (en) 2012-10-12 2012-10-12 Layout module for printed circuit board
CNPCT/CN2012/082884 2012-10-12
US14/043,197 2013-10-01
US14/043,197 US9158880B2 (en) 2012-10-12 2013-10-01 Layout method for printed circuit board

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610614786.5A Division CN106227966A (zh) 2012-10-12 2013-10-12 印刷电路板、提供布局设计的方法及分发绕线模块的方法

Publications (2)

Publication Number Publication Date
CN103729493A true CN103729493A (zh) 2014-04-16
CN103729493B CN103729493B (zh) 2016-08-31

Family

ID=50476651

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310475872.9A Expired - Fee Related CN103729493B (zh) 2012-10-12 2013-10-12 印刷电路板的布局方法
CN201610614786.5A Pending CN106227966A (zh) 2012-10-12 2013-10-12 印刷电路板、提供布局设计的方法及分发绕线模块的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610614786.5A Pending CN106227966A (zh) 2012-10-12 2013-10-12 印刷电路板、提供布局设计的方法及分发绕线模块的方法

Country Status (3)

Country Link
US (3) US9158880B2 (zh)
CN (2) CN103729493B (zh)
WO (1) WO2014056201A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105868454A (zh) * 2016-03-24 2016-08-17 航天科技控股集团股份有限公司 一种基于a20的嵌入式系统的pcb设计方法
CN107026155A (zh) * 2016-01-19 2017-08-08 联发科技股份有限公司 混合系统
CN107480361A (zh) * 2017-08-03 2017-12-15 深圳市景旺电子股份有限公司 一种用于生成电路板加工信息的方法、存储介质及装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014056201A1 (en) * 2012-10-12 2014-04-17 Mediatek Inc. Layout module for printed circuit board
CN104902691B (zh) * 2014-07-29 2017-11-03 华东理工大学 印制电路板装配信息系统及其实现方法
US10055040B2 (en) * 2015-04-01 2018-08-21 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, touch display panel and touch display device
US10042397B2 (en) 2016-02-18 2018-08-07 Battelle Energy Alliance, Llc. Energetic potting materials, electronic devices potted with the energetic potting materials, and related methods
US10528694B2 (en) * 2016-09-01 2020-01-07 Joebotics Incorporated Breadboard and electronics experimentation system
CN107092716A (zh) * 2017-03-15 2017-08-25 郑州航空工业管理学院 一种电子设计的实现方法和装置
CN110633480B (zh) * 2018-06-22 2023-04-28 北京比特大陆科技有限公司 一种用于配置芯片连接方式的方法及系统
CN109472099A (zh) * 2018-11-19 2019-03-15 郑州云海信息技术有限公司 一种服务器的印刷电路板及制作方法
CN112784519A (zh) * 2019-11-05 2021-05-11 鸿富锦精密电子(天津)有限公司 Pcb走线参数设定装置、方法及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1485923A (zh) * 2003-08-14 2004-03-31 威盛电子股份有限公司 具有转接电路的动态随机存取存储器模块
US20080023702A1 (en) * 2006-07-31 2008-01-31 Samsung Electronics Co., Ltd Integrated circuit module and method of forming the same
US20080288908A1 (en) * 2007-05-15 2008-11-20 Mirror Semiconductor, Inc. Simultaneous design of integrated circuit and printed circuit board
US20100244238A1 (en) * 2007-03-30 2010-09-30 Renesas Technology Corp. Semiconductor device
CN102622330A (zh) * 2012-02-24 2012-08-01 北京海尔集成电路设计有限公司 兼容不同dram的控制芯片及其方法

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3219500B2 (ja) * 1991-12-27 2001-10-15 株式会社東芝 自動配線方法
JPH07262241A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd プリント板実装設計システム及び方法
US5502644A (en) * 1994-04-07 1996-03-26 At&T Corp. Process and apparatus for auditing crosstalk and characteristic impedances of printed wiring boards
JP3459481B2 (ja) * 1994-11-17 2003-10-20 富士通株式会社 論理回路設計用パス解析表示装置
US5737236A (en) * 1996-02-08 1998-04-07 Motorola, Inc. Apparatus and method for the automatic determination of a standard library height within an integrated circuit design
US6000829A (en) * 1996-09-11 1999-12-14 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit capable of compensating for flucuations in power supply voltage level and method of manufacturing the same
US7051309B1 (en) * 1999-02-16 2006-05-23 Crosetto Dario B Implementation of fast data processing with mixed-signal and purely digital 3D-flow processing boars
US6851094B1 (en) * 2000-02-28 2005-02-01 Cadence Design Systems, Inc. Automated method and system for selecting and procuring electronic components used in circuit and chip designs
US6536028B1 (en) * 2000-03-14 2003-03-18 Ammocore Technologies, Inc. Standard block architecture for integrated circuit design
US20020091836A1 (en) * 2000-06-24 2002-07-11 Moetteli John Brent Browsing method for focusing research
US20030105620A1 (en) * 2001-01-29 2003-06-05 Matt Bowen System, method and article of manufacture for interface constructs in a programming language capable of programming hardware architetures
US20030066057A1 (en) * 2001-02-23 2003-04-03 Rudusky Daryl System, method and article of manufacture for collaborative hardware design
JP2002368088A (ja) * 2001-06-05 2002-12-20 Fujitsu Ltd ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム
US6781363B2 (en) * 2001-06-21 2004-08-24 Han-Ping Chen Memory sorting method and apparatus
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US6529033B1 (en) * 2001-11-16 2003-03-04 Infineon Technologies North America Corp. Area efficient clock inverting circuit for design for testability
TW550994B (en) 2002-01-28 2003-09-01 Via Tech Inc Layout structure supporting two different packaging techniques for central processing unit, the motherboard, and layout method
AU2003217636A1 (en) * 2002-02-22 2003-09-09 Flextronics International Usa, Inc. Electronic component design, procurement and manufacturing collaboration
JP3860812B2 (ja) * 2002-04-17 2006-12-20 富士通株式会社 Ａｓｉｃとプログラマブル・ロジックデバイスのコンカレント開発支援プログラム、開発支援方法及び開発支援装置
US6542393B1 (en) * 2002-04-24 2003-04-01 Ma Laboratories, Inc. Dual-bank memory module with stacked DRAM chips having a concave-shaped re-route PCB in-between
JP3898976B2 (ja) * 2002-05-13 2007-03-28 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の選択装置及び選択方法
US7702636B1 (en) * 2002-07-31 2010-04-20 Cadence Design Systems, Inc. Federated system and methods and mechanisms of implementing and using such a system
US6938227B2 (en) * 2002-08-08 2005-08-30 Fry's Metals, Inc. System and method for modifying electronic design data
US20040054716A1 (en) * 2002-09-17 2004-03-18 Sun Microsystems, Inc. Method, computer product and computer system to manage software-tool access over a network
CN1288542C (zh) * 2003-02-20 2006-12-06 三星电子株式会社 便于重新设计的图像形成装置及其组件配置方法
JP2006156929A (ja) * 2004-04-19 2006-06-15 Fujitsu Ltd 半導体集積回路及びその設計方法
US7231618B2 (en) * 2004-04-22 2007-06-12 Optimal Corporation Fringe RLGC model for interconnect parasitic extraction
US7102380B2 (en) * 2004-07-07 2006-09-05 Kao Richard F C High speed integrated circuit
US20060101368A1 (en) * 2004-09-08 2006-05-11 Mentor Graphics Corporation Distributed electronic design automation environment
US7546571B2 (en) * 2004-09-08 2009-06-09 Mentor Graphics Corporation Distributed electronic design automation environment
EP1638145A1 (en) 2004-09-20 2006-03-22 Infineon Technologies AG Embedded switchable power ring
JP2006285727A (ja) * 2005-04-01 2006-10-19 Sharp Corp キャッシュメモリ装置
US7788625B1 (en) * 2005-04-14 2010-08-31 Xilinx, Inc. Method and apparatus for precharacterizing systems for use in system level design of integrated circuits
EP1876546B1 (en) 2005-04-15 2019-04-03 Panasonic Intellectual Property Management Co., Ltd. Circuit wiring interference analysis device, interference analysis program, database used in interference analysis device, and asymmetrically connected line model
US20060259891A1 (en) * 2005-05-10 2006-11-16 Wei-Fan Ting System and method of generating an auto-wiring script
US7343577B2 (en) * 2005-09-13 2008-03-11 Alcatel Area array routing masks for improved escape of devices on PCB
TW200721924A (en) * 2005-11-23 2007-06-01 Inventec Corp Arc-like winding system and method
US7958467B2 (en) * 2006-06-20 2011-06-07 Adtran, Inc. Deterministic system and method for generating wiring layouts for integrated circuits
US7480884B1 (en) * 2006-08-08 2009-01-20 Xilinx, Inc. Assignment of select I/O objects to banks with mixed capacities using integer linear programming
TWI339480B (en) 2006-11-14 2011-03-21 Delta Electronics Inc Separate type converter having relatively better effectiveness
US8095908B2 (en) * 2006-11-17 2012-01-10 Cooper Technologies Company Methods, systems and user interface for evaluating product designs in light of promulgated standards
US8222719B2 (en) * 2007-02-12 2012-07-17 Agere Systems, Inc. Quad flat no lead (QFN) integrated circuit (IC) package having a modified paddle and method for designing the package
US8825700B2 (en) * 2008-05-26 2014-09-02 Microsoft Corporation Paging hierarchical data
JP2010061547A (ja) * 2008-09-05 2010-03-18 Nec Electronics Corp 半導体デバイス設計支援装置及び基板ネットリスト作成方法
CN101859331B (zh) * 2009-04-07 2013-07-31 鸿富锦精密工业（深圳）有限公司 布线设计系统及布线设计方法
JP2011034321A (ja) * 2009-07-31 2011-02-17 Toshiba Corp プリント配線基板解析装置およびプリント配線基板の解析方法
CN201518112U (zh) * 2009-08-25 2010-06-30 重庆大唐新数码股份有限公司 一种主副接口式主板
US8676559B2 (en) * 2009-09-24 2014-03-18 International Business Machines Corporation System and method for providing efficient schematic review
US8161451B2 (en) * 2009-11-12 2012-04-17 Echostar Technologies L.L.C. PWB voltage and/or current calculation and verification
US8972751B2 (en) * 2010-06-28 2015-03-03 National Semiconductor Corporation Field-programmable gate array power supply system designer
US8234615B2 (en) * 2010-08-04 2012-07-31 International Business Machines Corporation Constraint programming based method for bus-aware macro-block pin placement in a hierarchical integrated circuit layout
US8654537B2 (en) 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
US8656329B1 (en) * 2010-12-27 2014-02-18 Cadence Design Systems, Inc. System and method for implementing power integrity topology adapted for parametrically integrated environment
US8261226B1 (en) * 2011-07-20 2012-09-04 International Business Machines Corporation Network flow based module bottom surface metal pin assignment
WO2013029041A2 (en) * 2011-08-25 2013-02-28 Amphenol Corporation High performance printed circuit board
EP2783300A4 (en) * 2011-11-25 2015-12-23 Google Inc PROVISION OF TRANSLATION SUPPORT IN THE LOCALIZATION OF APPLICATIONS
US8601428B2 (en) 2011-12-13 2013-12-03 Qualcomm Incorporated System and method for use case-based thermal analysis of heuristically determined component combinations and layouts in a portable computing device
US9002693B2 (en) * 2012-01-02 2015-04-07 International Business Machines Corporation Wire like link for cycle reproducible and cycle accurate hardware accelerator
US9361464B2 (en) * 2012-04-24 2016-06-07 Jianqing Wu Versatile log system
US10585969B2 (en) * 2012-07-07 2020-03-10 Jianqing Wu System and method for extending database functions by a web application and computer readable media
US8930308B1 (en) * 2012-08-20 2015-01-06 3Play Media, Inc. Methods and systems of associating metadata with media
US8719757B2 (en) * 2012-09-04 2014-05-06 Globalfoundries Inc. Method to enhance double patterning routing efficiency
US9326710B1 (en) 2012-09-20 2016-05-03 Verily Life Sciences Llc Contact lenses having sensors with adjustable sensitivity
US8799756B2 (en) * 2012-09-28 2014-08-05 Interactive Memories, Inc. Systems and methods for generating autoflow of content based on image and user analysis as well as use case data for a media-based printable product
US20140096026A1 (en) * 2012-09-28 2014-04-03 Interactive Memories, Inc. Methods for Establishing Simulated Force Dynamics Between Two or More Digital Assets Displayed in an Electronic Interface
WO2014056201A1 (en) * 2012-10-12 2014-04-17 Mediatek Inc. Layout module for printed circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1485923A (zh) * 2003-08-14 2004-03-31 威盛电子股份有限公司 具有转接电路的动态随机存取存储器模块
US20080023702A1 (en) * 2006-07-31 2008-01-31 Samsung Electronics Co., Ltd Integrated circuit module and method of forming the same
US20100244238A1 (en) * 2007-03-30 2010-09-30 Renesas Technology Corp. Semiconductor device
US20080288908A1 (en) * 2007-05-15 2008-11-20 Mirror Semiconductor, Inc. Simultaneous design of integrated circuit and printed circuit board
CN102622330A (zh) * 2012-02-24 2012-08-01 北京海尔集成电路设计有限公司 兼容不同dram的控制芯片及其方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026155A (zh) * 2016-01-19 2017-08-08 联发科技股份有限公司 混合系统
CN105868454A (zh) * 2016-03-24 2016-08-17 航天科技控股集团股份有限公司 一种基于a20的嵌入式系统的pcb设计方法
CN105868454B (zh) * 2016-03-24 2019-04-02 航天科技控股集团股份有限公司 一种基于a20的嵌入式系统的pcb设计方法
CN107480361A (zh) * 2017-08-03 2017-12-15 深圳市景旺电子股份有限公司 一种用于生成电路板加工信息的方法、存储介质及装置
CN107480361B (zh) * 2017-08-03 2021-04-23 深圳市景旺电子股份有限公司 一种用于生成电路板加工信息的方法、存储介质及装置

Also Published As

Publication number Publication date
US20150379180A1 (en) 2015-12-31
CN103729493B (zh) 2016-08-31
US20140109035A1 (en) 2014-04-17
US20150379184A1 (en) 2015-12-31
WO2014056201A1 (en) 2014-04-17
CN106227966A (zh) 2016-12-14
US9846756B2 (en) 2017-12-19
US9158880B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
CN103729493A (zh) 印刷电路板的布局方法
US8028404B2 (en) Multi-function module
US20150106574A1 (en) Performing Processing Operations for Memory Circuits using a Hierarchical Arrangement of Processing Circuits
CN103176883A (zh) 固态硬盘状态监控系统
US20170104406A1 (en) Semiconductor device for controlling power-up sequences
US8897030B2 (en) Expansion apparatus with serial advanced technology attachment dual in-line memory module device
CN102800644B (zh) Ddr信号布线封装基板以及ddr信号布线封装方法
CN104681077A (zh) 一种mram-nand控制器及贴片式固态硬盘
US11645152B2 (en) Energy efficient storage of error-correction-detection information
CN103019998A (zh) 可升级固态硬盘容量扩展装置
CN113704161B (zh) 基于龙芯处理器的数据存储方法、系统及存储主板
CN112199919A (zh) 冗余标准单元的添加方法、装置、存储介质及电子设备
CN105493061A (zh) 用于多芯片封装上的异构存储器的统一存储器控制器
US20130170128A1 (en) Motherboard
CN103443858B (zh) 具有不同的有效串联电阻状态的装置及控制所述装置的方法
CN109164987A (zh) 一种磁盘阵列卡的控制方法、装置及电子设备
CN101729575A (zh) 一种基于网络构架的机架式数码闪存产品多端口操作设备
CN102446132B (zh) 一种模拟本地总线进行板级管理的方法和装置
US20150012904A1 (en) System and method for setting electrical specification of signal transmission line
US20110258492A1 (en) Device for testing serial interface
CN114330199B (zh) 一种设计文件生成方法、电路板的制作方法和相关设备
CN102610276A (zh) Smbus接口存储芯片烧录装置
EP3474149B1 (en) Memory filtering for disaggregate memory architectures
CN104332176A (zh) 一种省掉内存odt引脚的方法和系统
CN106155958B (zh) 电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160831

Termination date: 20191012