CN205789959U - 一种堆叠式封装结构 - Google Patents

一种堆叠式封装结构 Download PDF

Info

Publication number
CN205789959U
CN205789959U CN201620466711.2U CN201620466711U CN205789959U CN 205789959 U CN205789959 U CN 205789959U CN 201620466711 U CN201620466711 U CN 201620466711U CN 205789959 U CN205789959 U CN 205789959U
Authority
CN
China
Prior art keywords
fin
substrate
chip
encapsulation structure
stack encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620466711.2U
Other languages
English (en)
Inventor
杨阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201620466711.2U priority Critical patent/CN205789959U/zh
Application granted granted Critical
Publication of CN205789959U publication Critical patent/CN205789959U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种堆叠式封装结构,所述堆叠式封装结构包括封体及位于所述封体内的基板,所述封体由塑料材料包封,所述基板堆叠放置;基板与基板之间通过焊接部和/或铜质连接柱连接;所述基板上设有芯片;所述芯片上设置有散热片,所述散热片穿出至所述封体外。

Description

一种堆叠式封装结构
技术领域
本实用新型涉及集成电路封装领域,尤其涉及一种堆叠式封装(PoP,package-on-package)结构。
背景技术
尽管下一代无线设备集成了更多的功能、需要更高的存储容量,但是移动设备制造商仍然希望让它们保持现有的体积,因此节约空间变得越来越重要。PoP作为新型的封装形式,为移动手持设备应用、数码相机、PDA和MP3播放器等提供了一个理想的封装解决方案。
PoP即封装体叠层技术,由多个单独封装好的芯片在垂直方向堆叠放置,通过一个标准的接口在两者之间传输信号。叠层封装能将具有相同外形的逻辑和存储芯片的封装体进行再集成,而不会产生采用堆叠逻辑-记忆芯片这种封装方法时所产生的在制造上和商业上的各种问题。这种技术可以大大节约印制电路板(PCB)的空间,同时PoP还提高了系统设计的灵活性,用户可以根据系统设计需求,方便地整合存储和逻辑封装,从而减少库存和降低成本,更加简化的信号路由和精简的引脚个数可以提高信号的完整性,降低PCB布局的复杂性。但是,随着PoP封装集成密度以及信号传输速度的不断增加,整个系统功耗显著提高,热管理变成一项特殊的挑战。因此,如何设计一种结构紧凑、散热性能好的PoP结构,一直是本行业技术人员所要解决的问题。
实用新型内容
为解决现有技术存在的技术问题,本实用新型实施例提供一种PoP结构,能使结构更紧凑,散热性能更好。
为达到上述目的,本实用新型实施例的技术方案是这样实现的:
一种堆叠式封装PoP结构,所述PoP结构包括封体及位于所述封体内的基板,所述封体由塑料材料包封,所述基板堆叠放置;基板与基板之间通过焊接部和/或铜质连接柱连接;所述基板上设有芯片;所述芯片上设置有散热片,所述散热片穿出至所述封体外。
上述方案中,所述散热片经折弯固定在所述封体的侧面。
上述方案中,所述散热片的经折弯的折弯部外侧表面上固定有外部散热片。
上述方案中,所述散热片是铜质材质。
上述方案中,所述散热片上设有一个以上通孔。
上述方案中,各个所述通孔与所述铜质连接柱之间的径向间距不小于25um。
上述方案中,所述铜质连接柱与所述芯片之间设有环氧树脂填充层;所述芯片与所述散热片之间设有导热硅胶层。
从上述技术方案实施例和实践中可以看出,本实用新型实施例提供的PoP结构,在芯片上设置散热片,且散热片穿出至PoP结构的封体外;进一步地,散热片均经折弯固定在所述封体的侧面;通过这样的设置方式,直接把PoP结构各层封装芯片的热耗散传导到PoP结构外部,减小了热阻,促进了热量传递,从而能够使PoP结构更好的散热,并具有体积小、结构紧凑等优点。
附图说明
图1为本实用新型实施例PoP结构的组成结构示意图;
图2为本实用新型实施例PoP结构的通孔与铜质连接柱位置关系示意图。
具体实施方式
在本实用新型的各种实施例中,PoP结构包括封体及位于所述封体内的基板,所述封体由塑料材料包封,所述基板堆叠放置;基板与基板之间通过焊接部和/或铜质连接柱连接;所述基板上设有芯片;所述芯片上设置有散热片,各散热片穿出至所述封体外。其中,散热片可以与芯片一一对应,散热片的数量也可以少于芯片的数量。
另外,该PoP结构的散热片均经折弯固定在所述封体的侧面;散热片的折弯部外侧表面上固定有外部散热片;散热片可以是铜质材质;散热片上可以设有一个以上通孔;各通孔与所述铜质连接柱之间的径向间距可以不小于25um;铜质连接柱与芯片之间可以设有环氧树脂填充层,芯片与散热片之间可以设有导热硅胶层。
图1为本实用新型实施例PoP结构的组成结构示意图,如图1所示,本实施例PoP结构包括上层封体、中层封体以及下层封体,其中,上层封体包括上层芯片11、上层环氧树脂薄膜层12以及上层基板13,上层芯片11倒装设置且通过上层环氧树脂薄膜层12固定在上层基板13上,中层封体包括中层芯片21、中层环氧树脂薄膜层22以及中层基板23,中层芯片21倒装设置且通过中层环氧树脂薄膜层22固定在中层基板23中,下层封体包括下层芯片31、下层环氧树脂薄膜层32以及下层基板33,下层芯片31倒装设置且通过下层环氧树脂薄膜层32固定在下层基板33下;这里,所述倒装设置是相对于传统连接方式和工艺而言的,是通过芯片上的凸点直接将元器件朝下互连到基板、载体或者电路板上,芯片直接通过凸点连接到基板和载体上,整个芯片称为倒装芯片。
下层基板33上设置有突出于下层基板33上表面的第一铜质连接柱41,第一铜质连接柱41的顶部固定有第一锌锡合金头42,第一铜质连接柱41位于下层芯片31的外侧,第一铜质连接柱41和下层芯片31之间设置有第一环氧树脂填充层43;中层基板23设置有突出于中层基板23下表面的第一焊点44,第一焊点44和锌锡合金头一一焊接固定,中层基板23上设置有突出于中层基板23上表面的第二铜质连接柱45,第二铜质连接柱45的顶部固定有第二锌锡合金头46,第二铜质连接柱45位于中层芯片21的外侧,第二铜质连接柱45和中层芯片21之间设置有第二环氧树脂填充层47;上层基板13设置有突出于上层基板13下表面的第二焊点48,第二焊点48和第二锌锡合金头46一一焊接固定,上层封体、中层封体以及下层封体整体封装在塑料封体5内。这里,第一锌锡合金头42和第一焊点44构成了第一焊接部,第二锌锡合金头46和第二焊点48构成了第二焊接部。
再者,下层芯片31的上表面通过第一导热硅胶层固定有第一散热片61,在第一铜质连接柱41所在位置需要通过刻蚀等方法在第一散热片61上做出通孔71。中层芯片21的上表面通过第二导热硅胶层固定有第二散热片62,在第二铜质连接柱45的位置设有同通孔71一样的通孔。上层芯片11的上表面通过第三导热硅胶层固定有第三散热片63。第一散热片61、第二散热片62、第三散热片63穿出至塑料封体5外。第一散热片61、第二散热片62以及第三散热片63穿出塑料封体5外的部分均经弯折固定在塑料封体5的外侧表面上,形成了第一散热片61的折弯部51、第二散热片62的折弯部52以及第三散热片63的折弯部53。为了使散热片整体结构更牢固,散热效果更好,第一散热片61的折弯部51、第二散热片62的折弯部52、第三散热片63的折弯部53可以以贴合的方式固定外部散热片64。另外,第一散热片61、第二散热片62、第三散热片63、外部散热片64均采用铜质材质。
图2为本实用新型实施例PoP结构的通孔与铜质连接柱位置关系示意图,如图2所示,通孔71与第一铜质连接柱41之间至少留25um的径向间距,通孔71与第二铜质连接柱45的位置关系亦同,这是考虑到在组装时铜质连接柱与通孔需要对准位置,避免信号与散热片短路。
从上述技术方案实施例和实践中可以看出,本实用新型实施例提供的PoP结构,在芯片上设置散热片,且散热片穿出至PoP结构的封体外;进一步地,散热片均经折弯固定在封体的侧面;通过这样的设置方式,直接把PoP结构各层封装芯片的热耗散传导到PoP结构外部,减小了热阻,促进了热量传递,从而能够使PoP结构更好的散热,并具有体积小、结构紧凑等优点。
本领域内的技术人员应明白,本实用新型的实施例可提供为方法、系统、或计算机程序产品。因此,本实用新型可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且,本实用新型可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本实用新型是参照根据本实用新型实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述,仅为本实用新型的较佳实施例而已,并非用于限定本实用新型的保护范围。

Claims (7)

1.一种堆叠式封装结构,所述堆叠式封装结构包括封体及位于所述封体内的基板,所述封体由塑料材料包封,所述基板堆叠放置;基板与基板之间通过焊接部和/或铜质连接柱连接;所述基板上设有芯片;其特征在于,所述芯片上设置有散热片,所述散热片穿出至所述封体外。
2.根据权利要求1所述的堆叠式封装结构,其特征在于,所述散热片经折弯固定在所述封体的侧面。
3.根据权利要求2所述的堆叠式封装结构,其特征在于,所述散热片的经折弯的折弯部外侧表面上固定有外部散热片。
4.根据权利要求1至3任一项所述的堆叠式封装结构,其特征在于,所述散热片是铜质材质。
5.根据权利要求1至3任一项所述的堆叠式封装结构,其特征在于,所述散热片上设有一个以上通孔。
6.根据权利要求5所述的堆叠式封装结构,其特征在于,各个所述通孔与所述铜质连接柱之间的径向间距不小于25um。
7.根据权利要求1至3任一项所述的堆叠式封装结构,其特征在于,所述铜质连接柱与所述芯片之间设有环氧树脂填充层;所述芯片与所述散热片之间设有导热硅胶层。
CN201620466711.2U 2016-05-20 2016-05-20 一种堆叠式封装结构 Active CN205789959U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201620466711.2U CN205789959U (zh) 2016-05-20 2016-05-20 一种堆叠式封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620466711.2U CN205789959U (zh) 2016-05-20 2016-05-20 一种堆叠式封装结构

Publications (1)

Publication Number Publication Date
CN205789959U true CN205789959U (zh) 2016-12-07

Family

ID=58117792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620466711.2U Active CN205789959U (zh) 2016-05-20 2016-05-20 一种堆叠式封装结构

Country Status (1)

Country Link
CN (1) CN205789959U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993988A (zh) * 2017-11-13 2018-05-04 芯原微电子(上海)有限公司 一种叠层封装结构及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993988A (zh) * 2017-11-13 2018-05-04 芯原微电子(上海)有限公司 一种叠层封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN104350593B (zh) 具有居间垂直侧边芯片的多管芯半导体结构及其半导体封装
CN104321863B (zh) 带有多个管芯的封装基板
KR101372055B1 (ko) 패키지-온-패키지형 장치의 스택형 칩 패키지, 그 조립 방법 및 그것을 포함하는 시스템
US8471376B1 (en) Integrated circuit packaging configurations
CN104584212B (zh) 包括封装衬底中的管芯的堆叠管芯封装
CN103094256B (zh) 一种封装系统
CN103985648B (zh) 半导体的晶圆级封装方法和半导体封装件
US20150243607A1 (en) Method of manufacturing semiconductor package having magnetic shield unit
US8039318B1 (en) System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices
KR101797079B1 (ko) Pop 구조의 반도체 패키지
CN109148394A (zh) 形成多芯片封装架构的方法及由此形成的结构
CN105428334A (zh) 半导体封装结构
CN104769709A (zh) 涉及包括多存储器裸片的半导体封装体的方法和布置
CN103843136A (zh) 在ic封装中封装dram和soc
CN103430301A (zh) 热增强堆叠式封装和方法
US9171827B2 (en) Stack type semiconductor package
KR20120001340A (ko) 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
CN102254898A (zh) 一种基于柔性基板封装的屏蔽结构及其制作工艺
CN108028233A (zh) 用于实现多芯片倒装芯片封装的衬底、组件和技术
CN107646140A (zh) 用于形成封装结构中的沟槽的方法及由此形成的结构
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
KR20150050798A (ko) 반도체 패키지 및 그 제조방법
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
CN105340078A (zh) 封装上封装结构
CN106663674A (zh) 具有模制化合物的集成电路组件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: Xi'an Chris Semiconductor Technology Co. Ltd.

Assignor: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD.

Contract record no.: 2019440020036

Denomination of utility model: Stacked packaging structure and process method thereof

Granted publication date: 20161207

License type: Common License

Record date: 20190619

EE01 Entry into force of recordation of patent licensing contract