CN107993988A - 一种叠层封装结构及其制备方法 - Google Patents

一种叠层封装结构及其制备方法 Download PDF

Info

Publication number
CN107993988A
CN107993988A CN201711116519.6A CN201711116519A CN107993988A CN 107993988 A CN107993988 A CN 107993988A CN 201711116519 A CN201711116519 A CN 201711116519A CN 107993988 A CN107993988 A CN 107993988A
Authority
CN
China
Prior art keywords
radiating component
packaging body
material layer
interface material
thermal interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711116519.6A
Other languages
English (en)
Inventor
郑清毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VeriSilicon Microelectronics Shanghai Co Ltd
Original Assignee
VeriSilicon Microelectronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VeriSilicon Microelectronics Shanghai Co Ltd filed Critical VeriSilicon Microelectronics Shanghai Co Ltd
Priority to CN201711116519.6A priority Critical patent/CN107993988A/zh
Publication of CN107993988A publication Critical patent/CN107993988A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明提供一种叠层封装结构及其制备方法，所述制备方法包括：提供第一封装体，并于所述第一封装体上形成有复数个导电栓；于所述第一封装体上形成第一热界面材料层；于所述第一热界面材料层上粘合第一散热构件，所述第一散热构件上设有暴露出所述导电栓的通孔；于所述第一散热构件上形成第二封装体，所述第二封装体通过导电栓与所述第一封装体电连接；其中，所述第一散热构件的长度大于所述第二封装体的长度，所述第一散热构件的宽度大于所述第二封装体的宽度，且所述第一散热构件的深度小于或等于所述第二封装体的高度。通过本发明所述的叠层封装结构及其制备方法，解决了现有封装结构中，下层封装体中的芯片散热能力较差的问题。

Description

一种叠层封装结构及其制备方法
技术领域
本发明涉及半导体集成电路封装领域，特别是涉及一种叠层封装结构及其制备方法。
背景技术
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。
随着电子产品向高密度、多功能、小型化的方向发展，特别对于手持可移动电子设备，要求电子产品轻薄短小，这就促使叠层封装广泛的应用。在实际使用中，由于下层封装体向上的散热路径要经过散热能力很差的封装体之间的间隙及上层封装体，这就导致了下层封装体中芯片的散热能力比较差。
鉴于此，有必要设计一种新的叠层封装结构及其制备方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种叠层封装结构及其制备方法，用于解决现有封装结构中，下层封装体中的芯片散热能力较差的问题。
为实现上述目的及其他相关目的，本发明提供一种叠层封装结构的制备方法，所述制备方法包括：
提供第一封装体，并于所述第一封装体上形成有复数个导电栓；
于所述第一封装体上形成第一热界面材料层；
于所述第一热界面材料层上粘合第一散热构件，所述第一散热构件上设有暴露出所述导电栓的通孔；
于所述第一散热构件上形成第二封装体，所述第二封装体通过导电栓与所述第一封装体电连接；
其中，所述第一散热构件的长度大于所述第二封装体的长度，所述第一散热构件的宽度大于所述第二封装体的宽度，且所述第一散热构件的深度小于或等于所述第二封装体的高度。
优选地，所述制备方法还包括：
于所述第二封装体两侧的所述第一散热构件上形成第二热界面材料层；
于所述第二封装体上形成第三热界面材料层；及
于所述第二热界面材料层及所述第三热界面材料层上形成第二散热构件；
其中，所述第二散热构件的长度与所述第一散热构件的长度相同，所述第二散热构件的宽度与所述第一散热构件的宽度相同。
优选地，当所述第一散热构件的深度小于所述第二封装体的高度时，所述制备方法还包括：
于所述第二封装体两侧的所述第一散热构件上形成第四热界面材料层；及
于所述第二封装体两侧的所述第四热界面材料层上形成第三散热构件；
其中，所述第三散热构件的上表面与所述第二封装体的上表面在同一水平面上。
优选地，所述制备方法还包括：
于所述第三散热构件上形成第五热界面材料层；
于所述第二封装体上形成第六热界面材料层；及
于所述第五热界面材料层及所述第六热界面材料层上形成第四散热构件；
其中，所述第四散热构件的长度与所述第一散热构件的长度相同，所述第四散热构件的宽度与所述第一散热构件的宽度相同。
优选地，所述制备方法还包括：于所述叠层封装结构上方散热构件上安装散热器的步骤。
优选地，述制备方法还包括：对所述散热构件表面进行防氧化处理或镀镍处理的步骤。
优选地，所述热界面材料层的厚度为10um～900um。
本发明还提供了一种叠层封装结构，所述叠层封装结构包括：
第一封装体；
形成于所述第一封装体上的复数个导电栓；
形成于所述第一封装体上的第一热界面材料层；
形成于所述第一热界面材料层上的第一散热构件，所述第一散热构件上设有暴露出所述导电栓的通孔；及
形成于所述第一散热构件上的第二封装体，所述第二封装体通过导电栓与所述第一封装体电连接；
其中，所述第一散热构件的长度大于所述第二封装体的长度，所述第一散热构件的宽度大于所述第二封装体的宽度，且所述第一散热构件的深度小于或等于所述第二封装体的高度。
优选地，所述叠层封装结构还包括：
形成于所述第二封装体两侧的所述第一散热构件上的第二热界面材料层；
形成于所述第二封装体上的第三热界面材料层；及
形成于所述第二热界面材料层及所述第三热界面材料层上的第二散热构件；
其中，所述第二散热构件的长度与所述第一散热构件的长度相同，所述第二散热构件的宽度与所述第一散热构件的宽度相同。
优选地，当所述第一散热构件的深度小于所述第二封装体的高度时，所述叠层封装结构还包括：
形成于所述第二封装体两侧的所述第一散热构件上的第四热界面材料层；及
形成于所述第二封装体两侧的所述第四热界面材料层上的第三散热构件；
其中，所述第三散热构件的上表面与所述第二封装体的上表面在同一水平面上。
优选地，所述叠层封装结构还包括：
形成于所述第三散热构件上的第五热界面材料层；
形成于所述第二封装体上的第六热界面材料层；及
形成于所述第五热界面材料层及所述第六热界面材料层上的第四散热构件；
其中，所述第四散热构件的长度与所述第一散热构件的长度相同，所述第四散热构件的宽度与所述第一散热构件的宽度相同。
优选地，所述叠层封装结构还包括安装于所述叠层封装结构上方散热构件上的散热器。
优选地，所述热界面材料层的厚度为10um～900um。
如上所述，本发明的叠层封装结构及其制备方法，具有以下有益效果：本发明通过在第一封装体和第二封装体上增加热界面材料层和散热构件，使得第一封装体中芯片的热量通过热界面材料层传递至散热构件上，并通过散热构件实现散热；通过此种方法可以有效改善叠层封装结构中下层封装体中芯片的散热性能，大大提高散热能力。
附图说明
图1显示为本发明实施例一所述叠层封装结构的制备方法流程图。
图2显示为本发明实施例一于所述第一封装体上形成导电栓的结构示意图。
图3显示为本发明实施例一形成第一热界面材料层的结构示意图。
图4a至图4c显示为本发明实施例一形成第一散热构件的结构示意图。
图5a至图5c显示为本发明实施例一形成第二封装体的结构示意图。
图6a至图6c显示为本发明实施例二所述叠层封装结构的结构示意图。
图7a和图7b显示为本发明实施例三所述叠层封装结构的结构示意图。
图8a和图8b显示为本发明实施例四所述叠层封装结构的结构示意图。
元件标号说明
100 叠层封装结构
11 第一封装体
20 导电栓
31 第一热界面材料层
32 第二热界面材料层
33 第三热界面材料层
34 第四热界面材料层
35 第五热界面材料层
36 第六热界面材料层
41a、41b、41c 第一散热构件
42 第二散热构件
43 第三散热构件
44 第四散热构件
12 第二封装体
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8b。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本实施例提供一种叠层封装结构的制备方法，所述制备方法包括：
提供第一封装体11，并于所述第一封装体11上形成有复数个导电栓20；
于所述第一封装体11上形成第一热界面材料层31；
于所述第一热界面材料层31上形成第一散热构件41a、41b或41c，所述第一散热构件41a、41b或41c上设有暴露出所述导电栓的通孔；
于所述第一散热构件41a、41b或41c上形成第二封装体12，所述第二封装体12通过导电栓20与所述第一封装体11电连接；
其中，所述第一散热构件41a、41b或41c的长度大于所述第二封装体12的长度，所述第一散热构件41a、41b或41c的宽度大于所述第二封装体12的宽度，且所述第一散热构件41a、41b或41c的深度小于或等于所述第二封装体12的高度。
下面请参阅图2至图5对本实施例所述叠层封装结构的制备方法进行详细说明。
如图2所示，提供第一封装体11，并于所述第一封装体11上形成有复数个导电栓20。
需要说明的是，所述第一封装体为现有的任一种芯片封装结构，所述导电栓为现有的任一种能实现导电功能的结构。
如图3所示，于所述第一封装体11上形成第一热界面材料层31，用于作为粘接层的同时，还用于填补接合面或接触面之间的微空隙及表面孔洞，以减小接触热阻，提高散热性能。
作为示例，通过采用涂布或印刷工艺形成所述第一热界面材料层31，其中，所述第一热界面材料层31的材料包括金属焊料、导热黏胶、环氧树脂、或硅胶；所述第一热界面材料层31的厚度为10um～900um。
如图4a至图4c所示，于所述第一热界面材料层31上形成第一散热构件41a、41b或41c，所述第一散热构件41a、41b或41c上设有暴露出所述导电栓的通孔。
作为示例，所述第一散热构件41a、41b或41c是通过机械加工工艺制作，具体结构如图4a至图4c；其中，制作所述第一散热构件41a、41b或41c时还包括对所述第一散热构件41a、41b或41c表面进行防氧化处理或镀镍处理，以形成钝化层，避免第一散热构件41a、41b或41c被氧化。
作为示例，所述第一散热构件41a、41b或41c包括高导热金属、高导热陶瓷或超薄热管。优选地，所述第一散热构件41a、41b或41c为高导热金属；进一步优选地，在本实施例中，所述第一散热构件41a、41b或41c为金属铜。
如图5a至图5c所示，于所述第一散热构件41a、41b或41c上形成第二封装体12，所述第二封装体12通过导电栓20与所述第一封装体11电连接；其中，所述第一散热构件41a、41b或41c的长度大于所述第二封装体12的长度，所述第一散热构件41a、41b或41c的宽度大于所述第二封装体12的宽度，且所述第一散热构件41a、41b或41c的深度小于或等于所述第二封装体12的高度。
需要说明的是，所述第二封装体为现有的任一种芯片封装结构。
作为示例，所述制备方法还包括：于所述叠层封装结构上方第一散热构件41a、41b或41c上安装散热器的步骤，以进一步提高散热效率。
通过上述制备方法制备的所述叠层封装结构如图5a至图5c所示，所述叠层封装结构100包括：
第一封装体11；
形成于所述第一封装体11上的复数个导电栓20；
形成于所述第一封装体11上的第一热界面材料层31；
形成于所述第一热界面材料层31上的第一散热构件41a、41b或41c，所述第一散热构件41a、41b或41c上设有暴露出所述导电栓20的通孔；及
形成于所述第一散热构件41a、41b或41c上的第二封装体12，所述第二封装体12通过导电栓20与所述第一封装体11电连接；
其中，所述第一散热构件41a、41b或41c的长度大于所述第二封装体12的长度，所述第一散热构件41a、41b或41c的宽度大于所述第二封装体12的宽度，且所述第一散热构件41a、41b或41c的深度小于或等于所述第二封装体12的高度。
实施例二
如图6a至图6c所示，本实施例提供一种叠层封装结构的制备方法，所述制备方法在实施例一所述制备方法基础上进一步包括：
于所述第二封装体12两侧的所述第一散热构件41a、41b或41c上形成第二热界面材料层32；
于所述第二封装体12上形成第三热界面材料层33；及
于所述第二热界面材料层32及所述第三热界面材料层33上形成第二散热构件42；
其中，所述第二散热构件42的长度与所述第一散热构件41a、41b或41c的长度相同，所述第二散热构件42的宽度与所述第一散热构件41a、41b或41c的宽度相同。
下面以实施例一所述制备方法为基础，对本实施例所述制备方法进行详细说明。
如图6a至图6c所示，于所述第二封装体12两侧的所述第一散热构件41a、41b或41c上形成第二热界面材料层32，用于作为粘接层的同时，还用于填补接合面或接触面之间的微空隙及表面孔洞，以减小接触热阻，提高散热性能。
作为示例，通过采用涂布或印刷工艺形成所述第二热界面材料层32，其中，所述第二热界面材料层32的材料包括金属焊料、导热黏胶、环氧树脂、或硅胶；所述第二热界面材料层32的厚度为10um～900um。
如图6a至图6c所示，于所述第二封装体12上形成第三热界面材料层33，用于填补接合面或接触面之间的微空隙及表面孔洞，以减小接触热阻，提高散热性能。
作为示例，通过采用涂布或印刷工艺形成所述第三热界面材料层33，其中，所述第三热界面材料层33的材料包括金属焊料、导热黏胶、环氧树脂、或硅胶；所述第三热界面材料层33的厚度为10um～900um。
如图6a至图6c所示，于所述第二热界面材料层32及所述第三热界面材料层33上形成第二散热构件42；其中，所述第二散热构件42的长度与所述第一散热构件41a、41b或41c的长度相同，所述第二散热构件42的宽度与所述第一散热构件41a、41b或41c的宽度相同。
作为示例，所述第二散热构件42是通过机械加工工艺制作，具体结构如图6a至图6c；其中，制作所述第二散热构件42时还包括对所述第二散热构件42表面进行防氧化处理或镀镍处理，以形成钝化层，避免第二散热构件42被氧化。
作为示例，所述第二散热构件42包括高导热金属、高导热陶瓷或超薄热管。优选地，所述第二散热构件42为高导热金属；进一步优选地，在本实施例中，所述第二散热构件42为金属铜。
通过上述制备方法制备的所述叠层封装结构如图6a至图6c所示，所述叠层封装结构100包括：
第一封装体11；
形成于所述第一封装体11上的复数个导电栓20；
形成于所述第一封装体11上的第一热界面材料层31；
形成于所述第一热界面材料层31上的第一散热构件41a、41b或41c，所述第一散热构件41a、41b或41c上设有暴露出所述导电栓20的通孔；
形成于所述第一散热构件41a、41b或41c上的第二封装体12，所述第二封装体12通过导电栓20与所述第一封装体11电连接；
形成于所述第二封装体两侧的所述第一散热构件41a、41b或41c上的第二热界面材料层32；
形成于所述第二封装体12上的第三热界面材料层33；及
形成于所述第二热界面材料层32及所述第三热界面材料层33上的第二散热构件42；
其中，所述第一散热构件41a、41b或41c的长度大于所述第二封装体12的长度，所述第一散热构件41a、41b或41c的宽度大于所述第二封装体12的宽度，且所述第一散热构件41a、41b或41c的深度小于或等于所述第二封装体12的高度；所述第二散热构件42的长度与所述第一散热构件41a、41b或41c的长度相同，所述第二散热构件42的宽度与所述第一散热构件41a、41b或41c的宽度相同。
实施例三
如图7a和图7b所示，本实施例提供一种叠层封装结构的制备方法，所述制备方法包括：
提供第一封装体11，并于所述第一封装体11上形成有复数个导电栓20；
于所述第一封装体11上形成第一热界面材料层31；
于所述第一热界面材料层31上形成第一散热构件41a、41b或41c，所述第一散热构件41a、41b或41c上设有暴露出所述导电栓的通孔；
于所述第一散热构件41a、41b或41c上形成第二封装体12，所述第二封装体12通过导电栓20与所述第一封装体11电连接；
于所述第二封装体12两侧的所述第一散热构件41a、41b或41c上形成第四热界面材料层34；及
于所述第二封装体12两侧的所述第四热界面材料层34上形成第三散热构件43；
其中，所述第一散热构件41a、41b或41c的长度大于所述第二封装体12的长度，所述第一散热构件41a、41b或41c的宽度大于所述第二封装体12的宽度，且所述第一散热构件41a、41b或41c的深度小于所述第二封装体12的高度；所述第三散热构件43的上表面与所述第二封装体12的上表面在同一水平面上。
下面请参阅图7a和图7b对本实施例所述叠层封装结构的制备方法进行详细说明。
如图7a和图7b所示，提供第一封装体11，并于所述第一封装体11上形成有复数个导电栓20。
需要说明的是，所述第一封装体11为现有的任一种芯片封装结构，所述导电栓为现有的任一种能实现导电功能的结构。
如图7a和图7b所示，于所述第一封装体11上形成第一热界面材料层31，用于作为粘接层的同时，还用于填补接合面或接触面之间的微空隙及表面孔洞，以减小接触热阻，提高散热性能。
作为示例，通过采用涂布或印刷工艺形成所述第一热界面材料层31，其中，所述第一热界面材料层31的材料包括金属焊料、导热黏胶、环氧树脂、或硅胶；所述第一热界面材料层31的厚度为10um～900um。
如图7a和图7b所示，于所述第一热界面材料层31上形成第一散热构件41a、41b或41c，所述第一散热构件41a、41b或41c上设有暴露出所述导电栓的通孔。
作为示例，所述第一散热构件41a、41b或41c是通过机械加工工艺制作，具体结构如图4a至图4c；其中，制作所述第一散热构件41a、41b或41c时还包括对所述第一散热构件41a、41b或41c表面进行防氧化处理或镀镍处理，以形成钝化层，避免第一散热构件41a、41b或41c被氧化。
作为示例，所述第一散热构件41a、41b或41c包括高导热金属、高导热陶瓷或超薄热管。优选地，所述第一散热构件41a、41b或41c为高导热金属；进一步优选地，在本实施例中，所述第一散热构件41a、41b或41c为金属铜。
如图7a和图7b所示，于所述第一散热构件41a、41b或41c上形成第二封装体12，所述第二封装体12通过导电栓20与所述第一封装体11电连接。
需要说明的是，所述第二封装体为现有的任一种芯片封装结构。
如图7a和图7b所示，于所述第二封装体12两侧的所述第一散热构件41a、41b或41c上形成第四热界面材料层34，用于作为粘接层的同时，还用于填补接合面或接触面之间的微空隙及表面孔洞，以减小接触热阻，提高散热性能。
作为示例，通过采用涂布或印刷工艺形成所述第四热界面材料层34，其中，所述第四热界面材料层34的材料包括金属焊料、导热黏胶、环氧树脂、或硅胶；所述第四热界面材料层34的厚度为10um～900um。
如图7a和图7b所示，于所述第二封装体12两侧的所述第四热界面材料层34上形成第三散热构件43；其中，所述第一散热构件41a、41b或41c的长度大于所述第二封装体12的长度，所述第一散热构件41a、41b或41c的宽度大于所述第二封装体12的宽度，且所述第一散热构件41a、41b或41c的深度小于所述第二封装体12的高度；所述第三散热构件43的上表面与所述第二封装体12的上表面在同一水平面上。
作为示例，所述第三散热构件43是通过机械加工工艺制作，具体结构如图7a或图7b；其中，制作所述第三散热构件43时还包括对所述第三散热构件43表面进行防氧化处理或镀镍处理，以形成钝化层，避免第三散热构件43被氧化。
作为示例，所述第三散热构件43包括高导热金属、高导热陶瓷或超薄热管。优选地，所述第三散热构件43为高导热金属；进一步优选地，在本实施例中，所述第三散热构件43为金属铜。
作为示例，所述制备方法还包括：于所述叠层封装结构上方第三散热构件43上安装散热器的步骤，以进一步提高散热效率。
通过上述制备方法制备的所述叠层封装结构如图7a或图7b所示，所述叠层封装结构100包括：
第一封装体11；
形成于所述第一封装体11上的复数个导电栓20；
形成于所述第一封装体11上的第一热界面材料层31；
粘合于所述第一热界面材料层31上的第一散热构件41a、41b或41c，所述第一散热构件41a、41b或41c上设有暴露出所述导电栓20的通孔；
形成于所述第一散热构件41a、41b或41c上的第二封装体12，所述第二封装体12通过导电栓20与所述第一封装体11电连接；
于所述第二封装体12两侧的所述第一散热构件41a、41b或41c上形成第四热界面材料层34；及
于所述第二封装体12两侧的所述第四热界面材料层34上粘合第三散热构件43；
其中，所述第一散热构件41a、41b或41c的长度大于所述第二封装体12的长度，所述第一散热构件41a、41b或41c的宽度大于所述第二封装体12的宽度，且所述第一散热构件41a、41b或41c的深度小于或等于所述第二封装体12的高度；所述第三散热构件43的上表面与所述第二封装体12的上表面在同一水平面上。
实施例四
如图8a和图8b所示，本实施例提供一种叠层封装结构的制备方法，所述制备方法在实施例三所述制备方法基础上进一步包括：
于所述第三散热构件43上形成第五热界面材料层35；
于所述第二封装体12上形成第六热界面材料层36；及
于所述第五热界面材料层35及所述第六热界面材料层36上形成第四散热构件44；
其中，所述第四散热构件44的长度与所述第一散热构件41a、41b或41c的长度相同，所述第四散热构件44的宽度与所述第一散热构件41a、41b或41c的宽度相同。
下面以实施例三所述制备方法为基础，对本实施例所述制备方法进行详细说明。
如图8a和图8b所示，于所述第三散热构件43上形成第五热界面材料层35，用于作为粘接层的同时，还用于填补接合面或接触面之间的微空隙及表面孔洞，以减小接触热阻，提高散热性能。
作为示例，通过采用涂布或印刷工艺形成所述第五热界面材料层35，其中，所述第五热界面材料层35的材料包括金属焊料、导热黏胶、环氧树脂、或硅胶；所述第五热界面材料层35的厚度为10um～900um。
如图8a和图8b所示，于所述第二封装体12上形成第六热界面材料层36，用于填补接合面或接触面之间的微空隙及表面孔洞，以减小接触热阻，提高散热性能。
作为示例，通过采用涂布或印刷工艺形成所述第六热界面材料层36，其中，所述第六热界面材料层36的材料包括金属焊料、导热黏胶、环氧树脂、或硅胶；所述第六热界面材料层36的厚度为10um～900um。
如图8a和图8b所示，于所述第五热界面材料层35及所述第六热界面材料层36上形成第四散热构件44；其中，所述第四散热构件44的长度与所述第一散热构件41a、41b或41c的长度相同，所述第四散热构件44的宽度与所述第一散热构件41a、41b或41c的宽度相同。
作为示例，所述第四散热构件44是通过机械加工工艺制作，具体结构如图8a或图8b；其中，制作所述第四散热构件44时还包括对所述第四散热构件44表面进行防氧化处理或镀镍处理，以形成钝化层，避免第四散热构件44被氧化。
作为示例，所述第四散热构件44包括高导热金属、高导热陶瓷或超薄热管。优选地，所述第四散热构件44为高导热金属；进一步优选地，在本实施例中，所述第四散热构件44为金属铜。
通过上述制备方法制备的所述叠层封装结构如图8a或图8b所示，所述叠层封装结构100包括：
第一封装体11；
形成于所述第一封装体11上的复数个导电栓20；
形成于所述第一封装体11上的第一热界面材料层31；
粘合于所述第一热界面材料层31上的第一散热构件41a、41b或41c，所述第一散热构件41a、41b或41c上设有暴露出所述导电栓20的通孔；
形成于所述第一散热构件41a、41b或41c上的第二封装体12，所述第二封装体12通过导电栓20与所述第一封装体11电连接；
形成于所述第二封装体12两侧的所述第一散热构件41a、41b或41c上的第四热界面材料层34；
粘合于所述第二封装体12两侧的所述第四热界面材料层34上的第三散热构件43；
形成于所述第三散热构件43上的第五热界面材料层35；
形成于所述第二封装体12上的第六热界面材料层36；及
粘合于所述第五热界面材料层35及所述第六热界面材料层36上的第四散热构件44；
其中，所述第一散热构件41a、41b或41c的长度大于所述第二封装体12的长度，所述第一散热构件41a、41b或41c的宽度大于所述第二封装体12的宽度，且所述第一散热构件41a、41b或41c的深度小于或等于所述第二封装体12的高度；所述第三散热构件43和所述第四热界面材料层34的高度之和与所述第二封装体12的高度相同；所述第四散热构件44的长度与所述第一散热构件41a、41b或41c的长度相同，所述第四散热构件44的宽度与所述第一散热构件41a、41b或41c的宽度相同。
综上所述，本发明的叠层封装结构及其制备方法，具有以下有益效果：本发明通过在第一封装体和第二封装体上增加热界面材料层和散热构件，使得第一封装体中芯片的热量通过热界面材料层传递至散热构件上，并通过散热构件实现散热；通过此种方法可以有效改善叠层封装结构中下层封装体中芯片的散热性能，大大提高散热能力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (13)

1.一种叠层封装结构的制备方法，其特征在于，所述制备方法包括：
提供第一封装体，并于所述第一封装体上形成有复数个导电栓；
于所述第一封装体上形成第一热界面材料层；
于所述第一热界面材料层上粘合第一散热构件，所述第一散热构件上设有暴露出所述导电栓的通孔；
于所述第一散热构件上形成第二封装体，所述第二封装体通过导电栓与所述第一封装体电连接；
其中，所述第一散热构件的长度大于所述第二封装体的长度，所述第一散热构件的宽度大于所述第二封装体的宽度，且所述第一散热构件的深度小于或等于所述第二封装体的高度。
2.根据权利要求1所述的叠层封装结构的制备方法，其特征在于，所述制备方法还包括：
于所述第二封装体两侧的所述第一散热构件上形成第二热界面材料层；
于所述第二封装体上形成第三热界面材料层；及
于所述第二热界面材料层及所述第三热界面材料层上形成第二散热构件；
其中，所述第二散热构件的长度与所述第一散热构件的长度相同，所述第二散热构件的宽度与所述第一散热构件的宽度相同。
3.根据权利要求1所述的叠层封装结构的制备方法，其特征在于，当所述第一散热构件的深度小于所述第二封装体的高度时，所述制备方法还包括：
于所述第二封装体两侧的所述第一散热构件上形成第四热界面材料层；及
于所述第二封装体两侧的所述第四热界面材料层上形成第三散热构件；
其中，所述第三散热构件的上表面与所述第二封装体的上表面在同一水平面上。
4.根据权利要求3所述的叠层封装结构的制备方法，其特征在于，所述制备方法还包括：
于所述第三散热构件上形成第五热界面材料层；
于所述第二封装体上形成第六热界面材料层；及
于所述第五热界面材料层及所述第六热界面材料层上形成第四散热构件；
其中，所述第四散热构件的长度与所述第一散热构件的长度相同，所述第四散热构件的宽度与所述第一散热构件的宽度相同。
5.根据权利要求1～4任一项所述的叠层封装结构的制备方法，其特征在于，所述制备方法还包括：于所述叠层封装结构上方散热构件上安装散热器的步骤。
6.根据权利要求1～4任一项所述的叠层封装结构的制备方法，其特征在于，述制备方法还包括：对所述散热构件表面进行防氧化处理或镀镍处理的步骤。
7.根据权利要求1～4任一项所述的叠层封装结构的制备方法，其特征在于，所述热界面材料层的厚度为10um～900um。
8.一种叠层封装结构，其特征在于，所述叠层封装结构包括：
第一封装体；
形成于所述第一封装体上的复数个导电栓；
形成于所述第一封装体上的第一热界面材料层；
形成于所述第一热界面材料层上的第一散热构件，所述第一散热构件上设有暴露出所述导电栓的通孔；及
形成于所述第一散热构件上的第二封装体，所述第二封装体通过导电栓与所述第一封装体电连接；
其中，所述第一散热构件的长度大于所述第二封装体的长度，所述第一散热构件的宽度大于所述第二封装体的宽度，且所述第一散热构件的深度小于或等于所述第二封装体的高度。
9.根据权利要求8所述的叠层封装结构，其特征在于，所述叠层封装结构还包括：
形成于所述第二封装体两侧的所述第一散热构件上的第二热界面材料层；
形成于所述第二封装体上的第三热界面材料层；及
形成于所述第二热界面材料层及所述第三热界面材料层上的第二散热构件；
其中，所述第二散热构件的长度与所述第一散热构件的长度相同，所述第二散热构件的宽度与所述第一散热构件的宽度相同。
10.根据权利要求8所述的叠层封装结构，其特征在于，当所述第一散热构件的深度小于所述第二封装体的高度时，所述叠层封装结构还包括：
形成于所述第二封装体两侧的所述第一散热构件上的第四热界面材料层；及
形成于所述第二封装体两侧的所述第四热界面材料层上的第三散热构件；
其中，所述第三散热构件的上表面与所述第二封装体的上表面在同一水平面上。
11.根据权利要求10所述的叠层封装结构，其特征在于，所述叠层封装结构还包括：
形成于所述第三散热构件上的第五热界面材料层；
形成于所述第二封装体上的第六热界面材料层；及
形成于所述第五热界面材料层及所述第六热界面材料层上的第四散热构件；
其中，所述第四散热构件的长度与所述第一散热构件的长度相同，所述第四散热构件的宽度与所述第一散热构件的宽度相同。
12.根据权利要求8～11任一项所述的叠层封装结构，其特征在于，所述叠层封装结构还包括安装于所述叠层封装结构上方散热构件上的散热器。
13.根据权利要求8～11任一项所述的叠层封装结构，其特征在于，所述热界面材料层的厚度为10um～900um。
CN201711116519.6A 2017-11-13 2017-11-13 一种叠层封装结构及其制备方法 Pending CN107993988A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711116519.6A CN107993988A (zh) 2017-11-13 2017-11-13 一种叠层封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711116519.6A CN107993988A (zh) 2017-11-13 2017-11-13 一种叠层封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107993988A true CN107993988A (zh) 2018-05-04

Family

ID=62030832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711116519.6A Pending CN107993988A (zh) 2017-11-13 2017-11-13 一种叠层封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107993988A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937907A (zh) * 2009-06-29 2011-01-05 财团法人工业技术研究院 芯片堆叠封装结构及其制作方法
CN102522380A (zh) * 2011-12-21 2012-06-27 华为技术有限公司 一种PoP封装结构
CN105552041A (zh) * 2014-10-27 2016-05-04 三星电子株式会社 包括散热部的半导体封装
CN205789959U (zh) * 2016-05-20 2016-12-07 深圳市中兴微电子技术有限公司 一种堆叠式封装结构
CN106463469A (zh) * 2014-04-01 2017-02-22 美光科技公司 具有经分割逻辑的堆叠式半导体裸片组合件以及相关联系统及方法
CN107507825A (zh) * 2016-06-14 2017-12-22 三星电子株式会社 半导体封装

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937907A (zh) * 2009-06-29 2011-01-05 财团法人工业技术研究院 芯片堆叠封装结构及其制作方法
CN102522380A (zh) * 2011-12-21 2012-06-27 华为技术有限公司 一种PoP封装结构
CN106463469A (zh) * 2014-04-01 2017-02-22 美光科技公司 具有经分割逻辑的堆叠式半导体裸片组合件以及相关联系统及方法
CN105552041A (zh) * 2014-10-27 2016-05-04 三星电子株式会社 包括散热部的半导体封装
CN205789959U (zh) * 2016-05-20 2016-12-07 深圳市中兴微电子技术有限公司 一种堆叠式封装结构
CN107507825A (zh) * 2016-06-14 2017-12-22 三星电子株式会社 半导体封装

Similar Documents

Publication Publication Date Title
CN104701287B (zh) 具有热点热管理部件的3dic封装
CN104716109B (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
TWI582920B (zh) 半導體封裝以及其之製造方法
US9076754B2 (en) 3DIC packages with heat sinks attached to heat dissipating rings
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
TWI467726B (zh) 堆疊封裝結構
CN102903691B (zh) 半导体器件、封装方法和结构
CN104377170B (zh) 半导体封装件及其制法
CN101752327B (zh) 具有散热结构的半导体封装件
CN106816421B (zh) 集成有功率传输芯片的封装结构的封装方法
CN106129025B (zh) 电子装置及其制法
CN106887393B (zh) 集成有功率传输芯片的封装结构的封装方法
TWI246174B (en) Heat spreader, package and package method thereof
CN106129030A (zh) 半导体芯片封装构件
TWI644367B (zh) 一種具熱界面的裝置及製造方法
CN106158785B (zh) 散热型封装结构及其散热件
JP2019068046A (ja) 熱的に結合されたパッケージ・オン・パッケージ半導体
TWI650816B (zh) 半導體裝置及其製造方法
TWI659509B (zh) 電子封裝件及其製法
TWI391084B (zh) 具有散熱件之電路板結構
CN106449551A (zh) 半导体结构及其形成方法、封装结构及其形成方法
CN107993988A (zh) 一种叠层封装结构及其制备方法
Lee et al. Thermal characterization of high performance MCP with silicon spacer having low thermal impedance
CN206259339U (zh) 半导体结构以及封装结构
CN107658277A (zh) 一种栅格阵列lga封装结构及其加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 201203 China (Shanghai) Free Trade Pilot Zone 20A, Zhangjiang Building, 289 Chunxiao Road

Applicant after: Xinyuan Microelectronics (Shanghai) Co., Ltd.

Address before: 201203 Zhangjiang Building 20A, 560 Songtao Road, Zhangjiang High-tech Park, Pudong New Area, Shanghai

Applicant before: VeriSilicon Microelectronics (Shanghai) Co., Ltd.

CB02 Change of applicant information
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180504

WD01 Invention patent application deemed withdrawn after publication