CN103258820B - SPI接口的增强型Flash芯片及芯片封装方法 - Google Patents

SPI接口的增强型Flash芯片及芯片封装方法 Download PDF

Info

Publication number
CN103258820B
CN103258820B CN201310121611.7A CN201310121611A CN103258820B CN 103258820 B CN103258820 B CN 103258820B CN 201310121611 A CN201310121611 A CN 201310121611A CN 103258820 B CN103258820 B CN 103258820B
Authority
CN
China
Prior art keywords
rpmc
pin
spi flash
chip
spi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310121611.7A
Other languages
English (en)
Other versions
CN103258820A (zh
Inventor
舒清明
胡洪
张赛
张建军
刘江
潘荣华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201310121611.7A priority Critical patent/CN103258820B/zh
Priority to PCT/CN2013/078853 priority patent/WO2014166172A1/zh
Priority to US14/412,205 priority patent/US9836236B2/en
Publication of CN103258820A publication Critical patent/CN103258820A/zh
Application granted granted Critical
Publication of CN103258820B publication Critical patent/CN103258820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory

Abstract

本发明提供了一种SPI接口的增强型Flash芯片及芯片封装方法，以解决设计复杂度高、设计周期长、设计成本高的问题。所述芯片包括封装在一起的SPI FLASH和RPMC；SPI FLASH和RPMC分别包括各自独立的控制器；SPI FLASH与RPMC中的相同IO引脚互连，并连接到芯片的同一外部共享引脚上，SPI FLASH和RPMC各自还包括内部IO引脚，SPI FLASH的内部IO引脚与RPMC的内部IO引脚互连，SPI FLASH与RPMC之间通过互连的内部IO引脚进行内部相互通信。减小封装面积，降低设计成本，缩短设计周期，提高芯片性能。

Description

SPI接口的增强型Flash芯片及芯片封装方法
技术领域
本发明涉及芯片技术领域，特别是涉及一种SPI接口的增强型Flash芯片及芯片封装方法。
背景技术
含有应答保护单调计算器（Replay Protection Monotonic Counter，RPMC）的增强型Flash是Intel将主推的基本输入输出系统（Basic Input-OutputSystem，BIOS）芯片。它包含一个大容量的串行外设接口（Serial PeripheralInterface，SPI）Flash芯片和RPMC电路。其中，SPI FLASH芯片的容量可以为8M、16M、32M、64M、128M、256M或者更高，用来存储CPU BIOS的代码和数据；RPMC电路保证读写数据的机密性和完整性。RPMC电路与其集成的SPI FLASH一起构成了个人计算机（Personal Computer，PC）系统中BIOS的硬件平台。
目前，在设计具有RPMC功能的增强型Flash芯片时，设计者通常会把大容量SPI Flash和RPMC集成在一个芯片上，即RPMC电路和SPI FLASH一起设计。
但是，这种设计方法存在以下缺点：由于需要将SPI FLASH和RPMC集成在一个芯片上，因此单片芯片的面积大、封装面积大，导致设计成本较高；并且RPMC电路和SPI FLASH一起设计，导致芯片设计复杂度高、设计周期长。
发明内容
本发明提供一种SPI接口的增强型Flash芯片及芯片封装方法，以解决设计复杂度高、设计周期长、设计成本高的问题。
为了解决上述问题，本发明提供了一种SPI接口的增强型Flash芯片，包括：
封装在一起的串行外设接口SPI FLASH和应答保护单调计数器RPMC；其中，
所述SPI FLASH和所述RPMC分别包括各自独立的控制器；
所述SPI FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上，所述外部共享引脚包括：片选引脚CSB、时钟引脚SCLK、输入引脚SI、写保护引脚WPB、屏蔽外部指令引脚HOLDB和输出引脚SO，其中，所述CSB、SCLK、SI和SO为SPI接口的引脚，所述WPB和HOLDB为SPI接口的扩展的引脚；
外部指令通过所述芯片的外部共享引脚中的CSB、SCLK和SI传输到所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令；
所述SPI FLASH和所述RPMC各自还包括内部IO引脚，所述SPIFLASH的内部IO引脚与所述RPMC的内部IO引脚互连，所述SPI FLASH与所述RPMC之间通过互连的内部IO引脚进行内部相互通信。
优选的：当所述芯片通过外部共享引脚中的CSB、SCLK和SI接收到第一外部指令时，若SPI FLASH的控制器和RPMC的控制器分别判断为所述第一外部指令均需要SPI FLASH和RPMC执行，则所述SPI FLASH和所述RPMC各自按照所述第一外部命令执行相应操作；
若仅需要SPI FLASH和RPMC中的任意一个执行所述第一外部指令，则在所述SPI FLASH或所述RPMC按照所述第一外部命令执行相应操作的过程中，若所述芯片通过外部共享引脚接收到第二外部指令，并且仅需要所述SPI FLASH和RPMC中的另一个执行，则所述SPI FLASH和RPMC中的另一个按照所述第二外部命令执行相应操作。
优选的：当所述SPI FLASH正在执行外部指令，并且所述RPMC空闲时，若所述芯片通过外部共享引脚接收到挂起指令，则所述SPI FLASH的控制器判断为需要SPI FLASH执行所述挂起指令，所述RPMC的控制器判断为不需要RPMC执行所述挂起指令；
所述SPI FLASH按照所述挂起指令挂起正在执行的操作后，通过所述互连的内部IO引脚向所述RPMC发送SPI FLASH已挂起的通知消息，所述RPMC收到所述通知消息后，通过执行所述挂起指令实现与所述SPI FLASH的同步。
优选的：时钟信号通过所述芯片的SCLK传输到所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器分别根据所述时钟信号确定时钟周期；
片选信号依据已确定的时钟周期通过所述芯片的CSB传输到所述SPIFLASH与所述RPMC中，控制指令依据已确定的时钟周期通过所述芯片的SI传输到所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器分别根据所述控制指令确定在所述SPI FLASH和所述RPMC中执行与所述控制指令对应的处理操作。
优选的：所述SPI FLASH还包括与SPI FLASH相连的实现SPI FLASH功能的独立IO引脚，所述与SPI FLASH相连的独立IO引脚连接到所述芯片的外部独立引脚上；
所述RPMC还包括与RPMC相连的实现RPMC功能的独立IO引脚，所述与RPMC相连的独立IO引脚连接到所述芯片的另外的外部独立引脚上；
其中，所述与SPI FLASH相连的独立IO引脚和与所述RPMC相连的独立IO引脚互不相连。
优选的，所述SPI FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上，包括：
所述SPI FLASH的IO引脚a_x与所述RPMC中的相同IO引脚b_y互连，并且所述SPI FLASH的IO引脚a_x连接到所述芯片的同一外部共享引脚PAD_z上，或者，所述RPMC中的相同IO引脚b_y连接到所述芯片的同一外部共享引脚PAD_z上；
其中，所述a表示SPI FLASH的IO引脚，所述x表示SPI FLASH的IO引脚标识；所述b表示RPMC的IO引脚，所述y表示RPMC的IO引脚标识；所述PAD表示芯片封装的IO引脚，所述z表示芯片封装的IO引脚标识。
优选的：所述互连的内部IO引脚对为多个；
所述芯片的外部独立引脚为多个。
本发明还提供了一种芯片封装方法，包括：
将需要封装的串行外设接口SPI FLASH和应答保护单调计数器RPMC放置在芯片载体上，所述SPI FLASH与所述RPMC相互独立；
将所述SPI FLASH与所述RPMC中的相同IO引脚采用金属引线互连；
将所述互连后的相同IO引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上，所述外部共享引脚包括：片选引脚CSB、时钟引脚SCLK、输入引脚SI、写保护引脚WPB、屏蔽外部指令引脚HOLDB和输出引脚SO，所述CSB、SCLK、SI和SO为SPI接口的引脚，所述WPB和HOLDB为SPI接口的扩展引脚；
将所述SPI FLASH的内部IO引脚与所述RPMC的内部IO引脚采用金属引线互连；
将所述SPI FLASH、所述RPMC和所述芯片载体塑封为具有RPMC功能的增强型Flash芯片。
优选的，还包括：将所述SPI FLASH中实现SPI FLASH功能的独立IO引脚采用金属引线连接到所述芯片载体的外部独立引脚上；
将所述RPMC中实现RPMC功能的独立IO引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上；
其中，所述SPI FLASH中的独立IO引脚与所述RPMC中的独立IO引脚互不相连。
优选的，将所述互连后的相同IO引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上，包括：
将所述SPI FLASH的IO引脚a_x采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上，或者，将所述RPMC中的相同IO引脚b_y采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上；
其中，所述SPI FLASH的IO引脚a_x与所述RPMC中的IO引脚b_y为互连的相同IO引脚；
所述a表示SPI FLASH的IO引脚，所述x表示SPI FLASH的IO引脚标识；所述b表示RPMC的IO引脚，所述y表示RPMC的IO引脚标识；所述PAD表示芯片封装的IO引脚，所述z表示芯片封装的IO引脚标识。
优选的，所述将需要封装的串行外设接口SPI FLASH和应答保护单调计数器RPMC放置在芯片载体上，包括：
将所述SPI FLASH与所述RPMC并排放置在芯片载体上，或者，所述SPI FLASH与所述RPMC垂直叠放在芯片载体上；
当所述SPI FLASH与所述RPMC垂直叠放在芯片载体上时：
若所述SPI FLASH的面积大于所述RPMC的面积，则所述RPMC垂直叠放在所述SPI FLASH之上；
若所述RPMC的面积大于所述SPI FLASH的面积，则所述SPI FLASH垂直叠放在所述RPMC之上。
与现有技术相比，本发明包括以下优点：
1、本发明实施例所提出的SPI接口的增强型Flash芯片是将SPI FLASH和RPMC封装在一起；其中，所述SPI FLASH电路和所述RPMC电路分别包括各自独立的控制器；所述SPI FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上；所述外部共享引脚包括：片选引脚CSB、时钟引脚SCLK、输入引脚SI、写保护引脚WPB、屏蔽外部指令引脚HOLDB和输出引脚SO其中，所述CSB、SCLK、SI和SO为SPI接口的引脚，所述WPB和HOLDB为SPI接口的扩展引脚；外部指令通过所述芯片的外部共享引脚中的CSB、SCLK和SI传输到SPI FLASH与RPMC中，SPI FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令；所述SPI FLASH和所述RPMC各自还包括内部IO引脚，所述SPI FLASH的内部IO引脚与所述RPMC的相同内部IO引脚互连，所述SPI FLASH与所述RPMC之间通过互连的内部IO引脚对进行内部相互通信。本发明实施例中，由于将SPI FLASH和RPMC封装在一起，从而可以减小封装面积，降低设计成本；并且，SPI FLASH电路模块可以重复利用现有的SPI FLASH芯片，设计者只需设计RPMC电路模块即可，因此，芯片设计复杂度低、设计周期短、成本低。
2、SPI FLASH与RPMC之间可以通过互连的内部IO引脚对进行内部相互通信。因此，当SPI FLASH和RPMC中的任意一个正在执行外部指令，并且另外一个空闲时，如果通过外部共享引脚接收到挂起指令，则正在执行外部指令的任意一个执行所述挂起指令，并可以通过互连的内部IO引脚对向空闲的另外一个发送已挂起的通知，使空闲的另外一个也执行所述挂起指令，从而可以保证SPI FLASH和RPMC的同步。
3、SPI FLASH和RPMC还可以同时执行不同的指令，即SPI FLASH和RPMC可以并行工作，因此，提高了芯片的性能。
4、多芯片封装可以把不同工艺的SPI FLASH和RPMC封装的一起，从而可以复用现有的资源，降低开发成本。
5、SPI FLASH的容量可以扩展，例如，可以增加单片SPI FLASH的容量，或者将多个SPI FLASH封装在一起。
附图说明
图1是本发明实施例二所述的一种SPI接口的增强型Flash芯片的逻辑连接示意图；
图2是本发明实施例二所述的一种SPI接口的增强型Flash芯片的封装原理图；
图3是本发明实施例三所述的一种芯片封装方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明实施例提出了一种利用多芯片封装方法实现SPI接口的增强型Flash芯片，通过在SPI FLASH芯片的基础上，将RPMC与SPI FLASH芯片一起封装，从而形成一个具有RPMC功能的增强型Flash芯片，RPMC和SPI FLASH可以共享统一的引脚。本发明实施例降低了芯片的设计复杂度和设计成本，并且，RPMC和SPI FLASH之间可以通过互连的内部IO引脚对进行内部相互通信，从而保证RPMC和SPI FLASH的同步性。
SPI是一种高速的，全双工，同步的通信总线，并且在芯片的引脚上只占用少量的引脚，节约了芯片的引脚，同时为芯片的布局节省空间，提供方便。
SPI可以以主从方式工作，这种工作方式通常有一个主设备和一个或多个从设备，需要至少4个引脚，在单向传输时也可以利用3个引脚。必需的4个引脚分别为输入引脚（Serial Data Input，SI），输出引脚（Serial DataOutput，SO），时钟引脚（Serial Clock，SCLK），片选引脚（Chip Select B，CSB）。
（1）SI：用于把数据输入芯片，并且数据在时钟的上升沿移入。
（2）SO：用于把数据从芯片输出，并且数据在时钟的下降沿移出。
（3）SCLK：数据在时钟的上升沿移入，在下降沿移出。
（4）CSB：用于把片选信号输入芯片。
其中，CSB是控制芯片是否被选中的引脚，只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效。对应地，可以预先规定选中SPI FLASH的使能信号，还可以预先规定选中RMPC的使能信号。
由于SPI遵循串行通讯协议，数据是一位一位的传输。这就是SCLK存在的原因，由SCLK提供时钟脉冲，SI和SO基于此时钟脉冲完成数据传输。
在点对点的通信中，SPI接口不需要进行寻址操作，且为全双工通信，简单高效。
实施例一：
本发明实施例一提出了一种SPI接口的增强型Flash芯片，所述芯片可以包括：封装在一起的SPI FLASH和RPMC。
本发明实施例中，SPI FLASH和RPMC可以是各自独立的芯片。SPIFLASH可以选择不同的容量来满足不同系统的需求，该SPI FLASH可以复用已设计好的SPI FLASH芯片，因此不必重新设计，大大减少了开发周期；RPMC具备了应答保护单调计数的功能，也可以单独使用。
在本发明实施例提出的SPI接口的增强型Flash芯片中，所述SPI FLASH和所述RPMC可以分别包括各自独立的控制器。对于外部发来的指令，SPIFLASH和RPMC会通过各自独立的控制器控制SPI FLASH和RPMC分别接收、译码，当译码成功后，执行相应的操作。
另外，SPI FLASH和RPMC中可以具有相同的IO引脚，对于这些相同的IO引脚可以将其互连，并且连接到所述芯片的同一外部共享引脚上。所述外部共享引脚可以包括：片选引脚CSB、时钟引脚SCLK、输入引脚SI、写保护引脚WPB、屏蔽外部指令引脚HOLDB和输出引脚SO，所述CSB、SCLK、SI和SO为SPI接口的引脚，所述WPB和HOLDB为SPI接口的扩展引脚。其中，CSB、SCLK、SI和SO四个引脚是SPI接口的必需引脚。本发明实施例中，SPI FLASH和RPMC中的相同的IO引脚可以指功能相同的IO引脚，例如，SPI FLASH中的IO引脚CE可以实现SPI接口的功能，RPMC中的IO引脚CSE也可以实现SPI接口的功能，此时，SPI FLASH中的IO引脚CE和RPMC中的IO引脚CSE即可为相同的IO引脚，因此，可以将这两个引脚CE和CSE互连。
外部指令可以通过所述芯片的外部共享引脚中的CSB、SCLK和SI、传输到所述SPI FLASH与所述RPMC中，然后通过SPI FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令，并根据判断的结果控制SPI FLASH和RPMC执行相应操作。
本发明实施例中，所述SPI FLASH和所述RPMC还可以包括各自的内部IO引脚，所述SPI FLASH的内部IO引脚与所述RPMC的内部IO引脚互连，所述SPI FLASH与所述RPMC之间可以通过互连的内部IO引脚对进行内部相互通信，从而可以保证SPI FLASH与RPMC的同步性。
其中，对于SPI FLASH和RPMC的内部IO引脚的互连，可以是将SPIFLASH和RPMC中表示同一个状态位的内部IO引脚互连。
例如，SPI FLASH中的内部IO引脚IO_0用于状态位busy的输出，RPMC中的内部IO引脚IO_2用于状态位busy的输入，因此，可以将SPI FLASH中的内部IO引脚IO_0和RPMC中的内部IO引脚IO_2互连，IO_0和IO_2即为互连的内部IO引脚对。互连后SPI FLASH即可将自身的状态位busy通过其内部IO引脚IO_0输出至RPMC的内部IO引脚IO_2，RPMC即可获知SPI FLASH当前的状态。
再例如，SPI FLASH中的内部IO引脚IO_1用于状态位busy的输入，RPMC中的内部IO引脚IO_3用于状态位busy的输出，因此，可以将SPIFLASH中的内部IO引脚IO_1和RPMC中的内部IO引脚IO_3互连，IO_1和IO_3即为互连的内部IO引脚对。互连后RPMC即可将自身的状态位busy通过其内部IO引脚IO_3输出至SPI FLASH的内部IO引脚IO_1，SPI FLASH即可获知RPMC当前的状态。
对于所述SPI接口的增强型Flash芯片，将在下面的实施例中详细介绍。
本发明实施例中，由于将SPI FLASH和RPMC封装在一起，从而可以减小封装面积，降低设计成本；SPI FLASH电路模块可以重复利用现有的SPI FLASH芯片，设计者只需设计RPMC电路模块即可，因此，芯片设计复杂度低、设计周期短、成本低。并且，RPMC和SPI FLASH之间可以通过互连的内部IO引脚对进行内部相互通信，从而保证RPMC和SPI FLASH的同步性。
实施例二：
下面，通过本发明实施例二对所述SPI接口的增强型Flash芯片进行详细介绍。
参照图1，示出了本发明实施例二所述的一种SPI接口的增强型Flash芯片的逻辑连接示意图。
从图1可以看出，本发明实施例所述的SPI接口的增强型Flash芯片可以包括封装在一起的SPI FLASH和RPMC。
其中，SPI FLASH和RPMC中都分别包括多个引脚，可以将RPMC和SPI FLASH中的相同IO引脚连接到同一套外部共享引脚上，外部发送的指令会被RPMC和SPI FLASH同时接收到，RPMC和SPI FLASH可以作出相应的响应；SPI FLASH和RPMC各自还包括内部IO引脚，SPI FLASH的内部IO引脚与RPMC的内部IO引脚互连；RPMC和SPI FLASH也会具有各自独立的IO引脚。两个芯片封装在一起，实现了具有RPMC功能的SPIFLASH。
本发明实施例中，所述芯片的引脚可以包括以下三种：
1、外部共享引脚
本发明实施例中，SPI FLASH和RPMC中包括相同的IO引脚，所述SPIFLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上，所述外部共享引脚可以为多个。
例如，图1中的CSB、SCLK、SI和SO即为所述的芯片的外部共享SPI接口，而且，写保护引脚WPB和屏蔽外部指令引脚HOLDB为根据所述的芯片的功能增加的外部共享接口。SPI FLASH中与CSB、SCLK、SI、SO、WPB和HOLDB连接的IO接口、以及RPMC中与CSB、SCLK、SI、SO、WPB和HOLDB连接的IO接口，即为SPI FLASH和RPMC中相同的IO接口。
需要说明的是，由于图1为芯片的逻辑连接示意图，因此其中的CSB、SCLK、SI、SO、WPB和HOLDB均称为接口，该逻辑连接图中的这些接口在芯片的物理连接上即称为引脚。
本发明实施例中，所述SPI FLASH和所述RPMC分别包括各自独立的控制器，外部指令可以通过所述芯片的外部共享引脚中的CSB、SCLK和SI传输到所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令。
优选地，当所述芯片通过外部共享引脚接收到外部指令时，可以执行以下过程：
当所述芯片通过外部共享引脚中的CSB、SCLK和SI接收到第一外部指令时，若SPI FLASH的控制器和RPMC的控制器分别判断为所述第一外部指令均需要SPI FLASH和RPMC执行，则所述SPI FLASH和所述RPMC各自按照所述第一外部命令执行相应操作。
若仅需要SPI FLASH和RPMC中的任意一个执行所述第一外部指令，则在所述SPI FLASH或所述RPMC按照所述第一外部指令执行相应操作的过程中，若所述芯片通过外部共享引脚接收到第二外部指令，并且仅需要所述SPI FLASH和RPMC中的另一个执行，则所述SPI FLASH和RPMC中的另一个按照所述第二外部命令执行相应操作。
例如，外部指令a通过外部共享引脚CSB、SCLK和SI分别传输到所述SPI FLASH与所述RPMC中，外部共享引脚外部共享引脚SPI FLASH的控制器和RPMC的控制器都会根据上述外部指令a判断各自是否执行所述外部指令。若通过SPI FLASH的控制器判断为需要SPI FLASH执行外部指令a，通过RPMC的控制器判断为不需要RPMC执行外部指令a，则SPI FLASH可以按照所述外部指令a执行对应指令a的操作。
如果外部指令b通过外部共享引脚CSB、SCLK和SI分别传输到所述SPI FLASH与所述RPMC中，外部共享引脚外部共享引脚SPI FLASH的控制器和RPMC的控制器都会根据上述外部指令b判断各自是否执行所述外部指令。若通过SPI FLASH的控制器判断为不需要SPI FLASH执行外部指令b，通过RPMC的控制器判断为需要RPMC执行外部指令b，则RPMC可以按照所述外部指令b执行对应指令b的操作。
如果外部指令c通过外部共享引脚CSB、SCLK和SI分别传输到所述SPI FLASH与所述RPMC中，外部共享引脚外部共享引脚SPI FLASH的控制器和RPMC的控制器都会根据上述外部指令c判断各自是否执行所述外部指令。若通过SPI FLASH的控制器判断为需要SPI FLASH执行外部指令c，通过RPMC的控制器判断为需要RPMC执行外部指令c，则SPI FLASH和RPMC可以共同按照所述外部指令c执行对应指令c的操作。
如果此时通过SPI FLASH的控制器判断为需要SPI FLASH执行外部指令a，通过RPMC的控制器判断为不需要RPMC执行外部指令a，则由SPIFLASH按照所述外部指令a执行对应指令a的操作。在SPI FLASH执行所述外部指令a的过程中，如果外部指令d通过外部共享引脚CSB、SCLK和SI分别传输到所述SPI FLASH与所述RPMC中，外部共享引脚外部共享引脚通过SPI FLASH的控制器判断为不需要SPI FLASH执行外部指令d，通过RPMC的控制器判断为需要RPMC执行外部指令d，则可以由RPMC按照所述外部指令d执行对应指令d的操作。
同样的，如果此时通过SPI FLASH的控制器判断为不需要SPI FLASH执行外部指令b，通过RPMC的控制器判断为需要RPMC执行外部指令b，则可以由RPMC按照所述外部指令b执行对应指令b的操作。在RPMC执行所述外部指令b的过程中，如果外部指令e通过外部共享引脚CSB、SCLK和SI分别传输到所述SPI FLASH与所述RPMC中，外部共享引脚外部共享引脚通过SPI FLASH的控制器判断为需要SPI FLASH执行外部指令e，通过RPMC的控制器判断为不需要RPMC执行外部指令e，则可以由SPIFLASH按照所述外部指令e执行对应指令e的操作。
优选的，时钟信号可以通过所述芯片的SCLK传输到所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器可以分别根据所述时钟信号确定时钟周期。
片选信号可以依据已确定的时钟周期通过所述芯片的CSB传输到所述SPI FLASH与所述RPMC中，控制指令可以依据已确定的时钟周期通过所述芯片的SI传输到所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器可以分别根据所述控制指令确定在所述SPI FLASH和所述RPMC中是否执行与所述控制指令对应的处理操作。
写保护信号通过所述WPB传输至所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器可以判断所述写保护信号对所述SPIFLASH和所述RPMC均有效。
挂起指令通过所述CSB、SCLK和SI传输至所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器可以判断所述挂起指令对所述SPI FLASH和所述RPMC均有效。
因此，通过上述过程，SPI FLASH和RPMC可以同时执行相同的指令或不同的指令，从而实现SPI FLASH和RPMC并行执行指令的过程。例如，SPI FLASH在执行程序（PROGRAM）或擦除（ERASE）的过程中，RPMC可以执行读状态寄存器等指令。
2、互连的内部IO引脚对
本发明实施例中，所述SPI FLASH和所述RPMC各自还包括内部IO引脚，所述SPI FLASH的内部IO引脚与所述RPMC的内部IO引脚互连，所述SPI FLASH与所述RPMC之间通过互连的内部IO引脚对进行内部相互通信。
例如，图1中SPI FLASH中的内部IO接口（即引脚）IO_#和与其互连的RPMC中的内部IO接口IO_#即组成所述的芯片上互连的内部IO接口对（即互连的内部IO引脚对），所述互连的内部IO接口对为多个。所述SPIFLASH与所述RPMC之间可以通过SPI FLASH中的内部IO接口IO_#和与其互连的RPMC中的内部IO接口IO_#进行内部相互通信。
本发明实施例中，SPI FLASH与RPMC之间可以通过互连的内部IO引脚对进行内部相互通信。例如，可以将SPI FLASH中用于状态位busy的输出的内部IO引脚IO_0和RPMC中用于状态位busy的输入的内部IO引脚IO_2互连；并将SPI FLASH中用于状态位busy的输入的内部IO引脚IO_1和RPMC中用于状态位busy的输出的内部IO引脚IO_3互连。IO_0和IO_2、以及IO_1和IO_3分别为互连的内部IO引脚对。因此，SPI FLASH与RPMC之间可以通过上述互连的内部IO引脚对IO_0和IO_2、以及IO_1和IO_3进行内部相互通信，将自身的状态位busy的值通知对方。
因此，当SPI FLASH和RPMC中的任意一个正在执行外部指令，并且另外一个空闲时，如果通过外部共享引脚接收到挂起指令，则正在执行外部指令的所述任意一个执行所述挂起指令，并可以通过互连的内部IO引脚对向空闲的另外一个发送已挂起的通知消息，使空闲的另外一个也执行所述挂起指令，从而可以保证SPI FLASH和RPMC的同步。
优选地，SPI FLASH和RPMC的同步过程可以包括：
当所述SPI FLASH正在执行外部指令，并且所述RPMC空闲时，若所述芯片通过外部共享引脚接收到挂起指令，则所述SPI FLASH的控制器判断为需要SPI FLASH执行所述挂起指令，所述RPMC的控制器判断为不需要RPMC执行所述挂起指令。
所述SPI FLASH按照所述挂起指令挂起正在执行的操作后，通过所述互连的内部IO引脚对向所述RPMC发送SPI FLASH已挂起的通知消息，所述RPMC收到所述通知消息后，通过执行所述挂起指令实现与所述SPIFLASH的同步。
或者，
当所述RPMC正在执行外部指令，并且所述SPI FLASH空闲时，若所述芯片通过外部共享引脚接收到挂起指令，则所述SPI FLASH的控制器判断为不需要SPI FLASH执行所述挂起指令，所述RPMC的控制器判断为需要RPMC执行所述挂起指令。
所述RPMC按照所述挂起指令挂起正在执行的操作后，通过所述互连的内部IO引脚对向所述SPI FLASH发送RPMC已挂起的通知消息，所述SPI FLASH收到所述通知消息后，通过执行所述挂起指令实现与所述RPMC的同步。
例如，SPI FLASH处于忙碌（busy）状态，RPMC处于空闲（idle）状态：
当芯片通过外部共享引脚接收到外部指令A时，通过SPI FLASH的控制器判断为需要SPI FLASH执行外部指令A，通过RPMC的控制器判断为不需要RPMC执行外部指令A，则由SPI FLASH按照所述外部指令A执行对应指令A的操作，并且SPI FLASH执行A的过程中，置状态位busy=1，RPMC处于空闲状态，置状态位busy=0。
此时，如果芯片通过所述外部共享引脚接收到挂起指令，由于此时SPIFLASH处于忙碌状态，RPMC处于空闲状态，因此，通过SPI FLASH的控制器判断为需要SPI FLASH执行所述挂起指令，通过RPMC的控制器判断为不需要RPMC执行所述挂起指令，则所述SPI FLASH按照所述挂起指令挂起正在执行的操作。
SPI FLASH按照所述挂起指令挂起正在执行的操作之后，SPI FLASH通过所述互连的内部IO引脚对向所述RPMC发送SPI FLASH已挂起的通知消息，RPMC收到所述通知消息后，了解到处于busy=1状态的SPI FLASH已挂起，因此RPMC也要通过执行所述挂起指令实现与所述SPI FLASH的同步。
SPI FLASH处于空闲（idle）状态，RPMC处于忙碌（busy）状态：
当芯片通过外部共享引脚接收到外部指令B时，通过SPI FLASH的控制器判断为不需要SPI FLASH执行外部指令B，通过RPMC的控制器判断为需要RPMC执行外部指令B，则由RPMC按照所述外部指令B3执行对应指令B的操作，并且RPMC执行B的过程中，置状态位busy=1，SPI FLASH处于空闲状态，置状态位busy=0。
此时，如果芯片通过所述外部共享引脚接收到挂起指令，由于此时SPIFLASH处于空闲状态，RPMC处于忙碌状态，因此，通过SPI FLASH的控制器判断为不需要SPI FLASH执行所述挂起指令，通过RPMC的控制器判断为需要RPMC执行所述挂起指令，则所述RPMC按照所述挂起指令挂起正在执行的操作。
RPMC按照所述挂起指令挂起正在执行的操作之后，RPMC通过所述互连的内部IO引脚对向所述SPI FLASH发送RPMC已挂起的通知消息，SPIFLASH收到所述通知消息后，了解到处于busy=1状态的RPMC已挂起，因此SPI FLASH也要通过执行所述挂起指令实现与所述RPMC的同步。
但是，如果芯片上不存在互连的内部IO引脚对，则SPI FLASH挂起后无法通知RPMC（或者RPMC挂起后无法通知SPI FLASH），因此，空闲状态的RPMC（或者SPI FLASH）接收到挂起指令后，会忽略该挂起指令，从而导致RPMC还会继续执行后续接收到的指令，但是SPI FLASH（或者RPMC）由于挂起而不能执行后续接收到的指令，进而导致SPI FLASH与RPMC不同步的问题。
另外，如果SPI FLASH和RPMC均处于忙碌状态（即SPI FLASH和RPMC均为正在按照外部指令执行相应操作）。此时，如果芯片通过外部共享引脚接收到挂起指令，则通过SPI FLASH的控制器判断为需要SPI FLASH执行所述挂起指令，通过RPMC的控制器判断为需要RPMC执行所述挂起指令，所述SPI FLASH和RPMC均可以按照所述挂起指令挂起正在执行的操作，并且通过所述互连的内部IO引脚对分别向对方发送方已挂起的通知消息。
3、外部独立引脚
本发明实施例中，所述芯片上的外部独立引脚可以包括以下两种：
（1）与SPI FLASH相关的外部独立引脚
本发明实施例中，所述SPI FLASH中还包括与SPI FLASH相连的实现SPI FLASH功能的独立IO引脚，所述与SPI FLASH相连的独立IO引脚连接到所述芯片的外部独立引脚（即与SPI FLASH相关的外部独立引脚）上。
例如，图1中的IO_F_0，…，IO_F_0即为所述芯片上与SPI FLASH相关的外部独立接口（即引脚），SPI FLASH中与IO_F_0，…，IO_F_0连接的IO接口即为所述与SPI FLASH相连的独立IO接口。
本发明实施例中，外部指令可以通过所述芯片上与SPI FLASH相关的外部独立引脚传输到所述SPI FLASH中，SPI FLASH的控制器可以判断是否需要SPI FLASH执行所述外部指令，如果需要，则由SPI FLASH按照所述外部指令执行相应操作。
（2）与RPMC相关的外部独立引脚
本发明实施例中，所述RPMC中还包括与RPMC相连的实现RPMC功能的独立IO引脚，所述与RPMC相连的独立IO引脚连接到所述芯片的另外的外部独立引脚（即与RPMC相关的外部独立引脚）上。
例如，图1中的IO_R_0，…，IO_R_0即为所述芯片上与的RPMC相关的外部独立接口（即引脚），RPMC中与IO_R_0，…，IO_R_0连接的IO接口即为所述与RPMC相连的独立IO接口。
本发明实施例中，外部指令可以通过所述芯片上与RPMC相关的外部独立引脚传输到所述RPMC中，RPMC的控制器可以判断是否需要RPMC执行所述外部指令，如果需要，则由RPMC按照所述外部指令执行相应操作。
在上述（1）和（2）中，所述与SPI FLASH相连的独立IO引脚和与所述RPMC相连的独立IO引脚互不相连。
下面，结合图2介绍一下各个引脚之间是如何连接的，图2是本发明实施例二所述的一种SPI接口的增强型Flash芯片的封装原理图。
图2中，Package为封装包，Die_a为SPI FLASH，Die_b为RPMC，SPIFLASH的面积大于RPMC的面积。图2中，PAD_0，…，PAD_#，…，PAD_n为芯片的SPI引脚或者IO引脚，其中包括了外部共享引脚和外部独立引脚；Pin_a_0，…，Pin_a_#，…，Pin_a_n为SPI FLASH的IO引脚，其中包括了与RPMC相同的IO引脚、与SPI FLASH相连的实现SPI FLASH功能的独立IO引脚、以及SPI FLASH的内部IO引脚；Pin_b_0，…，Pin_b_#，…，Pin_b_n为RPMC的IO引脚，其中包括了与SPI FLASH相同的IO引脚、与RPMC相连的实现RPMC功能的独立IO引脚、以及RPMC的内部IO引脚。其中，#代表0到n之间的任意一个数。
I、外部共享引脚的连接
本发明实施例中，所述SPI FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上，可以包括：
所述SPI FLASH的IO引脚a_x与所述RPMC中的相同IO引脚b_y互连（SPI FLASH的IO引脚a_x与RPMC的IO引脚b_y的功能相同），并且所述SPI FLASH的IO引脚a_x连接到所述芯片的同一外部共享引脚PAD_z上。
例如，图2中右上角处，Pin_a_0（即a_x，x=0）与Pin_b_#（即b_y，y=#）互连，Pin_a_0连接到芯片的同一外部共享引脚PAD_0（即PAD_z，z=0）上；以及图2中右下角处，Pin_a_#（即a_x，x=#）与RPMC中的相同IO引脚互连，Pin_a_#连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上。上述两种均属于该种外部共享引脚连接的情况。
或者，
所述SPI FLASH的IO引脚a_x与所述RPMC中的相同IO引脚b_y互连，所述RPMC中的相同IO引脚b_y连接到所述芯片的同一外部共享引脚PAD_z上。
例如，图2中，Pin_a_n（即a_x，x=n）与Pin_b_0（即b_y，y=0）互连，Pin_b_0连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上，即属于该种外部共享引脚连接的情况。
其中，所述a表示SPI FLASH的IO引脚，所述x表示SPI FLASH的IO引脚标识，x=0，1，…，n；所述b表示RPMC的IO引脚，所述y表示RPMC的IO引脚标识，y=0，1，…，n；所述PAD表示芯片封装的IO引脚，所述z表示芯片封装的IO引脚标识，z=0，1，…，n。
II、内部IO引脚对的连接
所述SPI FLASH的内部IO引脚与所述RPMC的内部IO引脚互连，可以包括：所述SPI FLASH的内部IO引脚a_x连接到所述RPMC的内部IO引脚b_y。其中，SPI FLASH的内部IO引脚a_x和RPMC的内部IO引脚b_y可以表示同一个状态位，例如：SPI Flash的引脚a_x用于状态位的输出，RPMC的引脚b_y用于状态位的输入；或者，SPI FLASH中的引脚a_x用于状态位的输入，RPMC中的引脚b_y用于状态位的输出。
例如，图2中Pin_a_#（即a_x，x=#）与RPMC中的内部IO引脚互连，以及Pin_b_n（即b_y，y=n）与SPI FLASH中的内部IO引脚互连，上述两种均属于SPI FLASH的内部IO引脚与RPMC的内部IO引脚互连的情况。
III、外部独立引脚的连接
（i）所述与SPI FLASH相连的独立IO引脚连接到所述芯片的外部独立引脚上，可以包括：所述SPI FLASH的IO引脚a_x连接到所述芯片的外部独立引脚PAD_z上。
例如，图2中左下角处，与SPI FLASH相连的独立IO引脚a_x连接到所述芯片的外部独立引脚PAD_n（即PAD_z，z=n）上。
（ii）所述与RPMC相连的独立IO引脚连接到所述芯片的另外的外部独立引脚上，可以包括：所述RPMC的IO引脚b_y连接到所述芯片的外部独立引脚PAD_z上。
例如，图2中，与RPMC相连的独立IO引脚Pin_b_#（即b_y，y=#）连接到所述芯片的外部独立引脚PAD_#（即PAD_z，z=#）上。
而且，图2中的PAD_0、PAD_1……PAD_#……PAD_n可以为外部共享引脚，也可以为外部独立引脚。
对于图2中其它引脚的连接，本发明实施例在此不再详细论述。
最后，需要说明的是，图2中SPI FLASH与RPMC是垂直叠加封装的，在所述芯片中，所述SPI FLASH与所述RPMC也可以并排封装，本发明实施例对此并不加以限制。并且，当所述SPI FLASH与所述RPMC垂直叠加封装时：若所述SPI FLASH的面积大于所述RPMC的面积，则所述RPMC垂直叠放在所述SPI FLASH之上；若所述RPMC的面积大于所述SPI FLASH的面积，则所述SPI FLASH垂直叠放在所述RPMC之上，即图2中也可以是Die_a为RPMC，Die_b为SPI FLASH。
本发明实施例提出了一种利用多芯片封装方法实现SPI接口的增强型Flash芯片，通过在SPI FLASH芯片的基础上，将RPMC与SPI FLASH芯片一起封装，从而形成一个具有RPMC功能的增强型Flash芯片，RPMC和SPI FLASH可以共享统一的引脚。本发明实施例降低了芯片的设计复杂度和设计成本，并且，RPMC和SPI FLASH之间可以通过互连的内部IO引脚对进行内部相互通信，从而保证RPMC和SPI FLASH的同步性。另外，本发明实施例中，SPI FLASH和RPMC还可以同时执行不同的指令，即SPIFLASH和RPMC可以并行工作，因此，提高了芯片的性能。
实施例三：
下面，通过本发明实施例三介绍上述芯片的具体封装方法。
参照图3，示出了本发明实施例三所述的一种芯片封装方法的流程图，所述封装方法可以包括：
步骤300，将需要封装的SPI FLASH和应答保护单调计数器RPMC放置在芯片载体上，所述SPI FLASH与所述RPMC相互独立。
本发明实施例中，主要是将SPI FLASH和RPMC封装在一起，从而得到SPI接口的增强型Flash芯片，并且芯片中所述SPI FLASH与所述RPMC相互独立。
首先，可以将需要封装的SPI FLASH和RPMC放置在芯片载体上，本发明实施例所述的芯片载体可以对应于图2中的Package。
优选地，该步骤300可以包括：将所述SPI FLASH与所述RPMC并排放置在芯片载体上，或者，所述SPI FLASH与所述RPMC垂直叠放在芯片载体上。
图2所示的封装原理即为将所述SPI FLASH与所述RPMC垂直叠放在芯片载体上。
本发明实施例中，当所述SPI FLASH与所述RPMC垂直叠放在芯片载体上时：
若所述SPI FLASH的面积大于所述RPMC的面积，则所述RPMC垂直叠放在所述SPI FLASH之上。
若所述RPMC的面积大于所述SPI FLASH的面积，则所述SPI FLASH垂直叠放在所述RPMC之上。
步骤302，将所述SPI FLASH与所述RPMC中的相同IO引脚采用金属引线互连。
本发明实施例中，SPI FLASH与RPMC中会存在一些相同的IO引脚（功能相同），对于这些相同的IO引脚可以采用金属引线互连。具体的，可以将所述SPI FLASH的IO引脚a_x与所述RPMC中的相同IO引脚b_y采用金属引线互连。
步骤304，将所述互连后的相同IO引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上。
所述外部共享引脚可以包括：片选引脚CSB、时钟引脚SCLK、输入引脚SI和输出引脚SO其中，所述CSB、SCLK、SI和SO为SPI接口的引脚。
而且所述外部共享引脚还可以包括：写保护引脚WPB、屏蔽外部指令引脚HOLDB等，所述WPB和HOLDB为SPI接口的扩展引脚。
优选地，该步骤304可以包括：将所述SPI FLASH的IO引脚a_x采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上，或者，将所述RPMC中的相同IO引脚b_y采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上。
其中，所述SPI FLASH的IO引脚a_x与所述RPMC中的IO引脚b_y为互连的相同IO引脚。
所述a表示SPI FLASH的IO引脚，所述x表示SPI FLASH的IO引脚标识；所述b表示RPMC的IO引脚，所述y表示RPMC的IO引脚标识；所述PAD表示芯片封装的IO引脚，所述z表示芯片封装的IO引脚标识。
上述步骤302-步骤304可以结合为外部共享引脚连接的情况。例如，图2中右上角处，Pin_a_0（即a_x，x=0）与Pin_b_#（即b_y，y=#）互连，Pin_a_0连接到芯片的同一外部共享引脚PAD_0（即PAD_z，z=0）上；图2中右下角处，Pin_a_#（即a_x，x=#）与RPMC中的相同IO引脚互连，Pin_a_#连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上；以及图2中，Pin_a_n（即a_x，x=n）与Pin_b_0（即b_y，y=0）互连，Pin_b_0连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上。上述情况均属于外部共享引脚连接的情况。
图2中的用于连接两个引脚的虚线即可代表本发明实施例所述的金属引线。
步骤306，将所述SPI FLASH的内部IO引脚与所述RPMC的内部IO引脚采用金属引线互连。
本发明实施例中，SPI FLASH和RPMC中还可以包括各自的内部IO引脚，可以将SPI FLASH的内部IO引脚a_x采用金属引线连接到所述RPMC的内部IO引脚b_y。其中，SPI FLASH的内部IO引脚a_x和RPMC的内部IO引脚b_y可以表示同一个状态位。
例如，图2中Pin_a_#（即a_x，x=#）与RPMC中的内部IO引脚通过金属引线互连，以及Pin_b_n（即b_y，y=n）与SPI FLASH中的内部IO引脚通过金属引线互连，上述两种均属于SPI FLASH的内部IO引脚与RPMC的内部IO引脚采用金属引线互连的情况。
步骤308，将所述SPI FLASH中实现SPI FLASH功能的独立IO引脚采用金属引线连接到所述芯片载体的外部独立引脚上。
本发明实施例中，所述SPI FLASH中还可以包括实现SPI FLASH功能的独立IO引脚，可以将这些SPI FLASH中的独立IO引脚采用金属引线连接到所述芯片载体的外部独立引脚上。
例如，图2中左下角处，与SPI FLASH相连的独立IO引脚a_x通过金属引线连接到所述芯片的外部独立引脚PAD_n（即PAD_z，z=n）上。
步骤310，将所述RPMC中实现RPMC功能的独立IO引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上。
同样的，所述RPMC中还可以包括实现RPMC功能的独立IO引脚，可以将这些RPMC中的独立IO引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上。
例如，图2中，与RPMC相连的独立IO引脚Pin_b_n（即b_y，y=n）通过金属引线连接到所述芯片的外部独立引脚PAD_z上。
其中，所述SPI FLASH中的独立IO引脚与所述RPMC中的独立IO引脚互不相连。
步骤312，将所述SPI FLASH、所述RPMC和所述芯片载体塑封为具有RPMC功能的增强型Flash芯片。
在经过上述步骤300-步骤310之后，完成了SPI FLASH和RPMC的放置以及芯片上各个引脚的连接。最后，即可将所述SPI FLASH、所述RPMC和所述芯片载体塑封为具有RPMC功能的增强型Flash芯片，塑封之后即完成了芯片的封装。
需要说明的是：本发明实施例中的各步骤可以按照步骤编号顺序执行，还可以将其中的部分步骤并行执行或者按照其他顺序执行。例如，步骤302可以与步骤306、步骤308和步骤310同时执行，也可以将这四个步骤按照其他的先后顺序执行。
综上所述，本发明实施例可以包括以下优点：
1、本发明实施例所提出的SPI接口的增强型Flash芯片是将SPI FLASH和RPMC封装在一起；其中，所述SPI FLASH电路和所述RPMC电路分别包括各自独立的控制器；所述SPI FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上；所述外部共享引脚包括：片选引脚CSB、时钟引脚SCLK、输入引脚SI、写保护引脚WPB、屏蔽外部指令引脚HOLDB和输出引脚SO，其中，所述CSB、SCLK、SI和SO为SPI接口的引脚，所述WPB和HOLDB为SPI接口的扩展引脚；外部指令通过所述芯片的外部共享引脚中的CSB、SCLK和SI传输到SPI FLASH与RPMC中，SPI FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令；所述SPI FLASH和所述RPMC各自还包括内部IO引脚，所述SPI FLASH的内部IO引脚与所述RPMC的相同内部IO引脚互连，所述SPI FLASH与所述RPMC之间通过互连的内部IO引脚对进行内部相互通信。本发明实施例中，由于将SPI FLASH和RPMC封装在一起，从而可以减小封装面积，降低设计成本；并且，SPI FLASH电路模块可以重复利用现有的SPI FLASH芯片，设计者只需设计RPMC电路模块即可，因此，芯片设计复杂度低、设计周期短、成本低。
2、SPI FLASH与RPMC之间可以通过互连的内部IO引脚对进行内部相互通信。因此，当SPI FLASH和RPMC中的任意一个正在执行外部指令，并且另外一个空闲时，如果通过外部共享引脚接收到挂起指令，则正在执行外部指令的任意一个执行所述挂起指令，并可以通过互连的内部IO引脚对向空闲的另外一个发送已挂起的通知，使空闲的另外一个也执行所述挂起指令，从而可以保证SPI FLASH和RPMC的同步。
3、SPI FLASH和RPMC还可以同时执行不同的指令，即SPI FLASH和RPMC可以并行工作，因此，提高了芯片的性能。
4、多芯片封装可以把不同工艺的SPI FLASH和RPMC封装的一起，从而可以复用现有的资源，降低开发成本。
5、SPI FLASH的容量可以扩展，例如，可以增加单片SPI FLASH的容量，或者将多个SPI FLASH封装在一起。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明实施例所提供的一种SPI接口的增强型Flash芯片和一种芯片封装方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (11)

1.一种SPI接口的增强型Flash芯片，其特征在于，包括：
封装在一起的串行外设接口SPI FLASH和应答保护单调计数器RPMC；其中，
所述SPI FLASH和所述RPMC分别包括各自独立的控制器；
所述SPI FLASH与所述RPMC中的相同IO引脚互连，所述SPI FLASH与所述RPMC具有多个外部共享引脚，所述多个外部共享引脚包括：片选引脚CSB、时钟引脚SCLK、输入引脚SI、写保护引脚WPB、屏蔽外部指令引脚HOLDB和输出引脚SO，其中，所述CSB、SCLK、SI和SO为SPI接口的引脚，所述WPB和HOLDB为SPI接口的扩展引脚；
外部指令通过所述芯片的外部共享引脚中的CSB、SCLK和SI传输到所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令；
所述SPI FLASH和所述RPMC各自还包括内部IO引脚，所述SPIFLASH的内部IO引脚与所述RPMC的内部IO引脚互连，所述SPI FLASH与所述RPMC之间通过互连的内部IO引脚进行内部相互通信。
2.根据权利要求1所述的SPI接口的增强型Flash芯片，其特征在于：
当所述芯片通过外部共享引脚中的CSB、SCLK和SI接收到第一外部指令时，若SPI FLASH的控制器和RPMC的控制器分别判断为所述第一外部指令均需要SPI FLASH和RPMC执行，则所述SPI FLASH和所述RPMC各自按照所述第一外部命令执行相应操作；
若仅需要SPI FLASH和RPMC中的任意一个执行所述第一外部指令，则在所述SPI FLASH或所述RPMC按照所述第一外部命令执行相应操作的过程中，若所述芯片通过外部共享引脚接收到第二外部指令，并且仅需要所述SPI FLASH和RPMC中的另一个执行，则所述SPI FLASH和RPMC中的另一个按照所述第二外部命令执行相应操作。
3.根据权利要求1或2所述的SPI接口的增强型Flash芯片，其特征在于：
当所述SPI FLASH正在执行外部指令，并且所述RPMC空闲时，若所述芯片通过外部共享引脚接收到挂起指令，则所述SPI FLASH的控制器判断为需要SPI FLASH执行所述挂起指令，所述RPMC的控制器判断为不需要RPMC执行所述挂起指令；
所述SPI FLASH按照所述挂起指令挂起正在执行的操作后，通过所述互连的内部IO引脚向所述RPMC发送SPI FLASH已挂起的通知消息，所述RPMC收到所述通知消息后，通过执行所述挂起指令实现与所述SPI FLASH的同步。
4.根据权利要求1所述的SPI接口的增强型Flash芯片，其特征在于：
时钟信号通过所述芯片的SCLK传输到所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器分别根据所述时钟信号确定时钟周期；
片选信号依据已确定的时钟周期通过所述芯片的CSB传输到所述SPIFLASH与所述RPMC中，控制指令依据已确定的时钟周期通过所述芯片的SI传输到所述SPI FLASH与所述RPMC中，SPI FLASH的控制器和RPMC的控制器分别根据所述控制指令确定在所述SPI FLASH和所述RPMC中执行与所述指令对应的处理操作。
5.根据权利要求1所述的SPI接口的增强型Flash芯片，其特征在于：
所述SPI FLASH还包括与SPI FLASH相连的实现SPI FLASH功能的独立IO引脚，所述与SPI FLASH相连的独立IO引脚连接到所述芯片的外部独立引脚上；
所述RPMC还包括与RPMC相连的实现RPMC功能的独立IO引脚，所述与RPMC相连的独立IO引脚连接到所述芯片的另外的外部独立引脚上；
其中，所述与SPI FLASH相连的独立IO引脚和与所述RPMC相连的独立IO引脚互不相连。
6.根据权利要求1所述的SPI接口的增强型Flash芯片，其特征在于，所述SPI FLASH与所述RPMC中的相同IO引脚互连，所述SPI FLASH与所述RPMC具有多个外部共享引脚，包括：
所述SPI FLASH的IO引脚a_x与所述RPMC中的相同IO引脚b_y互连，并且所述SPI FLASH的IO引脚a_x连接到所述芯片的同一外部共享引脚PAD_z上，或者，所述RPMC中的相同IO引脚b_y连接到所述芯片的同一外部共享引脚PAD_z上；
其中，所述a表示SPI FLASH的IO引脚，所述x表示SPI FLASH的IO引脚标识；所述b表示RPMC的IO引脚，所述y表示RPMC的IO引脚标识；所述PAD表示芯片封装的IO引脚，所述z表示芯片封装的IO引脚标识。
7.根据权利要求1所述的SPI接口的增强型Flash芯片，其特征在于：
所述互连的内部IO引脚对为多个；
所述芯片的外部独立引脚为多个。
8.一种芯片封装方法，其特征在于，包括：
将需要封装的串行外设接口SPI FLASH和应答保护单调计数器RPMC放置在芯片载体上，所述SPI FLASH与所述RPMC相互独立；
将所述SPI FLASH与所述RPMC中的功能相同IO引脚采用金属引线互连；所述SPI FLASH与所述RPMC具有多个外部共享引脚，所述多个外部共享引脚包括：片选引脚CSB、时钟引脚SCLK、输入引脚SI、写保护引脚WPB、屏蔽外部指令引脚HOLDB和输出引脚SO，其中，所述CSB、SCLK、SI和SO为SPI接口的引脚，所述WPB和HOLDB为SPI接口的扩展引脚；
将所述SPI FLASH与所述RPMC中表示同一个状态位的内部IO引脚采用金属引线互连；
将所述SPI FLASH、所述RPMC和所述芯片载体塑封为具有RPMC功能的增强型Flash芯片。
9.根据权利要求8所述的芯片封装方法，其特征在于，还包括：
将所述SPI FLASH中实现SPI FLASH功能的独立IO引脚采用金属引线连接到所述芯片载体的外部独立引脚上；
将所述RPMC中实现RPMC功能的独立IO引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上；
其中，所述SPI FLASH中的独立IO引脚与所述RPMC中的独立IO引脚互不相连。
10.根据权利要求8或9所述的芯片封装方法，其特征在于，将所述SPI FLASH与所述RPMC中的相同IO引脚互连，所述SPI FLASH与所述RPMC具有多个外部共享引脚，包括：
将所述SPI FLASH的IO引脚a_x采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上，或者，将所述RPMC中的功能相同IO引脚b_y采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上；
其中，所述SPI FLASH的IO引脚a_x与所述RPMC中的IO引脚b_y为互连的功能相同IO引脚；
所述a表示SPI FLASH的IO引脚，所述x表示SPI FLASH的IO引脚标识；所述b表示RPMC的IO引脚，所述y表示RPMC的IO引脚标识；所述PAD表示芯片封装的IO引脚，所述z表示芯片封装的IO引脚标识。
11.根据权利要求8或9所述的芯片封装方法，其特征在于，所述将需要封装的串行外设接口SPI FLASH和应答保护单调计数器RPMC放置在芯片载体上，包括：
将所述SPI FLASH与所述RPMC并排放置在芯片载体上，或者，所述SPI FLASH与所述RPMC垂直叠放在芯片载体上；
当所述SPI FLASH与所述RPMC垂直叠放在芯片载体上时：
若所述SPI FLASH的面积大于所述RPMC的面积，则所述RPMC垂直叠放在所述SPI FLASH之上；
若所述RPMC的面积大于所述SPI FLASH的面积，则所述SPI FLASH垂直叠放在所述RPMC之上。
CN201310121611.7A 2013-04-09 2013-04-09 SPI接口的增强型Flash芯片及芯片封装方法 Active CN103258820B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310121611.7A CN103258820B (zh) 2013-04-09 2013-04-09 SPI接口的增强型Flash芯片及芯片封装方法
PCT/CN2013/078853 WO2014166172A1 (zh) 2013-04-09 2013-07-05 SPI接口的增强型Flash芯片及芯片封装方法
US14/412,205 US9836236B2 (en) 2013-04-09 2013-07-15 SPI interface enhanced flash chip and chip packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310121611.7A CN103258820B (zh) 2013-04-09 2013-04-09 SPI接口的增强型Flash芯片及芯片封装方法

Publications (2)

Publication Number Publication Date
CN103258820A CN103258820A (zh) 2013-08-21
CN103258820B true CN103258820B (zh) 2016-12-28

Family

ID=48962640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310121611.7A Active CN103258820B (zh) 2013-04-09 2013-04-09 SPI接口的增强型Flash芯片及芯片封装方法

Country Status (3)

Country Link
US (1) US9836236B2 (zh)
CN (1) CN103258820B (zh)
WO (1) WO2014166172A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245590B2 (en) * 2014-02-28 2016-01-26 Winbond Electronics Corporation Stacked die flash memory device with serial peripheral interface
US9214211B2 (en) 2014-05-15 2015-12-15 Winbond Electronics Corporation Methods of and apparatus for determining unique die identifiers for multiple memory die within a common package
US10846438B2 (en) 2014-07-24 2020-11-24 Nuvoton Technology Corporation RPMC flash emulation
US11675659B2 (en) * 2016-07-15 2023-06-13 Advanced Micro Devices, Inc. DDR memory error recovery
CN108804353A (zh) * 2017-04-26 2018-11-13 来扬科技股份有限公司 基于spi界面的多内存协作结构
CN111816646B (zh) * 2020-09-09 2020-12-08 武汉新芯集成电路制造有限公司 一种存储封装芯片及其信号处理方法
US11024351B1 (en) * 2020-09-15 2021-06-01 Winbond Electronics Corp. Memory device and operating method for controlling non-volatile memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254891A (zh) * 2011-08-01 2011-11-23 三星半导体(中国)研究开发有限公司 倒装芯片封装结构及其制造方法
CN102820302A (zh) * 2011-06-09 2012-12-12 北京兆易创新科技有限公司 封装的存储芯片、嵌入式设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051169B2 (en) * 2002-02-26 2006-05-23 Kyocera Wireless Corp. Memory configuration for a wireless communications device
CN103247612B (zh) * 2013-04-09 2015-09-23 北京兆易创新科技股份有限公司 一种增强型flash芯片和一种芯片封装方法
CN103246553B (zh) * 2013-04-09 2016-12-28 北京兆易创新科技股份有限公司 一种增强型Flash芯片和一种芯片封装方法
CN103258821B (zh) * 2013-04-09 2017-02-08 北京兆易创新科技股份有限公司 带硬复位功能的增强型Flash芯片及芯片封装方法
US20160180095A1 (en) * 2014-12-23 2016-06-23 Nitin V. Sarangdhar Measured boot capability

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820302A (zh) * 2011-06-09 2012-12-12 北京兆易创新科技有限公司 封装的存储芯片、嵌入式设备
CN102254891A (zh) * 2011-08-01 2011-11-23 三星半导体(中国)研究开发有限公司 倒装芯片封装结构及其制造方法

Also Published As

Publication number Publication date
CN103258820A (zh) 2013-08-21
WO2014166172A1 (zh) 2014-10-16
US9836236B2 (en) 2017-12-05
US20150186067A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
CN103258820B (zh) SPI接口的增强型Flash芯片及芯片封装方法
CN103247612B (zh) 一种增强型flash芯片和一种芯片封装方法
US11023272B2 (en) Dynamic reconfiguration of applications on a multi-processor embedded system
CN103150279B (zh) 一种主机与基板管理控制器共享设备的方法
CN103236428A (zh) 一种含有RPMC的增强型Flash芯片及其封装方法
CN105095139A (zh) 集成电路总线系统及其数据操作和传输方法
CN103219333B (zh) 增强型Flash芯片、封装方法和指令执行方法
CN104598405A (zh) 扩展芯片及可扩展的芯片系统及控制方法
CN103246553B (zh) 一种增强型Flash芯片和一种芯片封装方法
CN103280444B (zh) 增强型Flash的多芯片的封装芯片、同步方法和封装方法
CN103258821B (zh) 带硬复位功能的增强型Flash芯片及芯片封装方法
CN103247613B (zh) 增强型Flash的多芯片的封装芯片、通信方法和封装方法
CN103219334B (zh) 一种闪存封装芯片
CN104572015B (zh) 与fpga结合的flash芯片及指令处理方法
CN103247611B (zh) 一种增强型flash芯片和一种芯片封装方法
CN104795334A (zh) 模块化封装的集成电路芯片及其制作方法
US8385142B1 (en) Flexible data strobe signal bus structure for wirebond and flip-chip packaging
CN113448895A (zh) 存储集成芯片及其通信方法、封装结构及封装方法
CN203149572U (zh) 基于fpga芯片的eda综合实验平台
CN107665281B (zh) 一种基于fpga的处理器模拟方法
CN106502633A (zh) 一种可重构硬件透明编程的操作系统
CN102929812A (zh) 基于存储接口的可重构加速器映射方法
CN104103532A (zh) 一种多基板立体封装芯片方法
CN105243046A (zh) Sd卡的处理系统、sd卡的存储方法及读取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address