CN103247611B - 一种增强型flash芯片和一种芯片封装方法 - Google Patents

一种增强型flash芯片和一种芯片封装方法 Download PDF

Info

Publication number
CN103247611B
CN103247611B CN201310121590.9A CN201310121590A CN103247611B CN 103247611 B CN103247611 B CN 103247611B CN 201310121590 A CN201310121590 A CN 201310121590A CN 103247611 B CN103247611 B CN 103247611B
Authority
CN
China
Prior art keywords
flash
rpmc
pin
chip
external command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310121590.9A
Other languages
English (en)
Other versions
CN103247611A (zh
Inventor
胡洪
舒清明
张赛
张建军
刘江
潘荣华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201310121590.9A priority Critical patent/CN103247611B/zh
Publication of CN103247611A publication Critical patent/CN103247611A/zh
Application granted granted Critical
Publication of CN103247611B publication Critical patent/CN103247611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Abstract

本发明提供了一种增强型FLASH芯片和一种芯片封装方法，以解决设计复杂度高、设计周期长、设计成本高的问题。所述增强型FLASH芯片，包括：封装在一起的FLASH和应答保护单调计数器RPMC；其中，所述FLASH和所述RPMC分别包括各自独立的控制器；所述FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上；所述FLASH与所述RPMC的内部无需互连；外部指令通过所述芯片的外部共享引脚传输到所述FLASH与所述RPMC中，FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令。本发明可以减小封装面积，降低设计成本，芯片设计复杂度低、设计周期短。

Description

一种增强型FLASH芯片和一种芯片封装方法
技术领域
本发明涉及芯片技术领域，特别是涉及一种增强型FLASH芯片和一种芯片封装方法。
背景技术
含有应答保护单调计算器（Replay Protection Monotonic Counter，RPMC）的增强型FLASH是Intel将主推的基本输入输出系统（Basic Input-OutputSystem，BIOS）芯片。它包含一个大容量的FLASH芯片和RPMC电路。其中，FLASH芯片的容量可以为8M、16M、32M、64M、128M、256M或者更高，用来存储CPU BIOS的代码和数据；RPMC电路保证读写数据的机密性和完整性。RPMC电路与其集成的FLASH一起构成了个人计算机（PersonalComputer，PC）系统中BIOS的硬件平台。
目前，在设计具有RPMC功能的芯片时，设计者通常会把大容量FLASH和RPMC集成在一个芯片上，即RPMC电路和FLASH一起设计。
但是，这种设计方法存在以下缺点：由于需要将FLASH和RPMC集成在一个芯片上，因此单片芯片的面积大、封装面积大，导致设计成本较高；并且RPMC电路和FLASH一起设计，导致芯片设计复杂度高、设计周期长。
发明内容
本发明提供一种增强型FLASH芯片和一种芯片封装方法，以解决设计复杂度高、设计周期长、设计成本高的问题。
为了解决上述问题，本发明公开了一种增强型FLASH芯片，包括：
封装在一起的FLASH和应答保护单调计数器RPMC；其中，
所述FLASH和所述RPMC分别包括各自独立的控制器；
所述FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上；所述FLASH与所述RPMC的内部无需互连；
外部指令通过所述芯片的外部共享引脚传输到所述FLASH与所述RPMC中，FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令。
优选地，所述FLASH还包括与FLASH相连的实现FLASH功能的独立IO引脚，所述与FLASH相连的独立IO引脚连接到所述芯片的外部独立引脚上；所述RPMC还包括与RPMC相连的实现RPMC功能的独立IO引脚，所述与RPMC相连的独立IO引脚连接到所述芯片的另外的外部独立引脚上；其中，所述与FLASH相连的独立IO引脚和与所述RPMC相连的独立IO引脚互不相连。
优选地，所述FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上，包括：所述FLASH的IO引脚a_x与所述RPMC中的相同IO引脚b_y互连，并且所述FLASH的IO引脚a_x连接到所述芯片的同一外部共享引脚PAD_z上，或者，所述RPMC中的相同IO引脚b_y连接到所述芯片的同一外部共享引脚PAD_z上；其中，所述a表示FLASH的IO引脚，所述x表示FLASH的IO引脚标识；所述b表示RPMC的IO引脚，所述y表示RPMC的IO引脚标识；所述PAD表示芯片封装的IO引脚，所述z表示芯片封装的IO引脚标识。
优选地，当所述芯片通过外部共享引脚接收到第一外部指令时，若FLASH的控制器和RPMC的控制器分别判断为所述第一外部指令均需要FLASH和RPMC执行，则所述FLASH和所述RPMC各自按照所述第一外部指令执行相应操作；若仅需要FLASH和RPMC中的任意一个执行所述第一外部指令，则在所述FLASH或所述RPMC按照所述第一外部指令执行相应操作的过程中，若所述芯片通过外部共享引脚接收到第二外部指令，并且仅需要所述FLASH和RPMC中的另一个执行，则所述FLASH和RPMC中的另一个按照所述第二外部指令执行相应操作。
优选地，在所述芯片中，所述FLASH与所述RPMC并排封装，或者，所述FLASH与所述RPMC垂直叠加封装。
优选地，当所述FLASH与所述RPMC垂直叠加封装时：若所述FLASH的面积大于所述RPMC的面积，则所述RPMC垂直叠放在所述FLASH之上；若所述RPMC的面积大于所述FLASH的面积，则所述FLASH垂直叠放在所述RPMC之上。
本发明还提供了一种芯片封装方法，包括：
将需要封装的FLASH和应答保护单调计数器RPMC放置在芯片载体上，所述FLASH与所述RPMC相互独立；
将所述FLASH与所述RPMC中的相同IO引脚采用金属引线互连；
将所述互连后的相同IO引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上；
将所述FLASH、所述RPMC和所述芯片载体塑封为具有RPMC功能的增强型FLASH芯片；
其中，所述FLASH与所述RPMC的内部无需互连。
优选地，所述方法还包括：将所述FLASH中实现FLASH功能的独立IO引脚采用金属引线连接到所述芯片载体的外部独立引脚上；将所述RPMC中实现RPMC功能的独立IO引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上；其中，所述FLASH中的独立IO引脚与所述RPMC中的独立IO引脚互不相连。
优选地，将所述互连后的相同IO引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上，包括：将所述FLASH的IO引脚a_x采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上，或者，将所述RPMC中的相同IO引脚b_y采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上；其中，所述FLASH的IO引脚a_x与所述RPMC中的IO引脚b_y为互连的相同IO引脚；所述a表示FLASH的IO引脚，所述x表示FLASH的IO引脚标识；所述b表示RPMC的IO引脚，所述y表示RPMC的IO引脚标识；所述PAD表示芯片封装的IO引脚，所述z表示芯片封装的IO引脚标识。
优选地，所述将需要封装的FLASH和应答保护单调计数器RPMC放置在芯片载体上，包括：将所述FLASH与所述RPMC并排放置在芯片载体上，或者，所述FLASH与所述RPMC垂直叠放在芯片载体上；当所述FLASH与所述RPMC垂直叠放在芯片载体上时：若所述FLASH的面积大于所述RPMC的面积，则所述RPMC垂直叠放在所述FLASH之上；若所述RPMC的面积大于所述FLASH的面积，则所述FLASH垂直叠放在所述RPMC之上。
与现有技术相比，本发明包括以下优点：
1、本发明实施例所提出的具有RPMC功能的增强型FLASH芯片是将FLASH和RPMC封装在一起；其中，所述FLASH和所述RPMC分别包括各自独立的控制器；所述FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上；外部指令通过所述芯片的外部共享引脚传输到FLASH与RPMC中，FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令。本发明实施例中，由于将FLASH和RPMC封装在一起，从而可以减小封装面积，降低设计成本；并且，FLASH电路模块可以重复利用现有的FLASH芯片，设计者只需设计RPMC电路模块即可，因此，芯片设计复杂度低、设计周期短、成本低。
2、FLASH和RPMC无需内部的互连通信，因此可以减少互连所需的引线，降低成本；并且，无需对原有的FLASH进行改版。
3、FLASH和RPMC还可以同时执行不同的指令，即FLASH和RPMC可以并行工作，因此，提高了芯片的性能。
4、多芯片封装可以把不同工艺的FLASH和RPMC封装在一起，从而可以复用现有的资源，降低开发成本。
5、FLASH的容量可以扩展，例如，可以增加单片FLASH的容量，或者将多个FLASH封装在一起。
附图说明
图1是本发明实施例二所述的一种具有RPMC功能的增强型FLASH芯片的逻辑连接示意图；
图2是本发明实施例二所述的一种具有RPMC功能的增强型FLASH芯片的封装原理图；
图3是本发明实施例三所述的一种芯片封装方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明实施例提出了一种利用多芯片封装方法实现RPMC功能的增强型FLASH芯片，通过在FLASH芯片的基础上，将RPMC与FLASH芯片一起封装，从而形成一个具有RPMC功能的增强型FLASH芯片，RPMC和FLASH可以共享统一的引脚。本发明实施例降低了芯片的设计复杂度和设计成本。
下面通过具体的实施例进行详细说明。
实施例一：
本发明实施例一提出了一种具有RPMC功能的增强型FLASH芯片，所述增强型FLASH芯片可以包括：封装在一起的FLASH和RPMC。
本发明实施例中，FLASH和RPMC可以是各自独立的芯片。FLASH可以选择不同的容量来满足不同系统的需求，该FLASH可以复用已设计好的FLASH芯片，因此不必重新设计，大大减少了开发周期；RPMC具备了应答保护单调计数的功能，也可以单独使用。
在本发明实施例提出的具有RPMC功能的芯片中，所述FLASH和所述RPMC可以分别包括各自独立的控制器。对于外部发来的指令，会通过各自独立的控制器控制FLASH和RPMC分别接收、译码，当译码成功后，执行相应的操作。
另外，FLASH和RPMC分别具有多个引脚，并且FLASH和RPMC中可以具有相同的IO引脚，即FLASH的一些引脚和RPMC的一些引脚功能相同。封装时，对于这些相同的IO引脚可以将其互连，并且连接到所述芯片的同一外部共享引脚上。所述封装后的芯片也可以具有多个外部共享引脚，其中每个外部共享引脚与FLASH和RPMC的相同IO引脚相连。例如，FLASH中的IO引脚CE可以实现串行外设接口（Serial Peripheral Interface，SPI）的功能，RPMC中的IO引脚CSE也可以实现SPI接口的功能，此时，FLASH中的IO引脚CE和RPMC中的IO引脚CSE即可为相同的IO引脚，因此，可以将这两个引脚CE和CSE互连。
外部指令可以通过所述芯片的外部共享引脚传输到所述FLASH与所述RPMC中，然后通过FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令，并根据判断的结果控制FLASH和RPMC执行相应操作。换而言之，外部发送的指令会被FLASH和RPMC同时接收到。具体地，外部指令先通过所述芯片的外部共享引脚传输进来，然后FLASH和RPMC中连接到所述外部共享引脚的相同IO引脚接收所述外部指令，然后FLASH的控制器和RPMC的控制器分别进行判断。
此外，本发明实施例中，所述FLASH与所述RPMC的内部无需互连，即FLASH与RPMC之间不需要单独的内部通信。这样，可以减少互连所需的引线，降低成本；并且，无需对原有的FLASH进行改版。
综上所述，本发明实施例中，由于将FLASH和RPMC封装在一起，从而可以减小封装面积，降低设计成本；并且，FLASH电路模块可以重复利用现有的FLASH芯片，设计者只需设计RPMC电路模块即可，因此，芯片设计复杂度低、设计周期短、成本低。
实施例二：
下面，通过本发明实施例二对所述具有RPMC功能的增强型FLASH芯片进行详细介绍。
参照图1，示出了本发明实施例二所述的一种具有RPMC功能的增强型FLASH芯片的逻辑连接示意图。
从图1可以看出，本发明实施例所述的具有RPMC功能的增强型FLASH芯片可以包括封装在一起的FLASH和RPMC。
其中，FLASH和RPMC中都分别包括多个引脚，可以将RPMC和FLASH中的相同IO引脚连接到同一套外部共享引脚上，外部发送的指令会被RPMC和FLASH同时接收到，RPMC和FLASH可以作出相应的响应；RPMC和FLASH也会具有各自独立的IO引脚。并且，FLASH和RPMC无需内部的互连通信。两个芯片封装在一起，实现了具有RPMC功能的FLASH。
本发明实施例中，所述增强型FLASH芯片的引脚可以包括以下两种：
1、外部共享引脚
本发明实施例中，FLASH和RPMC中包括相同的IO引脚，所述FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上，所述外部共享引脚可以为多个。
例如，图1中的IO_0，IO_1，…，IO_n即为所述的芯片的外部共享接口，FLASH中与IO_0，IO_1，…，IO_n连接的IO接口、以及RPMC中与IO_0，IO_1，…，IO_n连接的IO接口，即为FLASH和RPMC中相同的IO接口。其中，n为自然数。
需要说明的是，由于图1为芯片的逻辑连接示意图，因此其中的IO_0，IO_1，…，IO_n均称为接口，该逻辑连接图中的这些接口在芯片的物理连接上即称为引脚。
本发明实施例中，所述FLASH和所述RPMC分别包括各自独立的控制器，外部指令可以通过所述芯片的外部共享引脚传输到所述FLASH与所述RPMC中，FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令。
优选地，当所述芯片通过外部共享引脚接收到外部指令时，可以执行以下过程：
当所述芯片通过外部共享引脚接收到第一外部指令时，若FLASH的控制器和RPMC的控制器分别判断为所述第一外部指令均需要FLASH和RPMC执行，则所述FLASH和所述RPMC各自按照所述第一外部指令执行相应操作；
若仅需要FLASH和RPMC中的任意一个执行所述第一外部指令，则在所述FLASH或所述RPMC按照所述第一外部指令执行相应操作的过程中，若所述芯片通过外部共享引脚接收到第二外部指令，并且仅需要所述FLASH和RPMC中的另一个执行，则所述FLASH和RPMC中的另一个按照所述第二外部指令执行相应操作。
例如，如果芯片接收到外部指令a，此时外部指令a会通过外部共享引脚同时传输到所述FLASH与所述RPMC中，FLASH的控制器和RPMC的控制器都会判断各自是否执行所述外部指令。若通过FLASH的控制器判断为需要FLASH执行外部指令a，通过RPMC的控制器判断为需要RPMC执行外部指令a，则FLASH和RPMC可以同时按照所述外部指令a执行对应指令a的操作；
如果芯片接收到外部指令b（例如，编程指令PROGRAM或者擦除指令ERASE），此时通过FLASH的控制器判断为需要FLASH执行外部指令b，通过RPMC的控制器判断为不需要RPMC执行外部指令b，则由FLASH按照所述外部指令b执行对应指令b的操作。在FLASH执行所述外部指令b的过程中，如果芯片又接收到外部指令c，通过FLASH的控制器判断为不需要FLASH执行外部指令c，通过RPMC的控制器判断为需要RPMC执行外部指令c，则可以由RPMC按照所述外部指令c执行对应指令c的操作。此时，FLASH执行指令b与RPMC执行指令c的过程并行，即对于封装后的芯片而言，在一个时刻可以并行执行多种操作。
同样的，如果芯片接收到外部指令d，此时通过FLASH的控制器判断为不需要FLASH执行外部指令d，通过RPMC的控制器判断为需要RPMC执行外部指令d，则可以由RPMC按照所述外部指令d执行对应指令d的操作。在RPMC执行所述外部指令d的过程中，如果芯片又接收到外部指令e，通过FLASH的控制器判断为需要FLASH执行外部指令e，通过RPMC的控制器判断为不需要RPMC执行外部指令e，则可以由FLASH按照所述外部指令e执行对应指令e的操作。同样，RPMC执行指令d与FLASH执行指令e的过程并行。
因此，通过上述过程，FLASH和RPMC可以同时执行相同的指令或不同的指令，从而实现FLASH和RPMC并行执行指令的过程，提高了封装芯片的性能。例如，FLASH在执行程序（PROGRAM）或擦除（ERASE）的过程中，RPMC可以并行执行其他指令。
2、外部独立引脚
本发明实施例中，所述增强型FLASH芯片上的外部独立引脚可以包括以下两种：
（1）与FLASH相关的外部独立引脚
本发明实施例中，所述FLASH中还包括与FLASH相连的实现FLASH功能的独立IO引脚，所述与FLASH相连的独立IO引脚连接到所述芯片的外部独立引脚（即与FLASH相关的外部独立引脚）上。通常，所述与FLASH相连的独立IO引脚会实现FLASH的一些特定功能，例如，所述独立IO引脚可以是硬复位引脚（Hardware reset PIN），或者是写保护引脚（Write protectPIN），或者是FLASH兼容的其他类型的引脚，如I2C（Inter－IntegratedCircuit，集成电路之间）、SPI（Serial Peripheral Interface，串行外设接口）、串口、并口等，外部可以通过这些引脚单独访问FLASH。
例如，图1中的IO_F_0，…，IO_F_n即为所述芯片上与FLASH相关的外部独立接口，FLASH中与IO_F_0，…，IO_F_n连接的IO接口即为所述与FLASH相连的独立IO接口。其中，n为自然数。如前所述，图1所示逻辑连接图中的这些接口IO_F_0，…，IO_F_n在芯片的物理连接上即称为引脚。
本发明实施例中，外部指令可以通过所述芯片上与FLASH相关的外部独立引脚传输到所述FLASH中，FLASH的控制器可以判断是否需要FLASH执行所述外部指令，如果需要，则由FLASH按照所述外部指令执行相应操作。
（2）与RPMC相关的外部独立引脚
本发明实施例中，所述RPMC中还包括与RPMC相连的实现RPMC功能的独立IO引脚，所述与RPMC相连的独立IO引脚连接到所述芯片的另外的外部独立引脚（即与RPMC相关的外部独立引脚）上。通常，所述与RPMC相连的独立IO引脚会实现RPMC的一些特定功能，例如，所述独立IO引脚可以是硬复位引脚（Hardware reset PIN），或者是写保护引脚（Writeprotect PIN），或者是RPMC兼容的其他类型的引脚，如I2C（Inter－IntegratedCircuit，集成电路之间）、SPI（Serial Peripheral Interface，串行外设接口）、串口、并口等，外部可以通过这些引脚单独访问RPMC。
例如，图1中的IO_R_0，…，IO_R_n即为所述芯片上与的RPMC相关的外部独立接口，RPMC中与IO_R_0，…，IO_R_n连接的IO接口即为所述与RPMC相连的独立IO接口。其中，n为自然数。如前所述，图1所示逻辑连接图中的这些接口IO_R_0，…，IO_R_n在芯片的物理连接上即称为引脚。
本发明实施例中，外部指令可以通过所述芯片上与RPMC相关的外部独立引脚传输到所述RPMC中，RPMC的控制器可以判断是否需要RPMC执行所述外部指令，如果需要，则由RPMC按照所述外部指令执行相应操作。
在上述（1）和（2）中，所述与FLASH相连的独立IO引脚和与所述RPMC相连的独立IO引脚互不相连。
当然，在其他实施例中，所述封装后的芯片也可以不具有上述的外部独立引脚，本发明对此不做限定。
下面，结合图2介绍一下各个引脚之间具体是如何物理连接的，图2是本发明实施例二所述的一种具有RPMC功能的增强型FLASH芯片的封装原理图。
图2中，Package为封装包，或者称为封装后的芯片，Die_a为FLASH，Die_b为RPMC，FLASH的面积大于RPMC的面积。图2中，PAD_0，…，PAD_#，…，PAD_n为芯片的IO引脚，其中包括了外部共享引脚和外部独立引脚；Pin_a_0，…，Pin_a_#，…，Pin_a_n为FLASH的IO引脚，其中包括了与RPMC相同的IO引脚、以及与FLASH相连的实现FLASH功能的独立IO引脚；Pin_b_0，…，Pin_b_#，…，Pin_b_n为RPMC的IO引脚，其中包括了与FLASH相同的IO引脚、以及与RPMC相连的实现RPMC功能的独立IO引脚。其中，n为自然数，#代表0到n之间的任意一个数。
I、外部共享引脚的连接
本发明实施例中，所述FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上，可以包括：
所述FLASH的IO引脚a_x与所述RPMC中的相同IO引脚b_y互连，并且所述FLASH的IO引脚a_x连接到所述芯片的同一外部共享引脚PAD_z上；
例如，图2中右上角处，Pin_a_0（即a_x，x=0）与Pin_b_#（即b_y，y=#）互连，并且Pin_a_0连接到芯片的同一外部共享引脚PAD_0（即PAD_z，z=0）上；以及图2中右下角处，Pin_a_#（即a_x，x=#）与RPMC中的某一相同IO引脚（图中未标明，以省略号表示）互连，并且Pin_a_#连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上。上述两种均属于该种外部共享引脚连接的情况。
或者，
所述FLASH的IO引脚a_x与所述RPMC中的相同IO引脚b_y互连，所述RPMC中的相同IO引脚b_y连接到所述芯片的同一外部共享引脚PAD_z上。
例如，图2中左上角处，Pin_a_#（即a_x，x=#）与Pin_b_#（即b_y，y=#）互连，Pin_b_#连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上；以及图2中，Pin_a_n（即a_x，x=n）与Pin_b_0（即b_y，y=0）互连，Pin_b_0连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上。上述两种均属于该种外部共享引脚连接的情况。
其中，所述a表示FLASH的IO引脚，所述x表示FLASH的IO引脚标识，x=0，1，…，n；所述b表示RPMC的IO引脚，所述y表示RPMC的IO引脚标识，y=0，1，…，n；所述PAD表示芯片封装的IO引脚，所述z表示芯片封装的IO引脚标识，z=0，1，…，n。
II、外部独立引脚的连接
（i）所述与FLASH相连的独立IO引脚连接到所述芯片的外部独立引脚上，可以包括：所述FLASH的IO引脚a_x连接到所述芯片的外部独立引脚PAD_z上。
例如，图2中左下角处，与FLASH相连的某一独立IO引脚a_x（图中未标明，以省略号表示）连接到所述芯片的外部独立引脚PAD_n（即PAD_z，z=n）上。
（ii）所述与RPMC相连的独立IO引脚连接到所述芯片的另外的外部独立引脚上，可以包括：所述RPMC的IO引脚b_y连接到所述芯片的外部独立引脚PAD_z上。
例如，图2中，与RPMC相连的独立IO引脚Pin_b_n（即b_y，y=n）连接到所述芯片的某一外部独立引脚PAD_z上（图中未标明，以省略号表示）。
对于图2中其它引脚的连接，本发明实施例在此不再详细论述。
最后，需要说明的是，图2中FLASH与RPMC是垂直叠加封装的，在所述芯片中，所述FLASH与所述RPMC也可以并排封装，本发明实施例对此并不加以限制。并且，当所述FLASH与所述RPMC垂直叠加封装时：若所述FLASH的面积大于所述RPMC的面积，则所述RPMC垂直叠放在所述FLASH之上；若所述RPMC的面积大于所述FLASH的面积，则所述FLASH垂直叠放在所述RPMC之上，即图2中也可以是Die_a为RPMC，Die_b为FLASH。
而且，本发明实施例可以把不同工艺的FLASH和RPMC封装在一起，从而可以复用现有的资源，降低开发成本。
综上所述，本发明实施例提出了一种利用多芯片封装方法实现RPMC功能的增强型FLASH芯片，通过在FLASH芯片的基础上，将RPMC与FLASH芯片一起封装，从而形成一个具有RPMC功能的芯片，RPMC和FLASH可以共享统一的引脚。本发明实施例降低了芯片的设计复杂度和设计成本。另外，本发明实施例中，FLASH和RPMC还可以同时执行相同的指令，或者同时执行不同的指令，即FLASH和RPMC可以并行工作，因此，提高了芯片的性能。
实施例三：
下面，通过本发明实施例三介绍上述增强型FLASH芯片的具体封装方法。
参照图3，示出了本发明实施例三所述的一种芯片封装方法的流程图，所述封装方法可以包括：
步骤300，将需要封装的FLASH和应答保护单调计数器RPMC放置在芯片载体上，所述FLASH与所述RPMC相互独立。
本发明实施例中，主要是将FLASH和RPMC封装在一起，从而得到具有RPMC功能的芯片，并且芯片中所述FLASH与所述RPMC相互独立。
首先，可以将需要封装的FLASH和RPMC放置在芯片载体上，本发明实施例所述的芯片载体可以对应于图2中的Package。
优选地，该步骤300可以包括：将所述FLASH与所述RPMC并排放置在芯片载体上，即放置为一层，或者，所述FLASH与所述RPMC垂直叠放在芯片载体上，即放置为多层。
图2所示的封装原理即为将所述FLASH与所述RPMC垂直叠放在芯片载体上。
本发明实施例中，当所述FLASH与所述RPMC垂直叠放在芯片载体上时：
若所述FLASH的面积大于所述RPMC的面积，则所述RPMC垂直叠放在所述FLASH之上；
若所述RPMC的面积大于所述FLASH的面积，则所述FLASH垂直叠放在所述RPMC之上。
步骤302，将所述FLASH与所述RPMC中的相同IO引脚采用金属引线互连。
本发明实施例中，FLASH与RPMC中会存在一些功能相同的IO引脚，对于这些相同的IO引脚可以采用金属引线互连。具体的，可以将所述FLASH的IO引脚a_x与所述RPMC中的相同IO引脚b_y采用金属引线互连。
步骤304，将所述互连后的相同IO引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上。
优选地，该步骤304可以包括：将所述FLASH的IO引脚a_x采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上，或者，将所述RPMC中的相同IO引脚b_y采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上；
其中，所述FLASH的IO引脚a_x与所述RPMC中的IO引脚b_y为互连的相同IO引脚；
所述a表示FLASH的IO引脚，所述x表示FLASH的IO引脚标识；所述b表示RPMC的IO引脚，所述y表示RPMC的IO引脚标识；所述PAD表示芯片的IO引脚，所述z表示芯片的IO引脚标识。
上述步骤302-步骤304可以结合为外部共享引脚连接的情况。例如，图2中右上角处，Pin_a_0（即a_x，x=0）与Pin_b_#（即b_y，y=#）互连，Pin_a_0连接到芯片的同一外部共享引脚PAD_0（即PAD_z，z=0）上；图2中右下角处，Pin_a_#（即a_x，x=#）与RPMC中的相同IO引脚互连，Pin_a_#连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上，以及图2中左上角处，Pin_a_#（即a_x，x=#）与Pin_b_#（即b_y，y=#）互连，Pin_b_#连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上；图2中，Pin_a_n（即a_x，x=n）与Pin_b_0（即b_y，y=0）互连，Pin_b_0连接到芯片的同一外部共享引脚PAD_#（即PAD_z，z=#）上。上述情况均属于外部共享引脚连接的情况。
图2中的用于连接两个引脚的虚线即可代表本发明实施例所述的金属引线。
优选地，本发明实施例还可以包括步骤306和步骤308，如下：
步骤306，将所述FLASH中实现FLASH功能的独立IO引脚采用金属引线连接到所述芯片载体的外部独立引脚上。
本发明实施例中，所述FLASH中还可以包括实现FLASH功能的独立IO引脚，可以将这些FLASH中的独立IO引脚采用金属引线连接到所述芯片载体的外部独立引脚上。
例如，图2中左下角处，与FLASH相连的独立IO引脚a_x通过金属引线连接到所述芯片的外部独立引脚PAD_n（即PAD_z，z=n）上。
步骤308，将所述RPMC中实现RPMC功能的独立IO引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上。
同样的，所述RPMC中还可以包括实现RPMC功能的独立IO引脚，可以将这些RPMC中的独立IO引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上。
例如，图2中，与RPMC相连的独立IO引脚Pin_b_n（即b_y，y=n）通过金属引线连接到所述芯片的外部独立引脚PAD_z上。
其中，所述FLASH中的独立IO引脚与所述RPMC中的独立IO引脚互不相连。
步骤310，将所述FLASH、所述RPMC和所述芯片载体塑封为具有RPMC功能的增强型FLASH芯片。
在经过上述步骤300-步骤308之后，完成了FLASH和RPMC的放置以及芯片上各个引脚的连接，最后，即可将所述FLASH、所述RPMC和所述芯片载体塑封为具有RPMC功能的芯片，塑封之后即完成了芯片的封装。其中，所述FLASH与所述RPMC的内部无需互连。
需要说明的是，本发明实施例对具体的封装工艺不做任何限定。
综上所述，本发明实施例可以包括以下优点：
1、由于将FLASH和RPMC封装在一起，从而可以减小封装面积，降低设计成本；并且，FLASH电路模块可以重复利用现有的FLASH芯片，设计者只需设计RPMC电路模块即可，因此，芯片设计复杂度低、设计周期短、成本低。
2、FLASH和RPMC无需内部的互连通信，因此可以减少互连所需的引线，降低成本；并且，无需对原有的FLASH进行改版。
3、FLASH和RPMC还可以同时执行不同的指令，即FLASH和RPMC可以并行工作，因此，提高了芯片的性能。
4、多芯片封装可以把不同工艺的FLASH和RPMC封装在一起，从而可以复用现有的资源，降低开发成本。
5、FLASH的容量可以扩展，例如，可以增加单片FLASH的容量，或者将多个FLASH封装在一起。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域技术人员易于想到的是：上述各个实施例的任意组合应用都是可行的，故上述各个实施例之间的任意组合都是本发明的实施方案，但是由于篇幅限制，本说明书在此就不一一详述了。
对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种具有RPMC功能的增强型FLASH芯片和一种芯片封装方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种增强型FLASH芯片，其特征在于，包括：
封装在一起的FLASH和应答保护单调计数器RPMC；其中，
所述FLASH和所述RPMC分别包括各自独立的控制器；
所述FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上；所述FLASH与所述RPMC的内部无需互连；
外部指令通过所述芯片的外部共享引脚传输到所述FLASH与所述RPMC中，FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令。
2.根据权利要求1所述的增强型FLASH芯片，其特征在于：
所述FLASH还包括与FLASH相连的实现FLASH功能的独立IO引脚，所述与FLASH相连的独立IO引脚连接到所述芯片的外部独立引脚上；
所述RPMC还包括与RPMC相连的实现RPMC功能的独立IO引脚，所述与RPMC相连的独立IO引脚连接到所述芯片的另外的外部独立引脚上；
其中，所述与FLASH相连的独立IO引脚和与所述RPMC相连的独立IO引脚互不相连。
3.根据权利要求1或2所述的增强型FLASH芯片，其特征在于，所述FLASH与所述RPMC中的相同IO引脚互连，并且连接到所述芯片的同一外部共享引脚上，包括：
所述FLASH的IO引脚a_x与所述RPMC中的相同IO引脚b_y互连，并且所述FLASH的IO引脚a_x连接到所述芯片的同一外部共享引脚PAD_z上，或者，所述RPMC中的相同IO引脚b_y连接到所述芯片的同一外部共享引脚PAD_z上；
其中，所述a表示FLASH的IO引脚，所述x表示FLASH的IO引脚标识；所述b表示RPMC的IO引脚，所述y表示RPMC的IO引脚标识；所述PAD表示芯片封装的IO引脚，所述z表示芯片封装的IO引脚标识。
4.根据权利要求1或2所述的增强型FLASH芯片，其特征在于：
当所述芯片通过外部共享引脚接收到第一外部指令时，若FLASH的控制器和RPMC的控制器分别判断为所述第一外部指令均需要FLASH和RPMC执行，则所述FLASH和所述RPMC各自按照所述第一外部指令执行相应操作；
若仅需要FLASH和RPMC中的任意一个执行所述第一外部指令，则在所述FLASH或所述RPMC按照所述第一外部指令执行相应操作的过程中，若所述芯片通过外部共享引脚接收到第二外部指令，并且仅需要所述FLASH和RPMC中的另一个执行，则所述FLASH和RPMC中的另一个按照所述第二外部指令执行相应操作。
5.根据权利要求1或2所述的增强型FLASH芯片，其特征在于：
在所述芯片中，所述FLASH与所述RPMC并排封装，或者，所述FLASH与所述RPMC垂直叠加封装。
6.根据权利要求5所述的增强型FLASH芯片，其特征在于，当所述FLASH与所述RPMC垂直叠加封装时：
若所述FLASH的面积大于所述RPMC的面积，则所述RPMC垂直叠放在所述FLASH之上；
若所述RPMC的面积大于所述FLASH的面积，则所述FLASH垂直叠放在所述RPMC之上。
7.一种芯片封装方法，其特征在于，包括：
将需要封装的FLASH和应答保护单调计数器RPMC放置在芯片载体上，所述FLASH与所述RPMC相互独立；
将所述FLASH与所述RPMC中的相同IO引脚采用金属引线互连；
将所述互连后的相同IO引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上；
将所述FLASH、所述RPMC和所述芯片载体塑封为具有RPMC功能的增强型FLASH芯片；
其中，所述FLASH与所述RPMC的内部无需互连。
8.根据权利要求7所述的芯片封装方法，其特征在于，还包括：
将所述FLASH中实现FLASH功能的独立IO引脚采用金属引线连接到所述芯片载体的外部独立引脚上；
将所述RPMC中实现RPMC功能的独立IO引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上；
其中，所述FLASH中的独立IO引脚与所述RPMC中的独立IO引脚互不相连。
9.根据权利要求7或8所述的芯片封装方法，其特征在于，将所述互连后的相同IO引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上，包括：
将所述FLASH的IO引脚a_x采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上，或者，将所述RPMC中的相同IO引脚b_y采用金属引线连接到所述芯片载体的同一外部共享引脚PAD_z上；
其中，所述FLASH的IO引脚a_x与所述RPMC中的IO引脚b_y为互连的相同IO引脚；
所述a表示FLASH的IO引脚，所述x表示FLASH的IO引脚标识；所述b表示RPMC的IO引脚，所述y表示RPMC的IO引脚标识；所述PAD表示芯片封装的IO引脚，所述z表示芯片封装的IO引脚标识。
10.根据权利要求7或8所述的芯片封装方法，其特征在于，所述将需要封装的FLASH和应答保护单调计数器RPMC放置在芯片载体上，包括：
将所述FLASH与所述RPMC并排放置在芯片载体上，或者，所述FLASH与所述RPMC垂直叠放在芯片载体上；
当所述FLASH与所述RPMC垂直叠放在芯片载体上时：
若所述FLASH的面积大于所述RPMC的面积，则所述RPMC垂直叠放在所述FLASH之上；
若所述RPMC的面积大于所述FLASH的面积，则所述FLASH垂直叠放在所述RPMC之上。
CN201310121590.9A 2013-04-09 2013-04-09 一种增强型flash芯片和一种芯片封装方法 Active CN103247611B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310121590.9A CN103247611B (zh) 2013-04-09 2013-04-09 一种增强型flash芯片和一种芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310121590.9A CN103247611B (zh) 2013-04-09 2013-04-09 一种增强型flash芯片和一种芯片封装方法

Publications (2)

Publication Number Publication Date
CN103247611A CN103247611A (zh) 2013-08-14
CN103247611B true CN103247611B (zh) 2015-09-09

Family

ID=48927008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310121590.9A Active CN103247611B (zh) 2013-04-09 2013-04-09 一种增强型flash芯片和一种芯片封装方法

Country Status (1)

Country Link
CN (1) CN103247611B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002102B2 (en) * 2015-03-13 2018-06-19 Microchip Technology Incorporated Low-pin microcontroller device with multiple independent microcontrollers
CN111243644B (zh) * 2019-12-30 2020-10-20 深圳市芯天下技术有限公司 增强型flash的计数方法及增强型flash

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8359586B1 (en) * 2007-08-20 2013-01-22 The Mathworks, Inc. Code generation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8429313B2 (en) * 2004-05-27 2013-04-23 Sandisk Technologies Inc. Configurable ready/busy control
CN1700642A (zh) * 2005-05-25 2005-11-23 北京兆日科技有限责任公司 一种单调计数器的实现方法
US8205038B2 (en) * 2009-10-14 2012-06-19 Giga-Byte Technology Co., Ltd. Flash memory accessing apparatus and accessing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8359586B1 (en) * 2007-08-20 2013-01-22 The Mathworks, Inc. Code generation

Also Published As

Publication number Publication date
CN103247611A (zh) 2013-08-14

Similar Documents

Publication Publication Date Title
CN103247612B (zh) 一种增强型flash芯片和一种芯片封装方法
CN103236428B (zh) 一种含有RPMC的增强型Flash芯片及其封装方法
CN103258820B (zh) SPI接口的增强型Flash芯片及芯片封装方法
CN102210022B (zh) 包括多个封装的半导体芯片的固态驱动器或者其它存储装置
CN104598405A (zh) 扩展芯片及可扩展的芯片系统及控制方法
CN103219333B (zh) 增强型Flash芯片、封装方法和指令执行方法
CN103247611B (zh) 一种增强型flash芯片和一种芯片封装方法
CN104572015A (zh) 与fpga结合的flash芯片及指令处理方法
CN103247613B (zh) 增强型Flash的多芯片的封装芯片、通信方法和封装方法
CN106096177A (zh) 一种基于传统eda工具的多芯片联合仿真方法
CN103280444B (zh) 增强型Flash的多芯片的封装芯片、同步方法和封装方法
CN103219334B (zh) 一种闪存封装芯片
CN103246553B (zh) 一种增强型Flash芯片和一种芯片封装方法
CN103258821B (zh) 带硬复位功能的增强型Flash芯片及芯片封装方法
CN103426452A (zh) 一种存储器级联以及封装方法及其装置
CN104795334A (zh) 模块化封装的集成电路芯片及其制作方法
CN113448895A (zh) 存储集成芯片及其通信方法、封装结构及封装方法
US20200363210A1 (en) Package On Package Memory Interface and Configuration With Error Code Correction
US20160203103A1 (en) Integrated framework of memory storage module and sensor module
US20090287877A1 (en) Multi non-volatile memory chip packaged storage system and controller and access method thereof
CN204496487U (zh) 扩展芯片及可扩展的芯片系统
CN106502633A (zh) 一种可重构硬件透明编程的操作系统
CN111209246A (zh) 一种基于多芯片封装技术的微型可编程片上计算机
CN101794771A (zh) Sip芯片及其soc芯片
US20230033822A1 (en) Method for configuring multiple input-output channels

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.