TWI624965B - 晶片堆疊封裝，製造其之方法，包含其之電子系統以及包含其之記憶卡 - Google Patents

晶片堆疊封裝，製造其之方法，包含其之電子系統以及包含其之記憶卡 Download PDF

Info

Publication number
TWI624965B
TWI624965B TW103118228A TW103118228A TWI624965B TW I624965 B TWI624965 B TW I624965B TW 103118228 A TW103118228 A TW 103118228A TW 103118228 A TW103118228 A TW 103118228A TW I624965 B TWI624965 B TW I624965B
Authority
TW
Taiwan
Prior art keywords
wafer
overhang
support portion
sidewall
stack package
Prior art date
Application number
TW103118228A
Other languages
English (en)
Other versions
TW201528555A (zh
Inventor
南宗鉉
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201528555A publication Critical patent/TW201528555A/zh
Application granted granted Critical
Publication of TWI624965B publication Critical patent/TWI624965B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

一種晶片堆疊封裝包含第一晶片，其經置放於基板上方；第二晶片，其經置放於該第一晶片上方並且具有外伸部；以及第一支撐部，其經附接至該第二晶片的該外伸部的底表面和該第一晶片的該側壁。該第二晶片的該外伸部從該第一晶片的該側壁突出。

Description

晶片堆疊封裝，製造其之方法，包含其之電子系統以及包含其之記憶卡 【相關申請案的交叉參考】
本申請案基於35 U.S.C 119(a)主張2014年1月6日於韓國知識產權局所提申的韓國申請案第10-2014-0001341號的優先權，其通過引用將其整體併入本文中。
本揭示的實施例係關於半導體封裝，且特別係關於晶片堆疊封裝，製造其之方法，包含其之電子系統以及包含其之記憶卡。
隨著更小、更快速、多功能以及更高效能的可攜式電子裝置的發展，在電子產業裝逐漸希望小型、薄型和輕型的半導體封裝。一般而言，半導體封裝可以包含單一半導體晶片。然而，近來晶片堆疊封裝已被發展以包括複數個堆疊半導體晶片，其執行不同的功能，為的是要實施高效能的電子裝置。
在每一個晶片堆疊封裝中的複數個堆疊半導體晶片可以具有實質上相同的尺寸或不同的尺寸。當每一個晶片堆疊封裝中的半導體晶片具有實質上相同的尺寸，上半導體晶片可以堆疊於下半導體晶片的上方，使得二個晶片彼此交叉。當每一個晶片堆疊封裝中的半導體晶片具有 實質上不同的尺寸，上半導體晶片可以具有比下半導體晶片還大的尺寸，且可以堆疊於下半導體晶片的上方。在上述兩個案例中，該上半導體晶片可以具有至少一個外伸部。從該下半導體晶片的底下側壁突出的外伸部部分被定義為外伸部，且在下文將以此稱呼。因為該上半導體晶片的此外伸部不是由該下半導體晶片所支撐，所以當在該外伸部上施加一力時，該外伸部很容易彎曲。據此，在晶片堆疊封裝的製造期間，該上半導體晶片的外伸部可能會造成失敗。
各種實施例係針對晶片堆疊封裝，製造其之方法，包含其之電子系統以及包含其之記憶卡。
根據一些實施例，一種晶片堆疊封裝包含：第一晶片，其經置放於基板上方；第二晶片，其經置放於該第一晶片上方並且包含外伸部，該外伸部突出超過該第一晶片的側壁；以及第一支撐部，其經附接至該第二晶片的該外伸部的底表面和該第一晶片的該側壁。
根據進一步的實施例，一種製造晶片堆疊封裝的方法包括形成第一堆疊結構，其包含：第一晶片，其經置放於基板上方；第二晶片，其具有外伸部；以及第一支撐部，其經附接至對應於該外伸部的該第二晶片的第一表面的部分以及該第一晶片的側壁，該第二晶片的該外伸部從該第一晶片的該側壁突出，並且將該第一堆疊結構附接至基板，使得該第二晶片被置放於該第一晶片上方。
根據進一步的實施例，一種電子系統包括：記憶體，和控制器，其透過匯排流耦合至該記憶體。所述記憶體或所述控制器包含：第一 晶片，其經置放於基板上方；第二晶片，其經置放於該第一晶片上方並且包含外伸部，該外伸部突出超過該第一晶片的側壁；以及第一支撐部，其經附接至該第二晶片的該外伸部的底表面和該第一晶片的該側壁。
根據進一步的實施例，一種記憶卡包括記憶體和記憶體控制器，其經配置用以控制所述記憶體的操作。所述記憶體包括：第一晶片，其經置放於基板上方；第二晶片，其經置放於該第一晶片上方並且包含外伸部，該外伸部突出超過該第一晶片的側壁；以及第一支撐部，其經附接至該第二晶片的該外伸部的底表面和該第一晶片的該側壁。
100‧‧‧晶片堆疊封裝
110‧‧‧基板
115‧‧‧接合襯墊
210‧‧‧第一晶片
211‧‧‧頂表面
212‧‧‧底表面
213‧‧‧側壁
215‧‧‧晶片襯墊
220‧‧‧第二晶片
221‧‧‧頂表面
222‧‧‧底表面
222a‧‧‧底表面
225‧‧‧晶片襯墊
230‧‧‧第三晶片
231a‧‧‧頂表面
235‧‧‧晶片襯墊
240‧‧‧第四晶片
241‧‧‧頂表面
242‧‧‧底表面
242a‧‧‧底表面
243‧‧‧側壁
245‧‧‧晶片襯墊
251‧‧‧第一支撐部
252‧‧‧第二支撐部
253‧‧‧第三支撐部
261‧‧‧第一導線
262‧‧‧第二導線
263‧‧‧第三導線
264‧‧‧第四導線
500‧‧‧載板
510‧‧‧噴墨噴嘴
1710‧‧‧電子系統
1711‧‧‧控制器
1712‧‧‧輸入/輸出裝置
1713‧‧‧記憶體
1714‧‧‧介面
1715‧‧‧匯排流
1800‧‧‧記憶卡
1810‧‧‧記憶體
1820‧‧‧記憶體控制器
1830‧‧‧主機
本揭示的實施例將在所附的圖式和伴隨的詳細描述中變得更加顯而易見，其中：圖1係說明根據本揭示的一實施例的晶片堆疊封裝的立體圖；圖2係沿著圖1中的I-I’直線所做的橫截面視圖；圖3係在圖1中所示的晶片堆疊封裝的側視圖；圖4係說明根據本揭示的一實施例的晶片堆疊封裝的立體圖；圖5係沿著圖4中的Ⅱ-Ⅱ’直線所做的橫截面視圖；圖6係在圖4中所示的晶片堆疊封裝的側視圖；圖7係沿著圖4中的Ⅲ-Ⅲ’直線所做的橫截面視圖；圖8係在圖4中所示對應於沿著第二方向所見到的晶片堆疊封裝的側視圖； 圖9至圖20係說明根據本揭示的一實施例來製造一晶片堆疊封裝的方法；圖21係說明一電子系統的方塊圖，該電子系統包含根據本揭示的一實施例的晶片堆疊封裝；以及圖22係說明另一個電子系統的方塊圖，該另一個電子系統包含根據本揭示的一實施例的晶片堆疊封裝。
在晶片堆疊封裝中，包含在每一個晶片堆疊封裝中的半導體晶片(後文稱做”晶片”)會被堆疊，使得該晶片的晶片襯墊被連接至封裝基板的接合襯墊。例如，堆疊在下晶片上的上晶片可以具有外伸部，該外伸部從該下晶片的底下側壁突出。為了將該上晶片的晶片襯墊暴露出，這些晶片襯墊可以被置放在該上晶片的該外伸部上。然而，在用以形成在接合襯墊和晶片襯墊之間相連接的接合導線之導線接合製程期間，可以施加一力至該上晶片的該外伸部上的該晶片襯墊。在一個實施例中，支撐層可經附接至上晶片的外伸部的底表面和下晶片的側壁。此外，支撐層可經附接至下晶片的外伸部的頂表面和置放在該下晶片上的上晶片的側壁。因此，在一力施加至該外伸部時，黏接至該外伸部的該支撐層可抑制該外伸部彎曲。
應當理解的是，雖然術語第一、第二、第三等在本文可以用於來描述各種元件，但這些元件不應該受這些術語的限制。這些術語用於區別一個元件與另一個元件。因此，在一些實施例中，第一元件可以在其它實施例中被稱為第二元件而不脫離本文的教導。
還應當理解的是，當一個元件被稱為在另一個元件“上”、“上面”、“下”、“下面”、“旁邊”或者“在”另一個元件中時，它可以分別直接在另一個元件之“上”、“上面”、“下”、“下面”、“旁邊”或者“在”另一個元件中，或者中間元件也可以存在。應當進一步理解的是，當元件或層被稱為“連接”或“耦合”到另一個元件或層時，該元件或層可以直接連接或耦合到另一個元件或層，或者可以有中間元件或層的存在。相對地，當元件被稱為“直接連接”或“直接耦合”到另一個元件或層時，不存在中間元件或層。用於描述元件或層之間的關係的其它詞語應該以類似的方式來解釋(例如，“在…之間”對上“直接在…之間”，“鄰接”對上“直接鄰接”，“在…上”對上“直接在…上”)。晶片可以藉由使用晶粒切割製程，將包含多個積體電路的晶圓進行分離成多個片塊所得到。
晶片可以對應於記憶體晶片、邏輯晶片、類比晶片，或結合上述的功能的晶片。該記憶體晶片可以包括整合在半導體基板上及/或半導體基板中的動態隨機存取記憶體(DRAM)電路、靜態隨機存取記憶體(SRAM)電路、快閃電路、磁性隨機存取記憶體(MRAM)電路、電阻性隨機存取記憶體(ReRAM)電路、鐵電隨機存取記憶體(FeRAM)電路或相變隨機存取記憶體(PcRAM)電路。該邏輯晶片或該類比晶片可以分別包括整合在半導體基板上及/或半導體基板中的邏輯電路或類比電路。在一些案例下，本文所用的術語“半導體基板”或“基板”可以被理解為半導體晶片或者有積體電路被形成於其中的半導體晶粒。
參考圖1，根據一實施例的晶片堆疊封裝100可以包含基板 110，其具有接合襯墊115以及第一晶片210和第二晶片220，其經堆疊於該基板110上。雖然圖1說明該接合襯墊115經置放於該基板110的四個邊緣上，但其他組構方式是可能的。該第一晶片210和該第二晶片220可以為相同類型。然而，在一些實施例中，該第一晶片210和該第二晶片220可以為不同類型。該第一晶片210可堆疊於該基板110的上表面上，且該第二晶片220可堆疊在該第一晶片210於該基板110對面的表面上。該第一晶片210和該第二晶片220的每一者可具有一方向上的寬度，以及垂直於該一方向之另一方向上的長度，該長度大於該寬度。
從頂部往底部看或以平面視圖來看，該第一晶片210和該第二晶片220可以用交叉彼此的方式來置放。在一些實施例中，該第一晶片210和該第二晶片220可經置放，使得該第一晶片210和該第二晶片220分別在第一方向和第二方向上縱向延伸。在這些實施例中，該第一方向可以實質上和該第二方向垂直。然而，在其他實施例中，該第一方向和該第二方向形成一個非直角。如上所述，因為該第一晶片210和該第二晶片220以交叉彼此的方式來堆疊，在該第一方向上的第一晶片210的二末端部分係從該第二晶片220的底下側壁突出。在該第二方向上的第二晶片220的二末端部分係從該第一晶片210的底下側壁突出。
雖然未在圖式中顯示，該第一晶片210可以使用黏著層而被附接至該基板110。類似地，該第二晶片220可以使用黏著層而被附接至該第一晶片210。晶片襯墊215可沿著在第二方向上延伸的該第一晶片210的二個邊緣，而經置放於該第一晶片210的該末端部分上。該第一晶片210的該晶片襯墊215可使用第一導線261而電性連接至該基板110上的對應接合襯墊 115。晶片襯墊225可沿著在第一方向上延伸的該第二晶片220的二個邊緣，而經置放於該第二晶片220的該末端部分上。該第二晶片220的該晶片襯墊225可使用第二導線262而電性連接至該基板110上的對應接合襯墊115。第一支撐部251的每一者可經附接至在第一方向上延伸的該第二晶片220的突出末端部分(或外伸部)的對應底表面。
參考圖1、圖2和圖3，該第一晶片210的底表面212可經附接 至該基板110。該第二晶片220的底表面222可經附接至該第一晶片210的頂表面211。如參考圖1所說明，該晶片襯墊215置放在第一晶片210的二個末端部分上，該第一晶片210的二個末端部分可從該第二晶片220的該上方側壁突出。因為該第一晶片210的實質上整個底表面經附接至該基板110，該第一晶片210可完全地被該基板110支撐著。相較之下，該晶片襯墊225置放在第二晶片220上，該第二晶片220的二個末端部分可突出超過該第一晶片210的側壁，藉此提供一對外伸部「A」(見圖2)。這些外伸部「A」可能因為各種製程因素容易造成損害，例如，在導線接合製程期間，有一力施加至該外伸部。然而，根據一實施例，該第一支撐部251可經附接至該外伸部「A」的對應底表面222a，用以當力施加至該外伸部「A」時，抑制該外伸部「A」的損害及/或變形。
該第一支撐部251可經附接至該第一晶片210的對應側壁以 及該外伸部「A」的底表面222a。接觸該第一支撐部251的該第一晶片210的側壁213鄰接該外伸部「A」。當一力施加至該外伸部「A」時，該第一支撐部251可利用在該第一支撐部251和該第一晶片210的該側壁213之間以及在該第一支撐部251和該第二晶片220的該外伸部「A」的底表面222a之間的黏 著力，來抑制該外伸部「A」的損害及/或變形。特別是，包含該第二晶片220的該外伸部「A」和該第一支撐部251的結合結構比起單獨該外伸部「A」具有更大的抗彎曲性。因此，因該外伸部「A」上的外部彎曲動作而造成該結合結構中的外伸部「A」的彎曲，相較於該第一支撐部251的形成前可以減低。
在一些實施例中，第一支撐部251可以具有沿著該第二方向 上而改變的厚度。例如，如圖2所示，該第一支撐部251的厚度從該第二晶片220的末端至該第一晶片210的該側壁213以線性方式增加。在一個實施例中，在該第一晶片210的該附接的側壁213上的該第一支撐部251的厚度可實質上等於該第一晶片210的厚度。在另一個實施例中，在該第一晶片210的該附接的側壁213上的該第一支撐部251的厚度可小於該第一晶片210的厚度。 根據在圖2中所示的實施例，該第一支撐部251實質上覆蓋該外伸部「A」的整個底表面222a。然而，在一些實施例中，該第一支撐部251可部分地覆蓋該外伸部「A」的底表面222a，使得與該第二晶片220的末端側壁相鄰的底表面222a的一部分會被暴露出。換言之，雖然圖中顯示該第一支撐部251的邊緣延伸到該第一晶片210和該第二晶片220的邊緣，但在其他實施例中，該第一支撐部251的邊緣可以不一直延伸到該晶片的邊緣。該第一支撐部251可在第一方向上縱向延伸。
該第一支撐部251可包含絕緣材料。在一些實施例中，該第 一支撐部251可包含環氧化合物型材料。或者，該第一支撐部251可包含以矽為基礎的材料。在一些實施例中，該第一支撐部251可包含一物質，其具有實質上和該第一晶片210和該第二晶片220相同的熱膨脹係數(CTE)。根據 溫度的變化，在製造製程期間，該第一支撐部251、該第一晶片210和該第二晶片220可膨脹或收縮。當該第一支撐部251和該第二晶片220的熱膨脹係數不同時，溫度變化會因與該第二晶片220的長度不同而造成該第一支撐部251膨脹或收縮。取決於熱膨脹係數的差異，會在該第一支撐部251和該第二晶片220之間，在該第二晶片220的底表面222a處產生壓縮力或張力。此力會造成該第二晶片220的該外伸部「A」變形，藉此損害該晶片堆疊封裝100。此外，此力可將該外伸部「A」和該第一支撐部251之間於該底表面222a處的黏著力劣化。類似地，當該第一支撐部251和該第二晶片220的熱膨脹係數不同時，該第一晶片210的該側壁213處的黏著力可能劣化。
另一方面，當該第一支撐部251具有實質上和該第一晶片210 和該第二晶片220相同的熱膨脹係數(CTE)時，該第二晶片220的該外伸部「A」的撓曲或變形現象可能減少。進一步來說，若該第一支撐部251具有實質上和該第一晶片210和該第二晶片220相同的熱膨脹係數(CTE)，在該第一支撐部251和該第一晶片210之間黏著力以及在該第一支撐部251和該第二晶片220之間黏著力可能減小。
在一些實施例中，該第一支撐部251可藉由使用噴墨製程或 印刷製程而塗覆絕緣材料而形成。或者，該第一支撐部251可藉由使用分配製程(dispensing process)而形成。
圖4至圖8為說明根據一實施例的晶片堆疊封裝之示意圖。在圖4至圖8中，使用與圖1至圖3相同的元件符號來代表相同的元件。
參考圖4，根據一實施例的晶片堆疊封裝200可以包含基板110，其具有接合襯墊115以及第一晶片210、第二晶片220、第三晶片230和 第四晶片240，依序經堆疊於該基板110上。雖然圖4說明該接合襯墊115經置放於該基板110的四個邊緣上，但實施例不受限於此。例如，在一些實施例中，該接合襯墊115可經置放以具有與圖4不同的組構方式。第一晶片210、第二晶片220、第三晶片230和第四晶片240可以具有為相同的組構方式。然而，在一些實施例中，第一晶片210、第二晶片220、第三晶片230和第四晶片240中的至少一者可以與其他晶片為不同類型。第一晶片210、第二晶片220、第三晶片230和第四晶片240中的每一者可具有一方向上的寬度，以及垂直於該方向之另一方向上的長度，該長度大於該寬度。
從上視圖來看，該第二晶片220可以經置放以交叉該第一晶 片210，該第三晶片230可以經置放以交叉該第二晶片220。除此之外，該第四晶片240可以經置放以交叉該第三晶片230。也就是，該第一晶片210和該第三晶片230可經置放，使得該第一晶片210和該第三晶片230在第一方向上縱向延伸。該第二晶片220和該第四晶片240可經置放，使得該第二晶片220和該第四晶片240在第二方向上縱向延伸。在一個實施例中，該第二方向可以實質上和該第一方向垂直。然而，在一些實施例中，該第一方向和該第二方向形成一個斜角。當該第二晶片220和該第四晶片240交叉該第一晶片210和該第三晶片230時，在該第二方向上的第二晶片220的二末端部分可從該第一晶片210的底下側壁和該第三晶片230的上覆側壁突出。類似地，在該第一方向上的第三晶片230的二末端部分可從該第二晶片220和該第四晶片240的側壁突出。在該第二方向上的第四晶片240的二末端部分可從該第三晶片230的底下側壁突出。
雖然未在圖式中顯示，該第一晶片210可以使用黏著層而被 附接至該基板110，且該第二晶片220可以使用黏著層而被附接至該第一晶片210。類似地，該第三晶片230可以使用黏著層而被附接至該第二晶片220，且該第四晶片240可以使用黏著層而被附接至該第三晶片230。晶片襯墊215可沿著在第二方向上延伸的該第一晶片210的二個邊緣，而經置放於該第一晶片210的二個末端部分上。該第一晶片210的該晶片襯墊215可透過第一導線261而電性連接至該基板110的接合襯墊115。晶片襯墊225可沿著在第一方向上延伸的該第二晶片220的二個邊緣，而經置放於該第二晶片220的二個末端部分上。該第二晶片220的該晶片襯墊225可透過第二導線262而電性連接至該基板110的接合襯墊115。晶片襯墊235可沿著在第二方向上延伸的該第三晶片230的二個邊緣，而經置放於該第三晶片230的二個末端部分上。該第三晶片230的該晶片襯墊235可透過第三導線263而電性連接至該基板110的接合襯墊115。晶片襯墊245可沿著在第一方向上延伸的該第四晶片240的二個邊緣，而經置放於該第四晶片240的二個末端部分上。該第四晶片240的該晶片襯墊245可透過第四導線264而電性連接至該基板110的接合襯墊115。
一對第一支撐部251的每一者在第一方向上延伸，該對第一 支撐部251可經附接至該第二晶片220的二個外伸部的對應底表面。第一支撐部251可經附接至該第一晶片210的該側壁和該第二晶片220的該底表面。一對第二支撐部252的每一者在第一方向上延伸，該對第二支撐部252可經附接至該第四晶片240的二個外伸部的對應底表面。該第二支撐部252的每一者可經附接至該第三晶片230的該側壁和該第四晶片240的該底表面。一對第三支撐部253的每一者在第二方向上延伸，該對第三支撐部253可經附接至該第三晶片230的二個外伸部的對應頂表面。該第三支撐部253的每一者可經附接至 該第四晶片240的該側壁和該第三晶片230的該頂表面。
參考圖4、圖5和圖6，該第一晶片210的底表面212可經附接 至該基板110。該第二晶片220的底表面222可經附接至該第一晶片210的頂表面211。該第二晶片220的頂表面221可經附接至該第三晶片的底表面232。該第四晶片240的底表面242可經附接至該第三晶片230的頂表面231。如參考圖4所說明，該晶片襯墊215置放在該第一晶片210的二個末端部分上，該第一晶片210的二個末端部分可從該第二晶片220的該上方側壁突出。然而，該第一晶片210的實質上整個底表面經附接至該基板110。因此，該第一晶片210可完全地被該基板110支撐著。相較之下，該晶片襯墊225置放在第二晶片220的二個末端部分上，該第二晶片220的二個末端部分可從該第一晶片210的該底下側壁突出，藉此提供一對外伸部。該第二晶片的這些外伸部可由該第一支撐部251所支撐著，該第一支撐部251經附接至該第一晶片210的該側壁以及該第二晶片220的該外伸部的底表面。在圖4、圖5和圖6中所示的該第一支撐部251可具有實質上和在圖1、圖2和圖3中所示的該第一支撐部251相同的組構方式。
該晶片襯墊245置放在第四晶片240的二個末端部分上，該第 四晶片240的二個末端部分可從該第三晶片230的該底下側壁突出，藉此提供一對外伸部「B」(見圖5)。一對第二支撐部252可經附接至該外伸部「B」的對應底表面242a，用以當力施加至該外伸部「B」時，抑制該外伸部「B」的損害及/或變形。該第二支撐部252也可經附接至該第三晶片230的對應側壁233以及該外伸部「B」的底表面242a。
接觸該第二支撐部252的該第三晶片230的側壁233鄰接該外 伸部「B」。當一力施加至該外伸部「B」時，該第二支撐部252可抑制該外伸部「B」的損害或變形。包含該第四晶片240的該外伸部「B」和該第二支撐部252的結合結構比起單獨該外伸部「B」具有更大的抗彎曲性。因此，因該外伸部「B」上的外部彎曲動作而造成該結合結構中的外伸部「B」的彎曲，相較於該第二支撐部252的形成前可以減低。
在一些實施例中，該第二支撐部252可以具有沿著該第二方 向上而改變的厚度輪廓。例如，如圖5所示，該第二支撐部252的厚度從該第四晶片240的末端表面至該第三晶片230的該側壁233逐漸增加。在一個實施例中，在該第三晶片230的該附接側壁233上的該第二支撐部252的厚度可實質上等於該第三晶片230的厚度。或者，在該第三晶片230的該側壁233上的該第二支撐部252的厚度可小於該第三晶片230的厚度。根據在圖5中所示的實施例，該第二支撐部252經置放用以實質上覆蓋該外伸部「B」的整個底表面242a。然而，在一些實施例中，該第二支撐部252可部分地覆蓋該外伸部「B」的底表面242a，使得該第四晶片240的底表面242a的一部分會被暴露出。換言之，該第二支撐部252的邊緣可以不延伸到該晶片的邊緣。該第二支撐部252可在第一方向上縱向延伸。
該第二支撐部252可包含絕緣材料。在一些實施例中，該第 二支撐部252可包含環氧化合物型材料。或者，該第二支撐部252可包含以矽為基礎的材料。在一些實施例中，該第二支撐部252可包含具有實質上和該第三晶片230和該第四晶片240相同的熱膨脹係數(CTE)的材料。如上所討論，當溫度改變時，使用具有相同或相似的熱膨脹係數的材料可降低應力。
在一些實施例中，該第二支撐部252可藉由使用噴墨製程或 印刷製程而塗覆絕緣材料而形成。或者，該第二支撐部252可藉由使用分配製程而形成。
參考圖4、圖7和圖8，該晶片襯墊235置放在第三晶片230的 二個末端部分上，第三晶片230的二個末端部分可從該第二晶片220的該底下側壁突出，藉此提供一對外伸部「C」(見圖7)。該外伸部「C」可以被該第三支撐部253支撐著，該第三支撐部253經附接至該第四晶片240的側壁和該第三晶片230的外伸部「C」的頂表面。因此，置放在該外伸部「C」的頂表面的其餘部分上的晶片襯墊235會被暴露出，利用該第三導線263而被電性耦合至該接合襯墊115。更細節來說，該第三支撐部253的每一者可經附接至該第三晶片230的外伸部「C」的頂表面231a以及該第四晶片240的側壁243。該第三支撐部253經附接至該外伸部「C」的頂表面231a的部分，用以將該第三晶片230的晶片襯墊235暴露出。接觸該第三支撐部253的該第四晶片240的側壁243鄰接該外伸部「C」。
該第三支撐部253可包含絕緣材料。在一些實施例中，該第 三支撐部253可包含環氧化合物型材料。或者，該第三支撐部253可包含以矽為基礎的材料。
在一些實施例中，該第三支撐部253可包含具有實質上和該 第三晶片230和該第四晶片240相同的熱膨脹係數(CTE)的材料。具有和該第三晶片和該第四晶片實質上相同的熱膨脹係數之值的該第三支撐部253的優點是類似於關於該第一支撐部251和該第二支撐部252所討論的優點方面。因此，關於該第三支撐部253的優點方面的詳細說明在此將會忽略。
在一些實施例中，該第三支撐部253可藉由使用噴墨製程或 印刷製程而塗覆絕緣材料而形成。或者，該第三支撐部253可藉由使用分配製程而形成。
在一些實施例中，該第三支撐部253的每一者可以具有沿著 該第一方向上而改變的厚度輪廓。例如，如圖7所示，該第三支撐部253的厚度隨著其接近該第四晶片240的該側壁243逐漸增加。在一個實施例中，在該第四晶片240的該附接側壁243上的該第三支撐部253的厚度可實質上等於該第四晶片240的厚度。該第三支撐部253可在第二方向上縱向延伸。該第三支撐部253可利用在該第三支撐部253和該第三晶片230之間以及在該第三支撐部253和該第四晶片240之間的黏著力，來支撐該第三晶片230的該外伸部「C」。因此，當一力施加至該外伸部「C」時，黏接至該外伸部「C」的該第三支撐部253可抑制該外伸部「C」的損害及/或變形。
圖9、圖11、圖13、圖15和圖20係說明根據一些實施例來製 造晶片堆疊封裝的方法支平面視圖。圖10和圖12係分別沿著圖9和圖11中的Ⅳ-Ⅳ’直線所做的橫截面視圖。圖14、圖16和圖19係分別沿著圖13、圖15和圖18中的V-V’直線所做的橫截面視圖。圖17和圖20係分別沿著圖15和圖18中的Ⅵ-Ⅵ’直線所做的橫截面視圖。
參考圖9和圖10，第二晶片220可經附接至載板500。在一些實施例中，該載板500可作為暫時基板，用於在晶片經放置於不同基板上之前處置該晶片，其將在以下做說明。例如，該載板500可為膠帶形狀的基板。該第二晶片220可具有第一表面221和第二表面222，該第一表面221和該第二表面222在彼此對面。晶片襯墊225可經放置於該第二晶片220的該第一表面221上。包含該晶片襯墊225的該第二晶片220的該第一表面221可經附接至載 板500。
雖然未在圖式中顯示，該第二晶片220可以使用黏著劑而被 附接至該載板500。若該黏著劑被紫外(UV)光線照射之後，該黏著劑可失去其黏著力。因此，在後續的製程照射UV光線後，該第二晶片220可輕易地從該載板500處分離。該第二晶片220可經附接至該載板500，使得該第二晶片220在第一方向上縱向延伸。
第一晶片210可經附接至該第二晶片220的該第二表面222。 該第一晶片210可具有第一表面211和第二表面212，該第一表面211和該第二表面212在彼此對面。該第一晶片210的該第一表面211可經附接該第二晶片220的該第二表面222。在一些實施例中，該第一晶片210可經附接至該第二晶片220，使得該第一晶片210交叉該第二晶片220，如圖9中的平面視圖所示。該第一晶片210經置放，使得該第一晶片210和該第二晶片220分別在第二方向和第一方向上縱向延伸。在一個實施例中，該第二方向和該第一方向垂直。在不同的實施例中，該第一晶片210和該第二晶片220可以各種角度彼此交叉。在這些實施例中，在第一方向上的該第二晶片220的兩個末端部分可從該第一晶片210的上方側壁突出。在第二方向上的該第一晶片210的兩個末端部分可從該第二晶片220的底下側壁突出。
參考圖11和圖12，一對第一支撐部251可經形成在該第二晶 片220的二個末端部分的對應底表面222上，其從該第一晶片210的上方側壁213突出。在一些實施例中，該第一支撐部251可藉由使用噴墨噴嘴510，將絕緣材料塗覆在該第二晶片220的該第二表面222的突出部分上而形成。隨後，經塗覆絕緣材料可在預定溫度下固化。
或者，該第一支撐部251的絕緣材料可使用印刷製程或分配 製程來塗覆。該第一支撐部251的絕緣材料可包含環氧化合物型材料，或是以矽為基礎的材料。該第一支撐部251可經形成，以實質上覆蓋該第二晶片220的外伸部整個底表面222a，如圖12所示。根據多個實施例，該第一支撐部251可具有各種厚度輪廓，如相關於圖2的該第一支撐部251所做的說明。 該第一支撐部251可在第二方向上縱向延伸。
參考圖13和圖14，在該第一支撐部經形成後，該第一晶片210 和該第二晶片220可從圖11和圖12中的該載板500分離。隨後，該第一晶片210和該第二晶片220的堆疊結構可經附接至基板110，使得該第一晶片210可經附接至該基板110。結果是，該基板110可經附接至該第一晶片210的該底表面212，且該第二晶片220的該底表面222可經附接至該第一晶片210的該頂表面211。該第一晶片210可經置放用以在第一方向上縱向延伸，該第二晶片220可經置放用以在第二方向上縱向延伸，使得該第一晶片210和該第二晶片220彼此交叉。隨後，第一導線261可經形成用以將該第一晶片210的該晶片襯墊215電性連接至該基板110的接合襯墊115，第二導線262可經形成用以將該第二晶片220的該晶片襯墊225電性連接至該基板110的該接合襯墊115。該第一導線261和該第二導線262可使用導線接合製程來形成。
該導線接合製程可使用帶螺紋的毛細管(threaded capillary)來 實行，而導線通過該毛細管。在該導線接合製程期間，該毛細管經放低用以接觸該晶片襯墊225的表面以形成該第一導線261和該第二導線262，並因此可施加一力至該晶片襯墊225。因為該第一晶片的實質上整個部分係由該基板110所支撐著，在該導線接合製程期間該第一晶片210可以不會大量受損 或變形。相較之下，該第二晶片220具有外伸部「D」(見圖14)，而該晶片襯墊225係置放在該外伸部「D」上。因此，當一力施加至該第二晶片220的該外伸部「D」以形成該第二導線262時，該外伸部「D」可過量彎曲而造成接合失敗。然而，根據一實施例，該第一支撐部251可經附接至該外伸部「D」的底表面，以在該導線接合製程期間抑制該外伸部「D」的彎曲或變形。該第一支撐部251可利用在該第一支撐部251和該第一晶片210之間以及在該第一支撐部251和該第二晶片220之間的黏著力，來支撐該外伸部「D」。包含該第二晶片220的該外伸部「D」和該第一支撐部251的結合結構比起該外伸部「D」具有更大的抗彎曲性，藉此降低該外伸部「D」的彎曲。
參考圖15、圖16和圖17，包含該第三晶片230和該第四晶片 240的堆疊結構可以使用，相關於圖9、圖10、圖11和圖12中形成包含該第一晶片210和該第二晶片220的堆疊結構相同的方法來形成。隨後，該第三晶片230和該第四晶片240的堆疊結構可從載板分離，並且該第三晶片230和該第四晶片240的堆疊結構可經堆疊於第二晶片220上。結果是，該第三晶片230的底表面232可經附接至該第二晶片220的頂表面221，且該第四晶片240的底表面242可經附接至該第三晶片230的頂表面231。該第三晶片230可經放置以在第一方向上縱向延伸，如該第一晶片210一般，且交叉該第三晶片230的該第四晶片可經放置以在第二方向上縱向延伸，如該第二晶片220一般。
由於第二支撐部252也可經形成在該第三晶片230的該側壁 233以及該第四晶片240的外伸部「E」(見圖16)的底表面，該第二支撐部252可經形成以具有實質上與該第一支撐部251相同的材料及或形狀。因此，該第四晶片240的外伸部「E」可由該第二支撐部252支撐著。該第三晶片230 的二個末端部分從該第二晶片220的底下側壁(或從該第四晶片240的上方側壁)突出，藉此提供一對外伸部「E」(見圖17)。
參考圖18、圖19和圖20，第三支撐部253可經形成在該第三 晶片230的二個末端部分的頂表面231a的部分上，其從該第四晶片240的上方側壁243突出。在一些實施例中，該第三支撐部253可藉由使用噴墨噴嘴510來塗覆絕緣材料而形成。或者，用於形成該第三支撐部253的絕緣材料可使用印刷製程或分配製程來塗覆。用以形成該第三支撐部253的絕緣材料可包含環氧化合物型材料，或是以矽為基礎的材料。
該第三支撐部253可經形成以接觸該第三晶片230的外伸部 「F」的頂表面231a的部分和該第四晶片240的側壁243。該第三支撐部253經附接至外伸部「F」的頂表面231a的部分，用以將該晶片襯墊235所置放其上的其餘部分暴露出。該第四晶片240的該側壁243接觸該第三支撐部253，而該第四晶片240的該側壁243鄰接該外伸部「F」。因此，接觸該第三支撐部253的該第四晶片240的該側壁243可與該第三晶片230垂直重疊。
該第三支撐部253可經形成，使得該第三支撐部253的厚度輪 廓沿著該第一方向而改變。例如，該第三支撐部253的厚度隨著其接近該第四晶片240的該側壁243逐漸增加。在一個實施例中，在該第四晶片240的附接側壁243上的該第三支撐部253的厚度可實質上等於該第四晶片240的厚度。在另一個實施例中，在該第四晶片的附接側壁243上的該第三支撐部253的厚度可小於該第四晶片240的厚度。該第三支撐部253可經形成以在第二方向上縱向延伸。
隨後，第三導線263可經形成用以將該第三晶片230的該晶片 襯墊235電性連接至該基板110的接合襯墊115，且第四導線264可經形成用以將該第四晶片240的該晶片襯墊245電性連接至該基板110的該接合襯墊115。該第三導線263和該第四導線264可使用導線接合製程來形成。在該導線接合製程期間，該第三晶片230的該外伸部「F」可以被該第三支撐部253支撐著，該第四晶片240的該外伸部「E」(見圖16)可以被該第二支撐部252支撐著。也就是，像該第二晶片220的該外伸部「D」一樣，該第三晶片230的該外伸部「F」可藉由在該第三支撐部253和該第三晶片230之間以及在該第三支撐部253和該第四晶片240之間的黏著力來支撐著。該第四晶片240的該外伸部「E」可藉由在該第二支撐部252和該第三晶片230之間以及在該第二支撐部252和該第四晶片240之間的黏著力來支撐著。因此，當一力施加至該外伸部「F」或該外伸部「E」時，該第三支撐部253和該第二支撐部252可抑制該外伸部「F」或該外伸部「E」的損害及/或變形。
上面所說明的晶片堆疊封裝的實施例可應用到各種電子系 統。
參考圖21，根據一實施例的晶片堆疊封裝可以被應用於電子 系統1710。該電子系統710可以包括控制器1711、輸入/輸出裝置1712和記憶體1713。該控制器1711、該輸入/輸出裝置1712和該記憶體1713可以透過匯排流1715彼此耦合，該匯排流1715提供資料的傳送及/或接收的路徑。
在一個實施例中，該控制器1711可以包括以下的一個或多 個：微處理器、數位訊號處理器、微控制器、及/或能夠執行與這些組件相同功能的邏輯裝置。該控制器1711或該記憶體1713可以包括根據本揭式的一實施例的一個或多個晶片堆疊封裝。該輸入/輸出裝置1712可以包括選自於 袖珍鍵盤、鍵盤、顯示裝置、觸控螢幕等等之中的至少一者。該記憶體裝置1713包含用於儲存資料的裝置。該記憶體裝置1713可以儲存資料及/或命令以被該控制器1711在其他類似物所執行。
該記憶體1713可以包括揮發性記憶體裝置，諸如DRAM，及 /或非揮發性記憶體裝置，諸如快閃記憶體。在一個實施例中，快閃記憶體可以被安裝到諸如移動終端或桌上型電腦的資訊處理系統。該快閃記憶體可以構成固態硬碟(SSD)，且該電子系統1710可以在快閃記憶體系統中穩定地儲存大量資料。
該電子系統1710可以進一步包括介面1714，其適合用於從通 信網絡發送和接收資料以及發送和接收資料至通信網絡。該介面1714可以是有線或無線型，並且可以包括天線或有線(或無線)收發器。
該電子系統1710可用移動系統、個人電腦、工業電腦或執行 各種功能的邏輯系統來實現。例如，移動系統可以是個人數位助理(PDA)、便攜式電腦、平板電腦、行動電話、智慧型手機、無線手機、膝上型電腦、記憶卡、數位音樂系統以及資訊發送/接收系統中的任何一者。
若該電子系統1710是能夠執行無線通訊的設備的話，該電子 系統1710可以使用在通信系統中，諸如CDMA(code division multiple access，分碼多重進接)、GSM(global system for mobile communications，全球行動通訊系統)、NADC(North American Digital Cellular，北美數位行動電話)、E-TDMA(enhanced-time division multiple access，增強分時多重進接)、WCDMA(wideband code division multiple access，寬頻分碼多重接取)、CDMA2000、LTE(long term evolution，長期演進技術)以及Wibro(wireless broadband internet，無線寬頻網路)。
參考圖22，根據一實施例的晶片堆疊封裝可以用記憶卡1800 的形式提供。例如，該記憶卡1800可以包括記憶體1810，諸如非揮發性記憶體裝置和記憶體控制器1820。該記憶體1810和該記憶體控制器1820可以儲存資料或讀取已儲存的資料。
該記憶體1810可以包含至少一個非揮發性記憶體裝置，其中 多個實施例的封裝技術係實施其中。該記憶體控制器1820可以控制記憶體1810，使得響應於來自主機1830的讀/寫請求，已儲存的資料會被讀出或者資料會被儲存。
多個實施例已被揭示用作說明的目的。本領域技術人士將了解，各種變化例、增加例以及替換例，在不脫離本揭示的精神和範疇以及隨附的申請專利範圍書的情況下，皆是有可能的。

Claims (18)

  1. 一種晶片堆疊封裝，其包括：第一晶片，其經置放於基板上方；第二晶片，其經置放於所述第一晶片上方並且包含外伸部，所述外伸部突出超過所述第一晶片的側壁；以及第一支撐部，其經附接至所述第二晶片的所述外伸部的底表面和所述第一晶片的所述側壁，其中所述第一支撐部的厚度隨著其接近所述第一晶片的所述側壁而增加，其中所述第一支撐部從所述第一晶片的所述側壁延伸至所述外伸部的末端，以及其中所述第一支撐部經置放於所述第二晶片的所述外伸部的實質上整個所述底表面上。
  2. 如申請專利範圍第1項所述之晶片堆疊封裝，其中所述第一晶片和所述第二晶片分別在第一方向和第二方向上縱向延伸，使得所述第一晶片和所述第二晶片彼此交叉。
  3. 如申請專利範圍第1項所述之晶片堆疊封裝，其中所述第一晶片的所述側壁鄰接於所述第二晶片的所述外伸部的所述底表面。
  4. 如申請專利範圍第2項所述之晶片堆疊封裝，其中所述第一支撐部的所述厚度係根據沿著所述第二方向的所述第一晶片的所述側壁之距離而變化。
  5. 如申請專利範圍第4項所述之晶片堆疊封裝，其中所述第一晶片的所 述側壁上的所述第一支撐部的部分的厚度實質上等於或小於所述第一晶片的厚度。
  6. 如申請專利範圍第1項所述之晶片堆疊封裝，其中所述第一支撐部包含絕緣材料。
  7. 如申請專利範圍第1項所述之晶片堆疊封裝，其中所述第一支撐部包含環氧化合物型材料或以矽為基礎的材料。
  8. 如申請專利範圍第1項所述之晶片堆疊封裝，其中所述第一支撐部、所述第一晶片和所述第二晶片具有實質上相同的熱膨脹係數(CTE)。
  9. 如申請專利範圍第1項所述之晶片堆疊封裝，其中所述第二晶片的所述外伸部為第一外伸部，其進一步包括：第三晶片，其經置放於所述第二晶片上方並且包含第二外伸部；第四晶片，其經置放於所述第三晶片上方並且包含第三外伸部；第二支撐部，其經附接至所述第四晶片的所述第三外伸部的底表面和所述第三晶片的側壁；以及第三支撐部，其經附接至所述第三晶片的所述第二外伸部的頂表面和所述第四晶片的側壁。
  10. 如申請專利範圍第9項所述之晶片堆疊封裝，其中所述第三晶片的所述側壁鄰接於所述第四晶片的所述第三外伸部的所述底表面。
  11. 如申請專利範圍第9項所述之晶片堆疊封裝，其中所述第二支撐部在第一方向上縱向延伸，並且在第二方向上橫向延伸，並且其中所述第二支撐部的厚度係隨著沿著所述第二方向的所述第三晶片的所述側壁之距離而變化。
  12. 如申請專利範圍第9項所述之晶片堆疊封裝，其中所述第二支撐部的厚度隨著其從所述第四晶片的所述外伸部的末端接近所述第三晶片的所述側壁而增加。
  13. 如申請專利範圍第12項所述之晶片堆疊封裝，其中所述第三晶片的所述側壁上的所述第二支撐部的厚度實質上等於或小於所述第三晶片的厚度。
  14. 如申請專利範圍第9項所述之晶片堆疊封裝，其中所述第二支撐部從所述第三晶片的所述側壁到所述第四晶片的所述第三外伸部的末端，在第一方向上縱向延伸，並在第二方向上橫向延伸。
  15. 如申請專利範圍第9項所述之晶片堆疊封裝，其進一步包括複數個晶片襯墊，所述複數個晶片襯墊在所述第三晶片的所述第二外伸部的所述頂表面的第一部分上暴露出，其中所述第三支撐部經附接至所述第三晶片的所述第二外伸部的所述頂表面的第二部分。
  16. 如申請專利範圍第9項所述之晶片堆疊封裝，其中所述第四晶片的所述側壁在所述第四晶片的側壁之中是鄰接所述第三晶片的所述第二外伸部的側壁。
  17. 如申請專利範圍第9項所述之晶片堆疊封裝，其中所述第三晶片在第一方向上橫向延伸，並且其中所述第三支撐部的厚度隨著其從所述第三晶片的所述第二外伸部的末端部份接近所述第三支撐部所附接之所述第四晶片的所述側壁而增加。
  18. 如申請專利範圍第9項所述之晶片堆疊封裝，其中所述第四晶片的所述側壁上的所述第三支撐部的厚度實質上等於或小於所述第四晶片的厚度。
TW103118228A 2014-01-06 2014-05-26 晶片堆疊封裝，製造其之方法，包含其之電子系統以及包含其之記憶卡 TWI624965B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140001341A KR102205044B1 (ko) 2014-01-06 2014-01-06 칩 적층 패키지 및 그 제조방법
??10-2014-0001341 2014-01-06

Publications (2)

Publication Number Publication Date
TW201528555A TW201528555A (zh) 2015-07-16
TWI624965B true TWI624965B (zh) 2018-05-21

Family

ID=53495796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118228A TWI624965B (zh) 2014-01-06 2014-05-26 晶片堆疊封裝，製造其之方法，包含其之電子系統以及包含其之記憶卡

Country Status (4)

Country Link
US (1) US9293443B2 (zh)
KR (1) KR102205044B1 (zh)
CN (1) CN104766839B (zh)
TW (1) TWI624965B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102579876B1 (ko) 2016-02-22 2023-09-18 삼성전자주식회사 반도체 패키지
WO2017166325A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Semiconductor package with supported stacked die
KR102538175B1 (ko) * 2016-06-20 2023-06-01 삼성전자주식회사 반도체 패키지
US9853015B1 (en) * 2016-12-15 2017-12-26 Powertech Technology Inc. Semiconductor device with stacking chips
US10147705B2 (en) * 2017-02-21 2018-12-04 Micron Technology, Inc. Stacked semiconductor die assemblies with die substrate extensions
CN108630667B (zh) * 2017-03-23 2020-04-28 中国空空导弹研究院 一种红外探测器
CN110444528B (zh) * 2018-05-04 2021-04-20 晟碟信息科技（上海）有限公司 包含虚设下拉式引线键合体的半导体装置
KR102592327B1 (ko) 2018-10-16 2023-10-20 삼성전자주식회사 반도체 패키지
US11444059B2 (en) * 2019-12-19 2022-09-13 Micron Technology, Inc. Wafer-level stacked die structures and associated systems and methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163458A1 (en) * 2010-01-06 2011-07-07 Renesas Electronics Corporation Method for manufacturing electronic device and electronic device
US20130270717A1 (en) * 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080098797A (ko) * 2007-05-07 2008-11-12 삼성전자주식회사 반도체 패키지 및 제조방법
KR101083663B1 (ko) * 2009-07-31 2011-11-16 (주)에프씨아이 오버행 다이 스택 구조를 이용한 반도체 패키지
KR20120057693A (ko) * 2010-08-12 2012-06-07 삼성전자주식회사 적층 반도체 장치 및 적층 반도체 장치의 제조 방법
KR101835483B1 (ko) 2011-12-09 2018-03-08 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163458A1 (en) * 2010-01-06 2011-07-07 Renesas Electronics Corporation Method for manufacturing electronic device and electronic device
US20130270717A1 (en) * 2012-04-17 2013-10-17 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Also Published As

Publication number Publication date
CN104766839B (zh) 2019-02-22
US20150194410A1 (en) 2015-07-09
KR102205044B1 (ko) 2021-01-19
TW201528555A (zh) 2015-07-16
CN104766839A (zh) 2015-07-08
KR20150081646A (ko) 2015-07-15
US9293443B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
TWI624965B (zh) 晶片堆疊封裝，製造其之方法，包含其之電子系統以及包含其之記憶卡
US10217722B2 (en) Semiconductor packages having asymmetric chip stack structure
US9985002B2 (en) Thin stack packages
US9343439B2 (en) Stack packages and methods of manufacturing the same
US10971479B2 (en) Semiconductor package including stacked semiconductor chips
US10497671B2 (en) Semiconductor packages including chip stacks
US11222872B2 (en) Semiconductor package including stacked semiconductor chips
US11430767B2 (en) Semiconductor package including stacked semiconductor chips
TWI699860B (zh) 包含具有階梯狀邊緣的模製層疊晶粒的半導體封裝
US20150348942A1 (en) Flexible stack packages having wing portions
US9209161B2 (en) Stacked package and method for manufacturing the same
US11152335B2 (en) Stack packages including a supporting substrate
US10903189B2 (en) Stack packages including stacked semiconductor dies
KR101999114B1 (ko) 반도체 패키지
US20170287734A1 (en) Semiconductor packages including interposer and methods of manufacturing the same
US20220115355A1 (en) Stack packages including supporter