TWI699860B - 包含具有階梯狀邊緣的模製層疊晶粒的半導體封裝 - Google Patents

包含具有階梯狀邊緣的模製層疊晶粒的半導體封裝 Download PDF

Info

Publication number
TWI699860B
TWI699860B TW105122143A TW105122143A TWI699860B TW I699860 B TWI699860 B TW I699860B TW 105122143 A TW105122143 A TW 105122143A TW 105122143 A TW105122143 A TW 105122143A TW I699860 B TWI699860 B TW I699860B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
die
semiconductor
sidewall
molding layer
Prior art date
Application number
TW105122143A
Other languages
English (en)
Other versions
TW201719833A (zh
Inventor
文鍾奎
金鐘元
朴完春
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201719833A publication Critical patent/TW201719833A/zh
Application granted granted Critical
Publication of TWI699860B publication Critical patent/TWI699860B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

包括具有階梯狀邊緣的模製層疊晶粒的半導體封裝。一種半導體封裝可以包括第一半導體晶粒、外部連接件、第二半導體晶粒、模製層、外部封裝部件和階梯狀邊緣。外部連接件可以佈置在第一半導體晶粒的第一表面上方。第二半導體晶粒可以層疊在第一半導體晶粒的第二表面上方。模製層可以覆蓋第二半導體晶粒的側壁。外部封裝部件可以具有凹槽，第一半導體晶粒和第二半導體晶粒的層疊結構被容納在所述凹槽中。階梯狀邊緣可以佈置在模製層的邊緣下面以曝露第一半導體晶粒的側壁。模製層的外側壁的一部分可以與外部封裝部件的內表面的一部分接觸，外部封裝部件的內表面可以藉由階梯狀邊緣來與第一半導體晶粒的側壁間隔開。

Description

包含具有階梯狀邊緣的模製層疊晶粒的半導體封裝
本公開的實施方式總體上涉及半導體封裝，並且，更具體地，涉及包括具有階梯狀(terrace-like)邊緣的模製層疊晶粒(molded stacked die)的半導體封裝。
相關申請的交叉引用
本申請要求2015年11月26日提交的韓國專利申請No.10-2015-0166788的優先權，其全文藉由引用的方式全部併入本文。
在電子行業中，隨著更快速、大容量、小型化半導體封裝的發展，對於包括多個半導體晶粒或多個半導體晶粒的單個統一封裝的需求越來越大。如果在電子系統中採用單個統一封裝，則可以減小電子系統的尺寸，並且還可以減小電子系統中的信號傳輸路徑的長度。在單個統一封裝在其中包括多個半導體晶粒的情況下，所述多個半導體晶粒的一部分可以在該單個統一封裝的表面處曝露以便經由該單個統一封裝從半導體晶粒有效地散熱。
當將至少兩個半導體封裝彼此組合以實現諸如系統級封裝(SIP)的高級別半導體封裝時，可能需要多個半導體晶粒的層疊結構以提 供SIP的一部分。在這種情況下，可以在沒有任何印刷電路板(PCB)的情況下實現多個半導體晶粒的層疊結構，並且多個半導體晶粒的層疊結構的一部分可以在SIP的表面處曝露。
如果半導體晶粒的一部分在半導體封裝的表面處曝露，則施加至半導體晶粒的曝露部分的外部衝擊或與外部構件的物理接觸可能導致諸如碎裂缺陷的機械損壞。碎裂缺陷可能產生顆粒，這種顆粒會導致其它故障。因而，可能需要用於抑制碎裂的半導體晶粒的層疊結構以實現諸如SIP的高級別半導體封裝。
根據實施方式，半導體封裝可以包括第一半導體晶粒、外部連接件、第二半導體晶粒、模製層、外部封裝部件以及階梯狀邊緣。外部連接件可以佈置在第一半導體晶粒的第一表面上方。第二半導體晶粒可以層疊在第一半導體晶粒的第二表面上方。模製層可以覆蓋第二半導體晶粒的側壁。外部封裝部件可以具有凹槽，第一半導體晶粒和第二半導體晶粒的層疊結構被容納在該凹槽中。階梯狀邊緣可以佈置在模製層的邊緣下面以曝露第一半導體晶粒的側壁。模製層的外側壁的一部分可以與外部封裝部件的內表面的一部分接觸，並且外部封裝部件的內表面可以藉由階梯狀邊緣來與第一半導體晶粒的側壁間隔開。
根據實施方式，半導體封裝可以包括第一半導體晶粒、外部連接件、外部連接件、模製層和階梯狀邊緣。外部連接件可以佈置在第一半導體晶粒的第一表面上方。第二半導體晶粒可以層疊在第一半導體晶粒的第二表面上方。模製層可以覆蓋第二半導體晶粒的側壁。階梯狀邊緣可 以佈置在模製層的邊緣下面以曝露第一半導體晶粒的側壁。
根據實施方式，半導體封裝可以包括第一半導體晶粒、外部連接件、第二半導體晶粒、模製層。外部連接件可以佈置在第一半導體晶粒的第一表面上方。第二半導體晶粒可以層疊在第一半導體晶粒的第二表面上方。模製層可以覆蓋第二半導體晶粒的側壁。與模製層的外側壁相比，第一半導體晶粒的側壁朝向第一半導體晶粒的中央部分偏移。
根據實施方式，提供了包括半導體封裝的儲存卡。該半導體封裝可以包括第一半導體晶粒、外部連接件、第二半導體晶粒、模製層、外部封裝部件以及階梯狀邊緣。外部連接件可以佈置在第一半導體晶粒的第一表面上方。第二半導體晶粒可以層疊在第一半導體晶粒的第二表面上方。模製層可以覆蓋第二半導體晶粒的側壁。外部封裝部件可以具有凹槽，第一半導體晶粒和第二半導體晶粒的層疊結構被容納在該凹槽中。階梯狀邊緣可以佈置在模製層的邊緣下面以曝露第一半導體晶粒的側壁。模製層的外側壁的一部分可以與外部封裝部件的內表面的一部分接觸，並且外部封裝部件的內表面可以藉由階梯狀邊緣來與第一半導體晶粒的側壁間隔開。
根據實施方式，提供了一種包括半導體封裝的儲存卡。該半導體封裝可以包括第一半導體晶粒、外部連接件、外部連接件、模製層和階梯狀邊緣。外部連接件可以佈置在第一半導體晶粒的第一表面上方。第二半導體晶粒可以層疊在第一半導體晶粒的第二表面上方。模製層可以覆蓋第二半導體晶粒的側壁。階梯狀邊緣可以佈置在模製層的邊緣下面以曝露第一半導體晶粒的側壁。
根據實施方式，提供了一種包括半導體封裝的儲存卡。該半導體封裝可以包括第一半導體晶粒、外部連接件、第二半導體晶粒、模製層。外部連接件可以佈置在第一半導體晶粒的第一表面上方。第二半導體晶粒可以層疊在第一半導體晶粒的第二表面上方。模製層可以覆蓋第二半導體晶粒的側壁。與模製層的外側壁相比，第一半導體晶粒的側壁朝向第一半導體晶粒的中央部分偏移。
根據實施方式，提供了一種包括半導體封裝的電子系統。該半導體封裝可以包括第一半導體晶粒、外部連接件、第二半導體晶粒、模製層、外部封裝部件以及階梯狀邊緣。外部連接件可以佈置在第一半導體晶粒的第一表面上方。第二半導體晶粒可以層疊在第一半導體晶粒的第二表面上方。模製層可以覆蓋第二半導體晶粒的側壁。外部封裝部件可以具有凹槽，第一半導體晶粒和第二半導體晶粒的層疊結構被容納在該凹槽中。階梯狀邊緣可以佈置在模製層的邊緣下面以曝露第一半導體晶粒的側壁。模製層的外側壁的一部分可以與外部封裝部件的內表面的一部分接觸，並且外部封裝部件的內表面可以藉由階梯狀邊緣來與第一半導體晶粒的側壁間隔開。
根據實施方式，提供了一種包括半導體封裝的電子系統。該半導體封裝可以包括第一半導體晶粒、外部連接件、外部連接件、模製層和階梯狀邊緣。外部連接件可以佈置在第一半導體晶粒的第一表面上方。第二半導體晶粒可以層疊在第一半導體晶粒的第二表面上方。模製層可以覆蓋第二半導體晶粒的側壁。階梯狀邊緣可以佈置在模製層的邊緣下面以曝露第一半導體晶粒的側壁。
根據實施方式，提供了一種包括半導體封裝的電子系統。該半導體封裝可以包括第一半導體晶粒、外部連接件、第二半導體晶粒、模製層。外部連接件可以佈置在第一半導體晶粒的第一表面上方。第二半導體晶粒可以層疊在第一半導體晶粒的第二表面上方。模製層可以覆蓋第二半導體晶粒的側壁。與模製層的外側壁相比，第一半導體晶粒的側壁朝向第一半導體晶粒的中央部分偏移。
10‧‧‧半導體封裝
100‧‧‧模製層疊晶粒
110‧‧‧半導體晶粒
111E‧‧‧邊緣
112‧‧‧電極
113‧‧‧第一內部互連線
115‧‧‧第二表面
116‧‧‧第一表面
116S‧‧‧邊緣
117‧‧‧側壁
120‧‧‧半導體晶粒
120A‧‧‧第一晶粒
120B‧‧‧第二晶粒
120C‧‧‧第三晶粒
120D‧‧‧第四晶粒
121‧‧‧第二半導體晶粒
121S‧‧‧側壁
122‧‧‧電極
123‧‧‧第二內部互連線
124‧‧‧導電接觸焊盤
128‧‧‧頂表面
130‧‧‧內部連接件
140‧‧‧外部連接件
190‧‧‧模製層
191‧‧‧水平表面
192‧‧‧內側壁
193‧‧‧外側壁
197‧‧‧頂表面
200‧‧‧外部封裝部件
210‧‧‧承載帶
211‧‧‧容納凹槽/第二空間
212‧‧‧容納凹槽/第一空間
213‧‧‧側壁部分
214‧‧‧連接件殼體
215‧‧‧晶粒支撐部分
219‧‧‧黏合部分
230‧‧‧覆蓋帶
2100‧‧‧側模製層疊晶粒
2110‧‧‧半導體晶粒
2111E‧‧‧邊緣
2112‧‧‧電極
2113‧‧‧第一內部互連線
2115‧‧‧第二表面
2116‧‧‧第一表面
2117‧‧‧側壁
2120‧‧‧半導體晶粒
2121S‧‧‧側壁
2122‧‧‧電極
2123‧‧‧第二內部互連線
2124‧‧‧導電接觸焊盤
2130‧‧‧內部連接件
2140‧‧‧外部連接件
2190‧‧‧模製層
2191‧‧‧水平表面
2193‧‧‧外側壁
2197‧‧‧頂表面
2218‧‧‧頂表面
3100‧‧‧側模製層疊晶粒
3110‧‧‧半導體晶粒
3111E‧‧‧邊緣
3112‧‧‧電極
3113‧‧‧第一內部互連線
3115‧‧‧第二表面
3116‧‧‧第一表面
3117A‧‧‧外側壁
3117B‧‧‧內側壁
3117C‧‧‧水平表面
3120‧‧‧半導體晶粒
3121S‧‧‧側壁
3122‧‧‧電極
3123‧‧‧第二內部互連線
3124‧‧‧導電接觸焊盤
3130‧‧‧內部連接件
3140‧‧‧外部連接件
3190‧‧‧模製層
3193‧‧‧外側壁
3197‧‧‧頂表面
3218‧‧‧頂表面
4100‧‧‧側模製層疊晶粒
4110‧‧‧半導體晶粒
4111E‧‧‧邊緣
4112‧‧‧電極
4113‧‧‧第一內部互連線
4115‧‧‧第二表面
4116‧‧‧第一表面
4117A‧‧‧外側壁
4117B‧‧‧內側壁
4117C‧‧‧水平表面
4119‧‧‧鈍化層
4120‧‧‧半導體晶粒
4121S‧‧‧側壁
4122‧‧‧電極
4123‧‧‧第二內部互連線
4124‧‧‧導電接觸焊盤
4128‧‧‧頂表面
4130‧‧‧內部連接件
4180‧‧‧黏合層
4190‧‧‧模製層
4193‧‧‧外側壁
4197‧‧‧頂表面
4218‧‧‧頂表面
5100‧‧‧側模製層疊晶粒
5110‧‧‧第一半導體晶粒
5110C‧‧‧第一半導體晶粒區域
5110F‧‧‧第一半導體晶圓
5111R‧‧‧邊緣邊界區域
5115‧‧‧第二表面
5116‧‧‧第一表面
5120‧‧‧第一表面
5140‧‧‧外部連接件
5190F‧‧‧模製層
5193‧‧‧外側壁
5197‧‧‧頂表面
5218‧‧‧頂表面
5300‧‧‧第一刀片
5350‧‧‧第二刀片
7800‧‧‧儲存卡
7810‧‧‧記憶體
7820‧‧‧儲存控制器
8710‧‧‧電子系統
8711‧‧‧控制器
8712‧‧‧輸入/輸出裝置
8713‧‧‧記憶體
8714‧‧‧介面
8715‧‧‧匯流排
T1-T4‧‧‧階梯狀邊緣
E1-E3‧‧‧轉角
考慮到附圖和隨附詳細說明，本公開的各實施方式將變得更明顯，在附圖中：圖1是示出了根據實施方式的半導體封裝的示例的截面圖；圖2是示出了包括在根據實施方式的半導體封裝中的封裝部件的示例的截面圖；圖3是示出了包括在圖1的半導體封裝中的側模製層疊晶粒的示例的截面圖；圖4是示出了包括在圖1的半導體封裝中的側模製層疊晶粒的示例的仰視平面圖；圖5是示出包括在圖1的半導體封裝中的側模製層疊晶粒的示例的一部分以及封裝部件的示例的一部分的截面圖；圖6是示出了包括在根據實施方式的半導體封裝中的側模製層疊晶粒的示例的截面圖；圖7是示出了包括在根據實施方式的半導體封裝中的側模製層疊晶粒的示例的截面圖； 圖8是示出了包括在根據實施方式的半導體封裝中的側模製層疊晶粒的示例的截面圖；圖9和圖10是示出了形成包括在根據實施方式的半導體封裝中的側模製層疊晶粒的階梯狀邊緣的方法的示例的截面圖；圖11是示出了採用包括根據實施方式的封裝的儲存卡的電子系統的示例的框圖；以及圖12是示出了包括根據實施方式的封裝的電子系統的示例的框圖。
本文使用的術語可以與考慮到它們在實施方式中的功能而選擇的措辭相對應，並且這些術語的含義可以根據這些實施方式所屬領域中的普通技術而不同地解釋。如果進行了詳細地定義，則可以根據定義解釋這些術語。除非另有定義，否則本文使用的術語(包括技術術語和科學術語)具有與這些實施方式所屬領域的普通技術人員所通常理解的相同含義。
將理解的是，儘管本文可以使用術語第一、第二、第三等來描述各種元件，但是這些元件不應該受到這些術語的限制。使用這些術語僅是為了將一個元件與另一個元件區分開。因而，在不脫離發明構思教導的情況下，在一些實施方式中的第一元件在其它實施方式中可以被稱為第二元件。
例如可以使用諸如“在……下面”、“在……下方”、“下”、“在……上方”、“上”、“頂”、“底”等的空間關係術語將 元件和/特徵與另一個元件和/或特徵的關係描述為如圖中所示。將理解，除了在附圖中所描繪的方向之外，這些空間關係術語還意在涵蓋使用和/或操作中的裝置的不同方向。例如，當將圖中的裝置翻過來時，被描述為在其它元件或特徵下方和/或下面的元件將定向為在另一個元件或特徵上方。裝置可以另外定向(旋轉90度或者位於其它方向)並且相應地解釋本文使用的空間關係描述語。
半導體封裝可以包括諸如半導體晶粒或半導體晶粒的電子裝置。可以藉由使用晶粒切割製程將諸如晶圓的半導體基板分成多件來獲得半導體晶粒或半導體晶粒。半導體晶粒或半導體晶粒可以對應於記憶體晶粒或邏輯晶粒(包括專用積體電路(ASIC)晶粒)。記憶體晶粒可以包括整合在半導體基板上的動態隨機存取記憶體(DRAM)電路、靜態隨機存取記憶體(SRAM)電路、快閃電路、磁性隨機訪問記憶體(MRAM)電路、電阻式隨機訪問記憶體(ReRAM)電路、鐵電隨機存取記憶體(FeRAM)電路或相變隨機存取記憶體(PcRAM)電路。邏輯晶粒可以包括整合在半導體基板上的邏輯電路。可以在諸如行動電話的通信系統、與生物科技或醫療保健相關的電子系統或可穿戴電子系統中採用半導體封裝。
在整個說明書中，相同的附圖標記表示相同的元件。因而，即使沒有參照附圖提及或描述某一附圖標記，也可以參照另一附圖提及或描述該附圖標記。另外，即使在附圖中沒有示出某一附圖標記，也可以參照另一附圖提及或描述該附圖標記。
圖1至圖5示出了包括側模製層疊晶粒100的半導體封裝10的示例。
參照圖1，半導體封裝10可以包括側模製層疊晶粒100和容納該側模製層疊晶粒100的外部封裝部件200。側模製層疊晶粒100可以包括層疊的半導體晶粒110和120以及覆蓋半導體晶粒110和120的側壁的模製層190。例如，半導體晶粒110和120可以層疊在彼此之上。在實施方式中，與絕緣層交錯的層疊在彼此之上的半導體晶粒120可以佈置在半導體晶粒110上方。因而，可以以半導體封裝的形式提供側模製層疊晶粒100。外部封裝部件200可以用作保護側模製層疊晶粒100免受外部衝擊的封裝構件。外部封裝部件200可以是容納側模製層疊晶粒100的託盤。在實施方式中，外部封裝部件200可以是具有捲帶形式的封裝構件的一部分。
參照圖1和圖2，外部封裝部件200可以包括提供容納凹槽211和212的承載帶210，在該容納凹槽211和212中放置側模製層疊晶粒100。由承載帶210提供的容納凹槽211和212可以包括用來放置側模製層疊晶粒100的主體的第二空間211和用來放置側模製層疊晶粒100的外部連接件140的第一空間212。第二空間211可以位於第一空間212上方。因而，承載帶210可以是容納側模製層疊晶粒100的構件。即，承載帶210可以密封側模製層疊晶粒100，並且可以在將側模製層疊晶粒100傳送到期望位置時保護側模製層疊晶粒100。
承載帶210可以包括：連接件殼體214，該連接件殼體214具有鳥巢形狀以提供用來放置外部連接件140的第一空間212；晶粒支撐部分215，該晶粒支撐部分215從連接件殼體214水平地延伸；以及側壁部分213，該側壁部分213從晶粒支撐部分215的邊緣垂直延伸以提供用來放置側模製層疊晶粒100的主體的第二空間211。側壁部分213的上部可以水平 地且向外延伸以提供黏合部分219，並且覆蓋帶230可以被附接至黏合部分219。覆蓋帶230可以被附接至黏合部分219以用作將容納凹槽211和212密封的蓋。
參照圖1和圖3，佈置在由承載帶210提供的容納凹槽211和212中的側模製層疊晶粒100可以包括垂直層疊的多個半導體晶粒110和120。所述多個半導體晶粒110和120可以經由穿入多個半導體晶粒110和120的電極彼此電連接。電極112和122可以被佈置成基本穿過與其中集成有電晶體的多個半導體晶粒110和120的主體相對應的半導體基板。電極112和122可以是穿過與多個半導體晶粒110和120的半導體基板相對應的矽基板的矽通孔(TSV)。
側模製層疊晶粒100可以包括第一半導體晶粒110和垂直層疊在第一半導體晶粒110上的第二半導體晶粒120。第一半導體晶粒110可以具有比層疊在第一半導體晶粒110上方的第二半導體晶粒120的寬度大的寬度。因而，第一半導體晶粒110的邊緣111E可以從第二半導體晶粒120的側壁121S側向地突出。由於第一半導體晶粒110的邊緣111E從第二半導體晶粒120的側壁121S側向地突出，因此第一半導體晶粒110的側壁117可以比第二半導體晶粒120的側壁121S距離第二半導體晶粒120的中央部分更遠地定位。
第一半導體晶粒110可以具有與第二半導體晶粒120的功能不同的功能。第二半導體晶粒120可以包括垂直層疊在第一半導體晶粒110上方的多個半導體晶粒。例如，多個半導體晶粒可以與絕緣層交錯地層疊在彼此之上。構成第二半導體晶粒120的多個半導體晶粒可以具有彼此相 同或基本彼此相同的功能。第一半導體晶粒110和第二半導體晶粒120的層疊結構可以構成單個記憶體半導體裝置，例如高頻寬記憶體(HBM)裝置。
第二半導體晶粒120可以包括用於儲存資料的記憶體裝置，例如DRAM裝置。第二半導體晶粒120可以包括由記憶體單元陣列構成的記憶體核心。第一半導體晶粒110可以是控制第二半導體晶粒120的操作的主晶粒或主晶片。第一半導體晶粒110可以包括用於與諸如圖形處理單元(GPU)或中央處理單元(CPU)的外部裝置通信並且用於控制包括在第二半導體晶粒120中的記憶體核的輸入/輸出(I/O)介面電路、用於修復包含在第二半導體晶粒120中的記憶體核的邏輯電路以及用於測試第二半導體晶粒120的操作的測試電路。
第二半導體晶粒120可以包括層疊在第一半導體晶粒110上方的第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D。第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D的操作可以由第一半導體晶粒110來控制。例如，可以根據從用作主晶粒的第一半導體晶粒110輸出的控制信號來執行第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D中的任一個的寫操作或讀操作。如果第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D是快閃記憶體裝置，則可以根據從用作主晶粒的第一半導體晶粒110輸出的控制信號來執行第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D中的任一個的程式設計操作、讀操作或抹除操作。這些控制信號和資料可以經由電極112和122從第一半導體晶粒110發送到第二半導體晶粒120A、120B、120C和120D。第二半導體晶粒120A、120B、120C和120D中的每個可以包括記 憶體核心，並且該記憶體核心可以由第一半導體晶粒110來控制。在這種情況下，第二半導體晶粒120A、120B、120C和120D中的每個都可以被設計成不具有諸如用於選擇記憶體核中的某個記憶體單元的位址產生電路的週邊電路。如圖3所示，第二半導體晶粒120A、120B、120C和120D可以垂直層疊在第一半導體晶粒110上。第二半導體晶粒120A、120B、120C和120D可以被層疊成使得第二半導體晶粒120A、120B、120C和120D的側壁彼此對齊。儘管圖3示出了第二半導體晶粒120包括四個層疊晶粒以實現HBM裝置的示例，但是本公開不限於此。例如，構成第二半導體晶粒120的晶粒的數目可以是五個或更多個。
第一半導體晶粒110可以包括用於將側模製層疊晶粒100連接至外部裝置的外部連接件140。外部連接件140可以佈置在第一半導體晶粒110的主體的第一表面116上。外部連接件140中的每個都可以是導電凸塊或焊球。第一半導體晶粒110可以包括將第一半導體晶粒110連接至第二半導體晶粒120的第一電極112以及將第一電極112連接至外部連接件140的第一內部互連線113。第一電極112可以佈置在第一半導體晶粒110的一部分中。相反，外部連接件140可以均勻地佈置在第一半導體晶粒110的第一表面116的整個表面上，如圖4所示。第一內部互連線113可以佈置成將第一電極112電連接至外部連接件140。
第二半導體晶粒120可以佈置在第一半導體晶粒110的與外部連接件140相反的第二表面115上方，並且構成第二半導體晶粒120的第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D可以藉由佈置在第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D之間 以及第一半導體晶粒110和第二半導體晶粒120之間的內部連接件130電連接至第一半導體晶粒110的第一電極112。內部連接件130可以是將第一半導體晶粒110的第一電極112連接至佈置在第一晶粒120A的表面上的導電接觸焊盤124的微凸塊。第一晶粒120A可以進一步包括將第二電極122連接至導電接觸焊盤124的第二內部互連線123。第二晶粒120B、第三晶粒120C和第四晶粒120D中的每個也可以具有與第一晶粒120A相同或基本相同的構造。
側模製層疊晶粒100可以包括覆蓋層疊在第一半導體晶粒110的第二表面115上方的第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D的側壁121S的模製層190。例如，層疊在彼此之上的第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D可以與模製層190交錯。模製層190可以是諸如矽材料或環氧樹脂材料的絕緣層。例如，模製層190可以是使用模製工藝形成為覆蓋第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D的側壁121S的環氧樹脂模製化合物(EMC)材料。模製層190可以延伸成填充第一半導體晶粒110與第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D之間的空間。在一些實施方式中，可以在第一半導體晶粒110與第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D之間佈置黏合絕緣材料(未示出)以提高第一半導體晶粒110與第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D之間的黏合強度。
模製層190可以覆蓋第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D的側壁121S以曝露與第一晶粒120A、第二晶粒 120B、第三晶粒120C和第四晶粒120D中的最上面的晶粒相對應的第四晶粒120D的頂表面128。也就是說，模製層190的頂表面197可以與第四晶粒120D的頂表面128共面。在這種情況下，在側模製層疊晶粒100中產生的熱可以經由第四晶粒120D的曝露的頂表面128而容易地散發。如果第二半導體晶粒120包括多個層疊晶粒，如圖3所示，則第四晶粒120D的曝露的頂表面128可以將來自側模製層疊晶粒100的熱有效地消散。再來參照圖1和圖3，模製層190可以被佈置為曝露第一半導體晶粒110的側壁117。模製層190的外側壁193可以與第一晶粒120A、第二晶粒120B、第三晶粒120C和第四晶粒120D的側壁121S基本平行。穿過側模製層疊晶粒100的中央部分的垂直軸線(未示出)和模製層190的外側壁193之間的距離可以大於穿過側模製層疊晶粒100的中央部分的垂直軸線(未示出)和第一半導體晶粒110的側壁117之間的距離。因而，模製層190可以具有從模製層190的外側壁193的下部朝向第一半導體晶粒110的側壁117延伸的水平表面191。因而，模製層190的外側壁193、模製層190的水平表面191以及第一半導體晶粒110的側壁117可以構成階梯狀邊緣T1。如圖4所示，模製層190的水平表面191可以不與第一半導體晶粒110交疊。因此，當從底平面視圖觀看時，可以曝露模製層190的水平表面191。
模製層190的水平表面191的水平面可以位於與第一半導體晶粒110的第二表面115的水平面不同的位置處。例如，模製層190的水平表面191可以位於比第一半導體晶粒110的第二表面115的水平面高的水平面的位置處。在這種情況下，模製層190可以具有從第一半導體晶粒110的側壁117垂直地且向上地延伸而接觸模製層190的水平表面191的內側壁 192。因而，模製層190的內側壁192可以位於從模製層190的外側壁193朝向側模製層疊晶粒100的垂直中心軸線(未示出)側向凹入的位置處。因此，模製層190的外側壁193、水平表面191和內側壁192可以提供位於側模製層疊晶粒100的下轉角處的階梯狀邊緣T1。
參照圖1和圖5，模製層190的外側壁193的一部分可以接觸外部封裝部件200的側壁部分213的內表面的一部分“C”。具體地，模製層190的外側壁193和水平表面191相遇並形成角度的轉角E2可以與外部封裝部件200的側壁部分213的內表面接觸。在這種情況下，雖然第一半導體晶粒110的第一表面116的邊緣116S與外部封裝部件200的晶粒支撐部分215接觸，但是第一半導體晶粒110的側壁117可以與外部封裝部件200的側壁部分213間隔開。因而，第一半導體晶粒110的第一表面116和側壁117相遇並形成角度的轉角E1可以與外部封裝部件200的側壁部分213間隔開。外部封裝部件200(例如，承載帶)的側壁部分213和晶粒支撐部分215相遇並形成角度的接觸部分“I”可以與第一半導體晶粒110的側壁117間隔開，並且還可以與模製層190的水平表面191間隔開。
第一半導體晶粒110的轉角E1因為側模製層疊晶粒100的階梯狀邊緣T1的存在而可以與承載帶210的側壁部分213和晶粒支撐部分215相遇並形成角度的接觸部分“I”間隔開。也就是說，側模製層疊晶粒100的階梯狀邊緣T1可以用作防止第一半導體晶粒110的轉角E1與接觸部分“I”接觸的障礙或防護。如果第一半導體晶粒110的轉角E1與承載帶210的晶粒支撐部分215以及承載帶210的側壁部分213接觸，則當外力被施加至半導體封裝10時，摩擦力可能集中在第一半導體晶粒110的轉角E1 上。也就是說，如果第一半導體晶粒110的第一表面116S和側壁117二者都與承載帶210的內表面接觸，則摩擦力或衝擊可能集中在第一半導體晶粒110的轉角E1上。
在包括HBM裝置的側模製層疊晶粒中，由於第一半導體晶粒110的轉角E1和側壁117藉由模製層190而曝露，因此摩擦力或衝擊可以直接傳遞至第一半導體晶粒110的轉角E1。因而，在第一半導體晶粒110的轉角E1處可能發生剝離現象，或者第一半導體晶粒110的轉角E1可能被損壞並可能產生顆粒。第一半導體晶粒110的轉角E1可以包括層疊的矽層(未示出)和鈍化層(未示出)。因而，第一半導體晶粒110的轉角E1可能容易被衝擊或摩擦力損壞。然而，根據實施方式，側模製層疊晶粒100的階梯狀邊緣T1可以防止第一半導體晶粒110的轉角E1與承載帶210的側壁部分213的接觸部分“I”和晶粒支撐部分215接觸。因而，即使外力或衝擊被施加至半導體封裝10，側模製層疊晶粒100的階梯狀邊緣T1也可以減輕集中在第一半導體晶粒100的轉角E1上的摩擦力或衝擊。因而，側模製層疊晶粒100的階梯狀邊緣T1可以減少與第一半導體晶粒110的轉角E1的損壞相關的顆粒問題。
採用包括側壁117被曝露的第一半導體晶粒110的側模製層疊晶粒100的半導體封裝10可以被應用於各種電子系統。側模製層疊晶粒100可以以半導體封裝的形式被提供，並且可以用作電子系統的部件、半導體模組或另一種類型的半導體封裝。也就是說，側模製層疊晶粒100可以用作構成可擕式產品(例如，行動電話或顯示板)或系統級封裝(SIP)的多個部件中的一個部件。各種半導體封裝或各種半導體裝置可以被彼此組 合以實現SIP。在這種情況下，在將側模製層疊晶粒100傳送至期望位置的同時可能必須將作為各種半導體封裝或各種半導體裝置中的一個的側模製層疊晶粒100保持在外部封裝部件200中。在利用外部封裝部件200傳送或保持側模製層疊晶粒100的同時，側模製層疊晶粒100的階梯狀邊緣T1可以抑制或防止第一半導體晶粒110被損壞或破損。
再來參照圖1，第一半導體晶粒110的側壁117可以從模製層190的外側壁193朝向側模製層疊晶粒100的垂直中心軸線側向凹入。因而，可以減小第一半導體晶粒110和外部封裝部件200之間的接觸面積。因此，當向半導體封裝10施加外力時，可以減輕集中在第一半導體晶粒110上的摩擦力或衝擊以防止第一半導體晶粒110被損壞或者防止產生顆粒。
圖6是示出了包含在根據實施方式的半導體封裝中的側模製層疊晶粒2100的示例的截面圖。
參照圖6，側模製層疊晶粒2100可以由外部封裝部件(圖1的200)的承載帶(圖1的210)封裝以提供半導體封裝。側模製層疊晶粒2100可以包括層疊的多個半導體晶粒2110和2120。所述多個半導體晶粒2110和2120可以藉由電極2112和2122彼此電連接。例如，電極2112和2122可以是分別穿入半導體晶粒2110和2120的電極。第一半導體晶粒2110可以具有比層疊在第一半導體晶粒2110上方的第二半導體晶粒2120的寬度大的寬度。因而，第一半導體晶粒2110的邊緣2111E可以從第二半導體晶粒2120的側壁2121S側向地突出。
第一半導體晶粒2110可以具有與第二半導體晶粒2120的功能不同的功能。第二半導體晶粒2120可以包括垂直層疊在第一半導體晶粒 2110上方的多個半導體晶粒。例如，多個半導體晶粒可以與絕緣層交錯地層疊在彼此之上。構成第二半導體晶粒2120的多個半導體晶粒可以具有彼此相同或基本彼此相同的功能。第一半導體晶粒2110和第二半導體晶粒2120的層疊結構可以構成單個記憶體半導體裝置，例如高頻寬記憶體(HBM)裝置。
第一半導體晶粒2110可以包括用於將側模製層疊晶粒2100連接至外部裝置的外部連接件2140。外部連接件2140可以佈置在第一半導體晶粒2110的主體的第一表面2116上。第一半導體晶粒2110可以包括將第一半導體晶粒2110連接至第二半導體晶粒2120的第一電極2112以及將第一電極2112連接至外部連接件2140的第一內部互連線2113。第一電極2112可以佈置在第一半導體晶粒2110的一部分中。相反，外部連接件2140可以均勻地佈置在第一半導體晶粒2110的第一表面2116的整個表面上，如參照圖4所述。第一內部互連線2113可以佈置成將第一電極2112電連接至外部連接件2140。
第二半導體晶粒2120可以佈置在第一半導體晶粒2110的與外部連接件2140相反的第二表面2115上方，並且構成第二半導體晶粒2120的多個晶粒可以藉由佈置在構成第二半導體晶粒2120的多個晶粒之間以及第一半導體晶粒2110和第二晶粒2120之間的內部連接件2130電連接至第一半導體晶粒2110的第一電極2112。內部連接件2130的示例可以包括將第一半導體晶粒2110的第一電極2112連接至佈置在第二半導體晶粒2120的表面上的導電接觸焊盤2124的微凸塊。第二半導體晶粒2120可以進一步包括將第二電極2122連接至導電接觸焊盤2124的第二內部互連線2123。構成 第二半導體晶粒2120的多個晶粒中的每個晶粒可以具有彼此相同或基本彼此相同的構造。
側模製層疊晶粒2100可以包括覆蓋構成層疊在第一半導體晶粒2110的第二表面2115上方的第二半導體晶粒2120的多個晶粒的側壁2121S的模製層2190。例如，層疊在彼此之上的多個晶粒可以與模製層2190交錯。模製層2190可以是使用模製工藝形成為覆蓋第二半導體晶粒2120的側壁2121S的環氧樹脂模製化合物(EMC)材料。模製層2190可以延伸成填充第一半導體晶粒2110和構成第二半導體晶粒2120的多個晶粒之間的空間。在一些實施方式中，可以在第一半導體晶粒2110和構成第二半導體晶粒2120的多個晶粒之間佈置黏合絕緣材料(未示出)以提高第一半導體晶粒2110和第二半導體晶粒2120之間的黏合強度。
模製層2190可以覆蓋第二半導體晶粒2120的側壁2121S以曝露第二半導體晶粒2120的最上面的晶粒的頂表面2218。也就是說，模製層2190的頂表面2197可以與第二半導體晶粒2120的頂表面2218共面。在這種情況下，在側模製層疊晶粒2100中產生的熱可以經由第二半導體晶粒2120的曝露的頂表面2128而容易地散發。也就是說，第二半導體晶粒2120的曝露的頂表面2218可以將來自側模製層疊晶粒2100的熱有效地消散。
模製層2190可以被佈置成曝露第一半導體晶粒2110的側壁2117。模製層2190的外側壁2193可以與第二半導體晶粒2120的側壁2121S基本平行。穿過側模製層疊晶粒2100的中央部分的垂直軸線(未示出)和模製層2190的外側壁2193之間的距離可以大於穿過側模製層疊晶粒2100的中央部分的垂直軸線(未示出)和第一半導體晶粒2110的側壁2117之間 的距離。因而，模製層2190可以具有從模製層2190的外側壁2193的下部朝向第一半導體晶粒2110的側壁2117延伸的水平表面2191。因而，模製層2190的外側壁2193、模製層2190的水平表面2191以及第一半導體晶粒2110的側壁2117可以構成階梯狀邊緣T2。模製層2190的水平表面2191可以不與第一半導體晶粒2110交疊。因此，當從底視平面圖觀看時，可以曝露模製層2190的水平表面2191。
模製層2190的水平表面2191可以位於與第一半導體晶粒2110的第二表面2115的水平面相同或基本相同的位置處。因而，模製層2190的外側壁2193和水平表面2191可以提供位於側模製層疊晶粒2100的下轉角處的階梯狀邊緣T2。
如參照圖1和圖5所述，模製層2190的外側壁2193的一部分可以接觸外部封裝部件(圖1的200)的側壁部分(圖1的213)的內表面的部分“C”。具體地，模製層2190的外側壁2193和水平表面2191相遇並形成角度的轉角E2可以與外部封裝部件(圖1的200)的側壁部分(圖1的213)的內表面接觸。在這種情況下，雖然第一半導體晶粒2110的第一表面2116與外部封裝部件(圖1的200)的晶粒支撐部分(圖1的215)接觸，但是第一半導體晶粒2110的側壁2117可以與外部封裝部件(圖1的200)的側壁部分(圖1的213)間隔開。因而，第一半導體晶粒2110的第一表面2116和側壁2117相遇並形成角度的轉角E1可以與外部封裝部件(圖1的200)的側壁部分(圖1的213)間隔開。
如上所述，側模製層疊晶粒2100可以包括位於其下轉角處的階梯狀邊緣T2。因此，側模製層疊晶粒2100的階梯狀邊緣T2可以在使 用外部封裝部件(圖1的200)傳送或保持側模製層疊晶粒2100的同時抑制或防止第一半導體晶粒2110被損壞或破損。因此，當向容納側模製層疊晶粒2100的外部封裝部件200施加外力時，可以減輕集中在第一半導體晶粒2110上的摩擦力或衝擊以保護第一半導體晶粒2110免受可能的損壞或減少顆粒的產生。
圖7是示出了包含在根據實施方式的半導體封裝中的側模製層疊晶粒3100的示例的截面圖。
參照圖7，側模製層疊晶粒3100可以由外部封裝部件(圖1的200)的承載帶(圖1的210)封裝以提供半導體封裝。側模製層疊晶粒3100可以包括層疊的多個半導體晶粒3110和3120。所述多個半導體晶粒3110和3120可以藉由電極3112和3122彼此電連接。電極3112和3122可以是分別穿入半導體晶粒3110和3120的電極。第一半導體晶粒3110可以具有比層疊在第一半導體晶粒3110上方的第二半導體晶粒3120的寬度大的寬度。因而，第一半導體晶粒3110的邊緣3111E可以從第二半導體晶粒3120的側壁3121S側向地突出。
第一半導體晶粒3110可以具有與第二半導體晶粒3120的功能不同的功能。第二半導體晶粒3120可以包括垂直層疊在第一半導體晶粒3110上方的多個半導體晶粒。例如，多個半導體晶粒可以與絕緣層交錯地層疊在彼此之上。構成第二半導體晶粒3120的多個半導體晶粒可以具有彼此相同或基本彼此相同的功能。第一半導體晶粒3110和第二半導體晶粒3120的層疊結構可以構成單個記憶體半導體裝置，例如高頻寬記憶體(HBM)裝置。
第一半導體晶粒3110可以包括用於將側模製層疊晶粒3100連接至外部裝置的外部連接件3140。外部連接件3140可以佈置在第一半導體晶粒3110的主體的第一表面3116上。第一半導體晶粒3110可以包括將第一半導體晶粒3110連接至第二半導體晶粒3120的第一電極3112以及將第一電極3112連接至外部連接件3140的第一內部互連線3113。第一電極3112可以佈置在第一半導體晶粒3110的一部分中。相反，外部連接件3140可以均勻地佈置在第一半導體晶粒3110的第一表面3116的整個表面上，如參照圖4所述。第一內部互連線3113可以佈置成將第一電極3112電連接至外部連接件3140。
第二半導體晶粒3120可以佈置在第一半導體晶粒3110的與外部連接件3140相反的第二表面3115上方，並且構成第二半導體晶粒3120的多個晶粒可以藉由佈置在構成第二半導體晶粒3120的多個晶粒之間以及第一半導體晶粒3110和第二半導體晶粒3120之間的內部連接件3130電連接至第一半導體晶粒3110的第一電極3112。內部連接件3130的示例可以包括將第一半導體晶粒3110的第一電極3112連接至佈置在第二半導體晶粒3120的表面上的導電接觸焊盤3124的微凸塊。第二半導體晶粒3120可以進一步包括將第二電極3122連接至導電接觸焊盤3124的第二內部互連線3123。構成第二半導體晶粒3120的多個晶粒中的每個晶粒可以具有彼此相同或基本彼此相同的構造。
側模製層疊晶粒3100可以包括覆蓋構成層疊在第一半導體晶粒3110的第二表面3115上方的第二半導體晶粒3120的多個晶粒的側壁3121S的模製層3190。例如，層疊在彼此之上的多個晶粒可以與模製層3190 交錯。模製層3190可以是使用模製工藝形成為覆蓋第二半導體晶粒3120的側壁3121S的環氧樹脂模製化合物(EMC)材料。模製層3190可以延伸成填充第一半導體晶粒3110和構成第二半導體晶粒3120的多個晶粒之間的空間。在一些實施方式中，可以在第一半導體晶粒3110和構成第二半導體晶粒3120的多個晶粒之間佈置黏合絕緣材料(未示出)以提高第一半導體晶粒3110和第二半導體晶粒3120之間的黏合強度。
模製層3190可以覆蓋第二半導體晶粒3120的側壁3121S以曝露第二半導體晶粒3120的最上面的晶粒的頂表面3218。也就是說，模製層3190的頂表面3197可以與第二半導體晶粒3120的頂表面3218共面。在這種情況下，在側模製層疊晶粒3100中產生的熱可以經由第二半導體晶粒3120的曝露的頂表面3128容易地散發。也就是說，第二半導體晶粒3120的曝露的頂表面3218可以將來自側模製層疊晶粒3100的熱有效地消散。
模製層3190可以被佈置成曝露第一半導體晶粒3110的側壁3117A。第一半導體晶粒3110的外側壁3117A可以從模製層3190的外側壁3193向下延伸。也就是說，第一半導體晶粒3110的外側壁3117A可以與模製層3190的外側壁3193垂直對齊。模製層3190的外側壁3193可以與第二半導體晶粒3120的側壁3121S基本平行。第一半導體晶粒3110還可以具有從第一半導體晶粒3110的外側壁3117A朝向第一半導體晶粒3110的中央部分側向地凹入的內側壁3117B。因而，第一半導體晶粒3110可以具有從第一半導體晶粒3110的外側壁3117A的下部朝向第一半導體晶粒3110的內側壁3117B側向地延伸的水平表面3117C。因此，第一半導體晶粒3110的外側壁3117A、水平表面3117C和內側壁3117B可以構成階梯狀邊緣T3。
如參照圖1和圖5所述，模製層3190的外側壁3193的一部分或者第一半導體晶粒3110的外側壁3117A的一部分可以接觸外部封裝部件(圖1的200)的側壁部分(圖1的213)的內表面的部分“C”。具體地，第一半導體晶粒3110的外側壁3117A和水平表面3117C相遇並形成角度的轉角E3可以與外部封裝部件(圖1的200)的側壁部分(圖1的213)接觸。在這種情況下，雖然第一半導體晶粒3110的外側壁3117A與外部封裝部件(圖1的200)的側壁部分(圖1的213)接觸，但是第一半導體晶粒3110的水平表面3117C可以與外部封裝部件(圖1的200)的晶粒支撐部分(圖1的215)間隔開。也就是說，第一半導體晶粒3110的轉角E3可以與晶粒支撐部分(圖1的215)間隔開。另外，第一半導體晶粒3110的內側壁3117B也可以與外部封裝部件(圖1的200)的側壁部分(圖1的213)間隔開。因而，第一半導體晶粒3110的內側壁3117B和第一表面3116相遇並形成角度的轉角E1可以與外部封裝部件(圖1的200)的側壁部分(圖1的213)間隔開。因而，可以減小第一半導體晶粒110和外部封裝部件200之間的接觸面積以減輕在向容納側模製層疊晶粒3100的外部封裝部件200施加外力時集中在第一半導體晶粒3110上的摩擦力或衝擊。側模製層疊晶粒3100可以包括位於其下轉角處的階梯狀邊緣T3。因而，側模製層疊晶粒3100的階梯狀邊緣T3可以在使用外部封裝部件(圖1的200)傳送或保持側模製層疊晶粒3100的同時抑制或防止第一半導體晶粒3110被損壞或破損。因此，當向容納側模製層疊晶粒3100的外部封裝部件200施加外力時，可以減輕集中在第一半導體晶粒3110上的摩擦力或衝擊以防止第一半導體晶粒3110被損壞或防止顆粒的產生。
圖8是示出了包含在根據實施方式的半導體封裝中的側模製層疊晶粒4100的示例的截面圖。
參照圖8，側模製層疊晶粒4100可以由外部封裝部件(圖1的200)的承載帶(圖1的210)封裝以提供半導體封裝。側模製層疊晶粒4100可以包括層疊的多個半導體晶粒4110和4120。所述多個半導體晶粒4110和4120可以藉由電極4112和4122彼此電連接。電極4112和4122可以是分別穿入半導體晶粒4110和4120的電極。第一半導體晶粒4110可以具有比層疊在第一半導體晶粒4110上的第二半導體晶粒4120的寬度大的寬度。因而，第一半導體晶粒4110的邊緣4111E可以從第二半導體晶粒4120的側壁4121S側向地突出。
第一半導體晶粒4110可以具有與第二半導體晶粒4120的功能不同的功能。第二半導體晶粒4120可以包括垂直層疊在第一半導體晶粒4110上方的多個半導體晶粒。例如，多個半導體晶粒可以與絕緣層交錯地層疊在彼此之上。構成第二半導體晶粒4120的多個半導體晶粒可以具有彼此相同或基本彼此相同的功能。第一半導體晶粒4110和第二半導體晶粒4120的層疊結構可以構成單個記憶體半導體裝置，例如高頻寬記憶體(HBM)裝置。
第一半導體晶粒4110可以包括用於將側模製層疊晶粒4100連接至外部裝置的外部連接件4140。外部連接件4140可以佈置在第一半導體晶粒4110的主體的第一表面4116上。可以利用鈍化層4119覆蓋第一半導體晶粒4110的第一表面4116。在這種情況下，外部連接件4140可以佈置在該鈍化層4119上。鈍化層4119可以包括氮化矽層、氧化矽層或氮化矽層 和氧化矽層的組合。
第一半導體晶粒4110可以包括將第一半導體晶粒4110連接至第二半導體晶粒4120的第一電極4112以及將第一電極4112連接至外部連接件4140的第一內部互連線4113。第一電極4112可以佈置在第一半導體晶粒4110的一部分中。相反，外部連接件4140可以均勻地佈置在第一半導體晶粒4110的第一表面4116的整個表面上，如參照圖4所述。第一內部互連線4113可以佈置成將第一電極4112電連接至外部連接件4140。
第二半導體晶粒4120可以佈置在第一半導體晶粒4110的與外部連接件4140相反的第二表面4115上方，並且構成第二半導體晶粒4120的多個晶粒可以藉由佈置在構成第二半導體晶粒4120的多個晶粒之間以及第一半導體晶粒4110和第二半導體晶粒4120之間的內部連接件4130電連接至第一半導體晶粒4110的第一電極4112。在第一半導體晶粒4110和第二半導體晶粒4120之間可以佈置黏合層4180。具體地，黏合層4180可以佈置在第一半導體晶粒4110和構成第二半導體晶粒4120的多個晶粒之間。黏合層4180可以包括非導電膜(NCF)。
在第一半導體晶粒4110和構成第二半導體晶粒4120的多個晶粒當中的兩個相鄰晶粒之間佈置的內部連接件4130可以藉由黏合層4180彼此分開和隔離。內部連接件4130可以是將第一半導體晶粒4110的第一電極4112連接至佈置在第二半導體晶粒4120的表面上的導電接觸焊盤4124的微凸塊。第二半導體晶粒4120可以進一步包括將第二電極4122連接至導電接觸焊盤4124的第二內部互連線4123。構成第二半導體晶粒4120的多個晶粒中的每個晶粒可以具有相同或基本相同的構造。
側模製層疊晶粒4100可以包括覆蓋構成層疊在第一半導體晶粒4110的第二表面4115上的第二半導體晶粒4120的多個晶粒的側壁4121S的模製層4190。模製層4190還可以覆蓋佈置在第一半導體晶粒4110和第二半導體晶粒4120之間的黏合層4180的側壁。模製層4190可以是使用模製工藝形成為覆蓋第二半導體晶粒4120的側壁4121S的環氧樹脂模製化合物(EMC)材料。模製層4190可以覆蓋第二半導體晶粒4120的側壁4121S以曝露第二半導體晶粒4120的最上面的晶粒的頂表面4218。也就是，模製層4190的頂表面4197可以與第二半導體晶粒4120的頂表面4218共面。在這種情況下，在側模製層疊晶粒4100中產生的熱可以經由第二半導體晶粒4120的曝露的頂表面4128容易地散發。也就是，第二半導體晶粒4120的曝露的頂表面4218可以將來自側模製層疊晶粒4100的熱有效地消散。
模製層4190可以被佈置成曝露第一半導體晶粒4110的外側壁4117A。第一半導體晶粒4110的外側壁4117A可以從模製層4190的外側壁4193向下延伸。也就是，第一半導體晶粒4110的外側壁4117A可以與模製層4190的外側壁4193垂直對齊。模製層4190的外側壁4193可以與第二半導體晶粒4120的側壁4121S基本平行。第一半導體晶粒4110還可以具有從第一半導體晶粒4110的外側壁4117A朝向第一半導體晶粒4110的中央部分側向地凹入的內側壁4117B。因而，第一半導體晶粒4110可以具有從第一半導體晶粒4110的外側壁4117A的下部朝向第一半導體晶粒4110的內側壁4117B側向地延伸的水平表面4117C。因此，第一半導體晶粒4110的外側壁4117A、水平表面4117C和內側壁4117B可以構成階梯狀邊緣T3。第 一半導體晶粒4110的內側壁4117B和水平表面4117C可以對應於第一半導體晶粒4110的基板主體(例如，矽主體)的表面。因此，可以曝露第一半導體晶粒4110的矽主體的多個部分。相反，可以利用鈍化層4119覆蓋第一半導體晶粒4110的第一表面4116。鈍化層4119沒有延伸到第一半導體晶粒4110的內側壁4117B和水平表面4117C上。因而，可以曝露第一半導體晶粒4110的邊緣4111E的側壁。
如參照圖1和圖5所述，模製層4190的外側壁4193的一部分或者第一半導體晶粒4110的外側壁4117A的一部分可以接觸外部封裝部件(圖1的200)的側壁部分(圖1的213)的內表面的部分“C”。具體地，第一半導體晶粒4110的外側壁4117A和水平表面4117C相遇並形成角度的轉角E3可以與外部封裝部件(圖1的200)的側壁部分(圖1的213)接觸。在這種情況下，雖然第一半導體晶粒4110的外側壁4117A與外部封裝部件(圖1的200)的側壁部分(圖1的213)接觸，但是第一半導體晶粒4110的水平表面4117C可以與外部封裝部件(圖1的200)的晶粒支撐部分(圖1的215)間隔開。也就是，第一半導體晶粒4110的轉角E3可以與晶粒支撐部分(圖1的215)間隔開。另外，第一半導體晶粒4110的內側壁4117B也可以與外部封裝部件(圖1的200)的側壁部分(圖1的213)間隔開。因而，第一半導體晶粒4110的內側壁4117B和第一表面4116相遇並形成角度的轉角E1可以與外部封裝部件(圖1的200)的側壁部分(圖1的213)間隔開。另外，鈍化層4119可以防止第一半導體晶粒4110的轉角E1與外部封裝部件200直接接觸。因此，鈍化層4119不會在第一半導體晶粒4110的轉角E1處從第一半導體晶粒4110的矽主體剝離。側模製層疊晶粒4100 的階梯狀邊緣T3可以在使用外部封裝部件(圖1的200)傳送或保持側模製層疊晶粒4100的同時抑制或防止第一半導體晶粒4110被損壞或破損。因此，當向容納側模製層疊晶粒4100的外部封裝部件200施加外力時，可以減少集中在第一半導體晶粒4110上的摩擦力或衝擊以防止第一半導體晶粒4110被損壞或產生顆粒。
圖9和圖10是示出了形成包含在根據實施方式的半導體封裝中的側模製層疊晶粒的階梯狀邊緣的方法的示例的截面圖。
參照圖9，為了形成側模製層疊晶粒5100，可以提供第一半導體晶圓5110F，該第一半導體晶圓5110F具有與第一半導體晶粒區域5110C之間的劃道(scribe lane)相對應的邊緣邊界區域5111R。可以分別在第一半導體晶圓5110F的第一半導體晶粒區域5110C中實現包括半導體積體電路的第一半導體晶粒5110。可以在第一半導體晶圓5110F的每個第一半導體晶粒區域5110C的第二表面5115上方垂直層疊多個第二半導體晶粒5120。可以利用晶圓上晶粒(chip on wafer,CoW)技術將多個第二半導體晶粒5120垂直層疊在第一半導體晶圓5110F的每個第一半導體晶粒區域5110C上方以提供層疊晶粒結構。因而，在第一半導體晶圓5110F上一個挨一個佈置多個層疊晶粒結構。
可以將模製材料沉積在第一半導體晶圓5110F的第二表面5115上以覆蓋多個層疊晶粒結構。然後可以使該模製材料凹入以形成曝露層疊的第二半導體晶粒5120的最上面的晶粒的頂表面5218的模製層5190F。在這種情況下，模製層5190的頂表面5197可以與層疊的第二半導體晶粒5120的最上面的晶粒的頂表面5218共面。因此，可以在第一半導體 晶圓5110F上形成由模製層5190F模製的層疊晶粒結構。外部連接件5140可以被附接至第一半導體晶圓5110F的第一表面5116。在將第一半導體晶圓5110F分割成與形成多個側模製層疊晶粒5100相對應的多件之前，可以形成階梯狀邊緣(圖1的T1)。
參照圖9和圖10，可以提供第一刀片5300，並且可以將該第一刀片5300對齊使得該第一刀片5300的端部面向第一半導體晶圓5110F的第一表面5116。可以使用第一刀片5300將邊緣邊界區域5111R去除，並且還可以使用該第一刀片5300將模製層5190F的與邊緣邊界區域5111R相鄰的部分去除以形成提供階梯狀邊緣(圖1的T1，圖6的T2或圖7的T3)的溝槽T4。可以根據階梯狀邊緣(圖1的T1，圖6的T2或圖7的T3)的期望特徵來控制溝槽T4的深度G。在形成溝槽T4之後，可以在模製層5190F的頂表面5197上提供第二刀片5350。可以使用該第二刀片5350將溝槽T4上的模製層5190F去除以形成彼此分開的多個側模製層疊晶粒5100。因此，每個側模製層疊晶粒5100的模製層5190F都可以被形成為具有曝露的外側壁5193。也就是說，可以使用第一刀片5300和第二刀片5350將第一半導體晶圓5110F和模製層5190F分成多件，以形成彼此分開的多個側模製層疊晶粒5100。第一刀片5300的寬度W可以與第二刀片5350的寬度不同。
圖11是示出了包括儲存卡7800的電子系統的示例的框圖。該儲存卡7800可以包括至少一個半導體晶粒。例如，可以以儲存卡的形式提供根據實施方式的半導體封裝。另選地，儲存卡7800可以包括根據實施方式的至少一個半導體封裝。儲存卡7800可以包括諸如非揮發性儲存裝置的記憶體7810和儲存控制器7820。記憶體7810和儲存控制器7820可以儲 存資料或讀取儲存的資料。記憶體7810和/儲存控制器7820可以包括根據實施方式的至少一個半導體封裝。
記憶體7810可以包括非揮發性儲存裝置，本發明的實施方式的技術可以應用于該非揮發性儲存裝置。儲存控制器7820可以控制記憶體7810，從而回應於來自主機7803的讀/寫請求來讀出儲存的資料或儲存資料。
圖12是示出了包括根據實施方式的至少一個封裝的電子系統8710的示例的框圖。電子系統8710可以包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可以經由匯流排8715彼此聯接，匯流排8715提供了資料移動的路徑。
在實施方式中，控制器8711可以包括一個或更多個微處理器、數位訊號處理器、微控制器和/或能夠執行與這些部件相同功能的邏輯裝置。控制器8711或記憶體8713可以包括根據本公開的實施方式的半導體封裝中的一個或更多個。輸入/輸出裝置8712可以包括選自小鍵盤、鍵盤、顯示裝置、觸控式螢幕等中的至少一種。記憶體8713是用於儲存資料的裝置。記憶體8713可以儲存要由控制器8711執行的資料和/或命令等。
記憶體8713可以包括諸如DRAM的揮發性儲存裝置和/或諸如閃速記憶體的非揮發性儲存裝置。例如，閃速記憶體可以是諸如移動終端或臺式電腦的資訊處理系統的部件。閃速記憶體可以構成固態硬碟(SSD)。在這種情況下，電子系統8710可以在閃速儲存系統中穩定地儲存大量資料。
電子系統8710可以進一步包括介面8714，該介面8714將資 料發送到通信網路和從通信網路接收資料。介面8714可以是有線型或無線型。例如，介面8714可以包括天線或有線收發器或無線收發器。
電子系統8710可以實現為執行各種功能的移動系統、個人電腦、工業電腦或邏輯系統。例如，移動系統可以是個人數文書處理(PDA)、可擕式電腦、平板電腦、行動電話、智慧型電話、無線電話、膝上型電腦、儲存卡、數位音樂系統和資訊發送/接收系統中的任一種。
如果電子系統8710是能夠進行無線通訊的設備，則電子系統871可以在通信系統中使用，該通信系統諸如為：CDMA(碼分多址)、GSM(全球移動通信系統)、NADC(北美數位蜂窩)、E-TDMA(增強時分多址)、WCDMA(寬頻碼分多址)、CDMA2000、LTE(長期演進)和Wibro(無線寬頻網路)。
出於示例性目的公開了本公開的實施方式。本領域技術人員將理解，在不脫離本公開以及所附申請專利範圍的範圍和精神的情況下，可以進行各種修改、添加和替換。
10‧‧‧半導體封裝
100‧‧‧模製層疊晶粒
110‧‧‧半導體晶粒
111E‧‧‧邊緣
112‧‧‧電極
113‧‧‧第一內部互連線
115‧‧‧第二表面
116‧‧‧第一表面
116S‧‧‧邊緣
117‧‧‧側壁
120‧‧‧半導體晶粒
120A‧‧‧第一晶粒
120B‧‧‧第二晶粒
120C‧‧‧第三晶粒
120D‧‧‧第四晶粒
121‧‧‧第二半導體晶粒
121S‧‧‧側壁
122‧‧‧電極
123‧‧‧第二內部互連線
124‧‧‧導電接觸焊盤
128‧‧‧頂表面
130‧‧‧內部連接件
140‧‧‧外部連接件
190‧‧‧模製層
191‧‧‧水平表面
192‧‧‧內側壁
193‧‧‧外側壁
197‧‧‧頂表面
200‧‧‧外部封裝部件
210‧‧‧承載帶
212‧‧‧容納凹槽/第一空間
213‧‧‧側壁部分
214‧‧‧連接件殼體
215‧‧‧晶粒支撐部分
219‧‧‧黏合部分
230‧‧‧覆蓋帶

Claims (19)

  1. 一種半導體封裝，該半導體封裝包括：第一半導體晶粒；外部連接件，所述外部連接件被佈置在所述第一半導體晶粒的第一表面上方；第二半導體晶粒，所述第二半導體晶粒層疊在所述第一半導體晶粒的第二表面上方；模製層，所述模製層覆蓋所述第二半導體晶粒的側壁；外部封裝部件，所述外部封裝部件具有凹槽，所述第一半導體晶粒和所述第二半導體晶粒的層疊結構被容納在所述凹槽中；以及階梯狀邊緣，所述階梯狀邊緣被佈置在所述模製層的邊緣下面以曝露所述第一半導體晶粒的側壁，其中，所述模製層的外側壁的一部分與所述外部封裝部件的內表面的一部分接觸，並且其中，所述外部封裝部件的內表面藉由所述階梯狀邊緣來與所述第一半導體晶粒的側壁間隔開。
  2. 根據申請專利範圍第1項所述的半導體封裝，其中，所述外部封裝部件包括：承載帶，所述承載帶提供容納凹槽，所述第一半導體晶粒和所述第二半導體晶粒的層疊結構被放置在所述容納凹槽中；以及覆蓋帶，所述覆蓋帶被附接至所述承載帶的上部以將所述容納凹槽密封， 其中，所述承載帶包括：連接件殼體，所述連接件殼體提供第一空間，所述外部連接件被放置在所述第一空間中；晶粒支撐部分，所述晶粒支撐部分從所述連接件殼體的上部水平地且向外地延伸；以及側壁部分，所述側壁部分從所述晶粒支撐部分的邊緣垂直地且向上地延伸以提供第二空間，所述第一半導體和所述第二半導體晶粒以及所述模製層被放置在所述第二空間中，所述承載帶的側壁部分與所述第一半導體晶粒的側壁間隔開，並且所述承載帶的側壁部分的一部分與所述模製層的外側壁的一部分接觸。
  3. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一半導體晶粒的側壁從所述模製層的外側壁朝向所述第一半導體晶粒的中央部分側向地凹入；所述階梯狀邊緣曝露所述模製層的與所述第一半導體晶粒的側壁相鄰的水平表面；並且所述模製層的水平表面、所述模製層的外側壁以及所述第一半導體晶粒的側壁構成所述階梯狀邊緣。
  4. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一半導體晶粒的側壁從所述模製層的外側壁朝向所述第一半導體晶粒的中央部分側向地凹入，並且與所述模製層的與所述第一半導體晶粒相鄰的內側壁垂直對齊；所述階梯狀邊緣曝露所述模製層位於所述模製層的外側壁和內側壁之 間的水平表面；並且所述模製層的水平表面、所述模製層的外側壁、所述模製層的內側壁以及所述第一半導體晶粒的側壁構成所述階梯狀邊緣。
  5. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一半導體晶粒的側壁包括：外側壁，所述外側壁與所述模製層的外側壁垂直對齊；內側壁，所述內側壁從所述第一半導體晶粒的外側壁朝向所述第一半導體晶粒的中央部分側向地凹入以與所述第一半導體晶粒的外側壁間隔開；以及水平表面，所述水平表面位於所述第一半導體晶粒的外側壁和內側壁之間，其中，所述第一半導體晶粒的內側壁、所述第一半導體晶粒的水平表面和所述第一半導體晶粒的外側壁構成所述階梯狀邊緣。
  6. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一半導體晶粒藉由穿入所述第一半導體晶粒的電極來電連接至所述第二半導體晶粒的最下面的晶粒。
  7. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一半導體晶粒和所述第二半導體晶粒藉由分別穿入所述第一半導體晶粒和所述第二半導體晶粒的電極來彼此電連接。
  8. 根據申請專利範圍第1項所述的半導體封裝，其中，第一半導體晶粒的邊緣從所述第二半導體晶粒的側壁側向地突出。
  9. 根據申請專利範圍第1項所述的半導體封裝，其中，所述第一半導體 晶粒和所述第二半導體晶粒構成高頻寬記憶體HBM裝置。
  10. 根據申請專利範圍第1項所述的半導體封裝，其中，所述模製層曝露所述第二半導體晶粒的最上面的晶粒的頂表面。
  11. 一種半導體封裝，該半導體封裝包括：第一半導體晶粒；外部連接件，所述外部連接件被佈置在所述第一半導體晶粒的第一表面上方；第二半導體晶粒，所述第二半導體晶粒層疊在所述第一半導體晶粒的第二表面上方；模製層，所述模製層覆蓋所述第二半導體晶粒的側壁；以及階梯狀邊緣，所述階梯狀邊緣被佈置在所述模製層的邊緣下面以曝露所述第一半導體晶粒的側壁。
  12. 根據申請專利範圍第11項所述的半導體封裝，其中，所述第一半導體晶粒藉由穿入所述第一半導體晶粒的電極來電連接至所述第二半導體晶粒的最下面的晶粒。
  13. 根據申請專利範圍第11項所述的半導體封裝，其中，所述第一半導體晶粒和所述第二半導體晶粒藉由分別穿入所述第一半導體晶粒和所述第二半導體晶粒的電極來彼此電連接。
  14. 根據申請專利範圍第11項所述的半導體封裝，其中，所述第一半導體晶粒的邊緣從所述第二半導體晶粒的側壁側向地突出。
  15. 根據申請專利範圍第11項所述的半導體封裝，其中，所述第一半導體晶粒和所述第二半導體晶粒構成高頻寬記憶體HBM裝置。
  16. 根據申請專利範圍第11項所述的半導體封裝，其中，所述模製層曝露所述第二半導體晶粒的最上面的晶粒的頂表面。
  17. 根據申請專利範圍第11項所述的半導體封裝，其中，所述第一半導體晶粒的側壁從所述模製層的外側壁朝向所述第一半導體晶粒的中央部分側向地凹入；所述階梯狀邊緣曝露所述模製層的與所述第一半導體晶粒的側壁相鄰的水平表面；並且所述模製層的水平表面、所述模製層的外側壁以及所述第一半導體晶粒的側壁構成所述階梯狀邊緣。
  18. 根據申請專利範圍第11項所述的半導體封裝，其中，所述第一半導體晶粒的側壁從所述模製層的外側壁朝向所述第一半導體晶粒的中央部分側向地凹入，並且與所述模製層的與所述第一半導體晶粒相鄰的內側壁垂直對齊；所述階梯狀邊緣曝露所述模製層的位於所述模製層的外側壁和內側壁之間的水平表面；並且所述模製層的水平表面、所述模製層的外側壁、所述模製層的內側壁以及所述第一半導體晶粒的側壁構成所述階梯狀邊緣。
  19. 根據申請專利範圍第11項所述的半導體封裝，其中，所述第一半導體晶粒的側壁包括：外側壁，所述外側壁與所述模製層的外側壁垂直對齊；內側壁，所述內側壁從所述第一半導體晶粒的外側壁朝向所述第一半導體晶粒的中央部分側向地凹入以與所述第一半導體晶粒的外側壁間隔 開；以及水平表面，所述水平表面位於所述第一半導體晶粒的外側壁和內側壁之間，其中，所述第一半導體晶粒的內側壁、所述第一半導體晶粒的水平表面和所述第一半導體晶粒的外側壁構成所述階梯狀邊緣。
TW105122143A 2015-11-26 2016-07-14 包含具有階梯狀邊緣的模製層疊晶粒的半導體封裝 TWI699860B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150166788A KR20170061816A (ko) 2015-11-26 2015-11-26 계단식 에지를 가지는 몰딩된 스택 다이를 포함한 반도체 패키지
KR10-2015-0166788 2015-11-26

Publications (2)

Publication Number Publication Date
TW201719833A TW201719833A (zh) 2017-06-01
TWI699860B true TWI699860B (zh) 2020-07-21

Family

ID=58778150

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105122143A TWI699860B (zh) 2015-11-26 2016-07-14 包含具有階梯狀邊緣的模製層疊晶粒的半導體封裝

Country Status (4)

Country Link
US (1) US9773756B2 (zh)
KR (1) KR20170061816A (zh)
CN (1) CN106803503B (zh)
TW (1) TWI699860B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186492B1 (en) 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
CN112908977A (zh) * 2019-11-19 2021-06-04 富泰华工业（深圳）有限公司 封装天线、封装天线阵列及封装天线的制作方法
TWI712139B (zh) * 2019-11-19 2020-12-01 虹晶科技股份有限公司 封裝天線、封裝天線陣列及封裝天線的製作方法
KR20210148743A (ko) * 2020-06-01 2021-12-08 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334874A (en) * 1991-09-13 1994-08-02 Metzler Richard A Electronic device package
US20150228591A1 (en) * 2014-02-10 2015-08-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597074A (en) 1994-04-25 1997-01-28 Ko; Seung S. Packing tray of semiconductor devices and a method for manufacturing the same
US20040194882A1 (en) * 2003-04-07 2004-10-07 Ying-Hao Hung Method for disassembling a stacked-chip package
JP4317245B2 (ja) * 2007-09-27 2009-08-19 新光電気工業株式会社 電子装置及びその製造方法
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
CN103594447B (zh) * 2013-10-24 2017-01-04 天水华天科技股份有限公司 封装密度大高频性能好的ic芯片堆叠封装件及制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334874A (en) * 1991-09-13 1994-08-02 Metzler Richard A Electronic device package
US20150228591A1 (en) * 2014-02-10 2015-08-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
KR20170061816A (ko) 2017-06-07
US20170154872A1 (en) 2017-06-01
US9773756B2 (en) 2017-09-26
CN106803503B (zh) 2019-09-13
CN106803503A (zh) 2017-06-06
TW201719833A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI732985B (zh) 包含堆疊晶片的半導體封裝
TWI718313B (zh) 具有不對稱晶片堆疊結構的半導體封裝
US10991640B2 (en) Semiconductor packages including bridge die
US9153557B2 (en) Chip stack embedded packages
US9985002B2 (en) Thin stack packages
US9324688B2 (en) Embedded packages having a connection joint group
TW201628139A (zh) 包含內插器的半導體封裝
TWI699860B (zh) 包含具有階梯狀邊緣的模製層疊晶粒的半導體封裝
TWI791665B (zh) 包含直通塑模穿孔結構的堆疊封裝
US20180286835A1 (en) Semiconductor packages and methods of manufacturing the same
TW201946241A (zh) 包含與半導體晶粒分隔開的橋式晶粒之半導體封裝
TWI643306B (zh) 封裝基板、包含其之半導體封裝、包含其之電子系統及包含其之記憶卡
TWI791664B (zh) 包含直通塑模穿孔的堆疊封裝
US20190043833A1 (en) Semiconductor packages including a plurality of stacked dies
US10361141B2 (en) Semiconductor packages relating to thermal transfer plate and methods of manufacturing the same
US9209161B2 (en) Stacked package and method for manufacturing the same
CN111668180B (zh) 包括混合布线接合结构的层叠封装件
CN111524879B (zh) 具有层叠芯片结构的半导体封装
US20200091112A1 (en) Stack packages including stacked semiconductor dies
US20170287734A1 (en) Semiconductor packages including interposer and methods of manufacturing the same
US20200328189A1 (en) Semiconductor packages including a thermal conduction network structure
TW202101710A (zh) 包含支撐基板的堆疊封裝件