TWI791664B - 包含直通塑模穿孔的堆疊封裝 - Google Patents

包含直通塑模穿孔的堆疊封裝 Download PDF

Info

Publication number
TWI791664B
TWI791664B TW107139688A TW107139688A TWI791664B TW I791664 B TWI791664 B TW I791664B TW 107139688 A TW107139688 A TW 107139688A TW 107139688 A TW107139688 A TW 107139688A TW I791664 B TWI791664 B TW I791664B
Authority
TW
Taiwan
Prior art keywords
package
subpackage
connection
tmv
semiconductor die
Prior art date
Application number
TW107139688A
Other languages
English (en)
Other versions
TW201946234A (zh
Inventor
嚴柱日
李在薰
崔福奎
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201946234A publication Critical patent/TW201946234A/zh
Application granted granted Critical
Publication of TWI791664B publication Critical patent/TWI791664B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Supply Devices, Intensifiers, Converters, And Telemotors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

堆疊封裝包括第一子封裝和堆疊在第一子封裝上的第二子封裝。第一子封裝包括第一半導體晶片、在X軸方向上與第一半導體晶片間隔開的用於連接的第一直通塑模穿孔(TMV)、在Y軸方向上與第一半導體晶片間隔開的用於旁通的第一TMV和用於將第一半導體晶片連接到用於連接的第一TMV的重新佈線(RDL)圖案。第二子封裝包括第二半導體晶片、在Y軸方向上與第二半導體晶片間隔開的用於連接的第二TMV以及用於將第二半導體晶片連接到用於連接的第二TMV的另一RDL圖案。堆疊的第二子封裝堆疊在第一子封裝上，使得用於連接的第二TMV連接到用於旁通的第一TMV。

Description

包含直通塑模穿孔的堆疊封裝
本申請案公開內容涉及半導體封裝技術，並且更具體地，涉及包括直通塑模穿孔(TMV)結構的堆疊封裝。
相關申請案交互引用
本申請案主張於2018年4月30日提交的韓國申請案第10-2018-0050266號的優先權，其全部內容通過引用併入本文。
近來，在各種電子系統中需要具有高密度並且以高速操作的半導體封裝。回應於這種需求，已經專注於增加具有多個溝道的半導體封裝的頻寬。此外，已經開發出具有相對小的形狀因數的半導體封裝。因此，可以垂直堆疊多個半導體晶片以實現具有大存儲容量的緊湊半導體封裝。
根據實施方式，一種堆疊封裝包括封裝基板、堆疊在封裝基板上的第一子封裝，與封裝基板相對地堆疊在第一子封裝上的第二子封裝以及與第一子封裝相對地堆疊在第二子封裝上的第三子封裝。封裝基板具有第一表面，第一外部連接器和第二外部連接器附接到第一表面。第一子封裝堆疊在封裝基板的與第一外部連接器和第二外部連接器相對的第二表面上。第一子封裝 包括第一半導體晶片、在X軸方向上與第一半導體晶片間隔開並且通過封裝基板連接到第一外部連接器的用於連接的第一直通塑模穿孔(through mold via，TMV)、在Y軸方向上與第一半導體晶片間隔開並且通過封裝基板連接到第二外部連接器的用於旁通的第一TMV以及用於將第一半導體晶片連接到用於連接的第一TMV的第一重新佈線(redistribution line，RDL)圖案。第二子封裝包括第二半導體晶片、在Y軸方向上與第二半導體晶片間隔開並且連接到用於旁通的第一TMV的用於旁通的第二TMV以及用於將第二半導體晶片連接到用於連接的第一TMV的第二RDL圖案。第三子封裝包括第三半導體晶片和用於將第三半導體晶片連接到用於旁通的第二TMV的第三RDL圖案。
根據另一實施方式，一種堆疊封裝包括封裝基板、堆疊在封裝基板上的第一子封裝以及與封裝基板相對地堆疊在第一子封裝上方的第三子封裝。封裝基板具有第一表面，第一外部連接器和第二外部連接器附接到第一表面。第一子封裝堆疊在封裝基板的與第一外部連接器和第二外部連接器相對的第二表面上。第一子封裝包括第一半導體晶片、在Y軸方向上與第一半導體晶片間隔開並且通過封裝基板連接到第二外部連接器的用於旁通的第一直通塑模穿孔(TMV)以及用於通過封裝基板將第一半導體晶片連接到第一外部連接器的第一重新佈線(RDL)圖案。第三子封裝包括第三半導體晶片和用於將第三半導體晶片連接到用於旁通的第一TMV的第三RDL圖案。
根據又一實施方式，一種堆疊封裝包括封裝基板、堆疊在封裝基板上的第一子封裝、與封裝基板相對地堆疊在第一子封裝上的第二子封裝以及與第一子封裝相對地堆疊在第二子封裝上的第三子封裝。封裝基板具有第一表面，第一外部連接器和第二外部連接器附接到第一表面。第一子封裝堆疊在封裝基板的與第一外部連接器和第二外部連接器相對的第二表面上。第一子封裝包括：第一半導體晶片；模製層，其覆蓋第一半導體晶片的側表面並具有露 出第一半導體晶片的第一表面的第二表面，所述第一半導體晶片的第一表面面向與所述封裝基板的第二表面相同的方向；用於連接的第一直通塑模穿孔(TMV)，其在X軸方向上與第一半導體晶片間隔開並且穿透模製層以通過封裝基板與第一外部連接器連接；用於旁通的第一TMV，其在Y軸方向上與第一半導體晶片間隔開並且穿透模製層以通過封裝基板與第二外部連接器連接；以及第一重新佈線(RDL)圖案，其從模製層的第二表面延伸到第一半導體晶片的第一表面上以將第一半導體晶片連接到用於連接的第一TMV。第二子封裝包括第二半導體晶片、在Y軸方向上與第二半導體晶片間隔開並且連接到用於旁通的第一TMV的用於旁通的第二TMV和用於將第二半導體晶片連接到用於連接的第一TMV的第二RDL圖案。第三子封裝包括第三半導體晶片和用於將第三半導體晶片連接到用於旁通的第二TMV的第三RDL圖案。
100‧‧‧堆疊封裝
100(X)‧‧‧截面圖
100(Y)‧‧‧截面圖
200‧‧‧第一子封裝
200(X)‧‧‧截面圖
200(Y)‧‧‧截面圖
210‧‧‧第一模製層
211‧‧‧第一表面
212‧‧‧第二表面
220‧‧‧第一半導體晶片
220’‧‧‧第二半導體晶片
221‧‧‧第一晶片襯墊
223‧‧‧第一表面
223’‧‧‧第一表面
224‧‧‧第二表面
225‧‧‧側表面
225X‧‧‧第一側表面
225Y‧‧‧第二側表面
230‧‧‧第一TMV
230X‧‧‧用於連接的第一TMV
230X’‧‧‧用於連接的第二TMV
230Y‧‧‧用於旁通的第一TMV
230Y’‧‧‧用於旁通的第二TMV
250‧‧‧第一RDL圖案
250’‧‧‧第二RDL圖案
251‧‧‧第一接觸圖案
253‧‧‧第二接觸圖案
255‧‧‧第一延伸圖案
270‧‧‧第一介電層
271‧‧‧第一開孔
273‧‧‧第二開孔
300‧‧‧第三子封裝
300(X)‧‧‧截面圖
300(Y)‧‧‧截面圖
310‧‧‧第三模製層
311‧‧‧第一表面
312‧‧‧第二表面
320‧‧‧第三半導體晶片
320’‧‧‧第四半導體晶片
321‧‧‧第三晶片襯墊
323‧‧‧第一表面
323’‧‧‧第一表面
324‧‧‧第二表面
325‧‧‧側表面
325X‧‧‧第一側表面
325Y‧‧‧第二側表面
330‧‧‧第三TMV
330X‧‧‧用於旁通的第三TMV
330X’‧‧‧用於旁通的第四TMV
330Y‧‧‧用於連接的第三TMV
330Y’‧‧‧用於連接的第四TMV
350‧‧‧第三RDL圖案
350’‧‧‧第四RDL圖案
351‧‧‧第三接觸圖案
353‧‧‧第四接觸圖案
355‧‧‧第三延伸圖案
370‧‧‧第二介電層
371‧‧‧第三開孔
373‧‧‧第四開孔
430X‧‧‧內部連接器
430Y‧‧‧內部連接器/第二內部連接器
480‧‧‧外部模製層
500‧‧‧封裝基板
500B‧‧‧平面圖
500G1‧‧‧第一區域
500G2‧‧‧第二區域
501‧‧‧第二表面
502‧‧‧第一表面
560X‧‧‧第一內部互連線
560Y‧‧‧第二內部互連線
570‧‧‧外部連接器
570X‧‧‧第一外部連接器
570Y‧‧‧第二外部連接器
1100‧‧‧堆疊封裝
1100(X)‧‧‧截面圖
1100(Y)‧‧‧截面圖
7710‧‧‧電子系統
7800‧‧‧記憶卡
7810‧‧‧記憶體
7820‧‧‧記憶體控制器
7830‧‧‧主機
8710‧‧‧電子系統
8711‧‧‧控制器
8712‧‧‧輸入/輸出裝置
8713‧‧‧記憶體
8714‧‧‧介面
8715‧‧‧匯流排
S1-200‧‧‧第一級子封裝
S2-200‧‧‧第二級子封裝
S3-300‧‧‧第三級子封裝
S4-300‧‧‧第四級子封裝
S5-200‧‧‧第一級子封裝
S6-200‧‧‧第二級子封裝
S7-300‧‧‧第三級子封裝
S8-300‧‧‧第四級子封裝
X1-X1’‧‧‧線
X2-X2’‧‧‧線
X3-X3’‧‧‧線
Y1-Y1’‧‧‧線
Y2-Y2’‧‧‧線
Y3-Y3’‧‧‧線
圖1至圖4例示了根據實施方式的堆疊封裝中採用的第一子封裝的示例。
圖5至圖8例示了根據實施方式的堆疊封裝中採用的第二子封裝的示例。
圖9和圖10示出了例示根據實施方式的堆疊封裝的截面圖。
圖11和圖12示出了例示根據另一實施方式的堆疊封裝的截面圖。
圖13示出了例示根據實施方式的附接到堆疊封裝的封裝基板的外部連接器的平面圖。
圖14示出了例示根據各實施方式的採用包括至少一個堆疊封裝的記憶卡的電子系統的方塊圖。
圖15示出了例示根據各實施方式的包含至少一個堆疊封裝的另一電子系統的方塊圖。
本文使用的術語可以對應於在各實施方式中考慮到它們的功能而選擇的詞語，並且術語的含義可以根據實施方式所屬領域的通常技術人士而不同地解釋。如果進行了定義，則應根據定義來解釋術語。除非另有說明，否則本文使用的術語(包括技術術語和科學術語)具有與實施方式所屬領域的通常技術人士通常理解的含義相同的含義。
應當理解，儘管本文可以使用術語“第一”、“第二”、“第三”等來描述各種元件，但是這些元件不應受這些術語的限制。這些術語僅用於將一個元件與另一個元件區分開，而不用於僅定義元件本身或表示特定順序。
還應理解，當元件或層被稱為在另一元件或層“上”、“上方”、“下”、“下方”或“外部”時，該元件或層可以與另一元件或層直接接觸，或者可以存在中間元件或層。用於描述元件或層之間的關係的其他詞語應以類似的方式解釋(例如，“在......之間”與“直接在......之間”或“相鄰”與“直接相鄰”)。
例如“下面”、“下方”、“下部”、“上方”、“上部”、“頂部”、“底部”等的空間關係術語可用於描述與(一個或多個)其它元件和/或其(一個或多個)特徵有關的元件和/或其特徵，例如，如圖中所示。應當理解，除了圖中所示的取向之外，空間相對術語旨在包括裝置在使用和/或操作中的不同取向。例如，當圖中的裝置被翻轉時，描述為在其他元件或特徵下方和/或下面的元件將被定向為在該其他元件或特徵上方。裝置可以以其他方式取向(例如，旋轉90度或其他方向)，並且應當相應地解釋本文使用的空間相對描述語。
本文中用於一些實施方式的詞語“連接”表示兩個元件彼此直接 耦接。例如，連接到第二元件的第一元件表示第一元件與第二元件接觸。對於其他實施方式，連接的元件具有一個或更多個中間元件。例如，當第一元件和第二元件都與公共第三元件接觸時，即使第一元件不直接接觸第二元件，第一元件也連接到第二元件。
半導體封裝可以包括電子裝置，例如半導體晶片或半導體晶粒。半導體晶片或半導體晶粒可以通過使用晶粒切割製程將諸如晶圓這樣的半導體基板分成多個片而獲得。半導體晶片可以對應於記憶體晶片、邏輯晶片(包括特定應用積體電路(ASIC)晶片)或系統級晶片(SoC)。記憶體晶片可以包括整合在半導體基板上的動態隨機存取記憶體(DRAM)電路、靜態隨機存取記憶體(SRAM)電路、NAND型快閃記憶體電路、NOR型快閃記憶體電路、磁隨機存取記憶體(MRAM)電路、電阻隨機存取記憶體(ReRAM)電路、鐵電隨機存取記憶體(FeRAM)電路或相變隨機存取記憶體(PcRAM)電路。邏輯晶片可以包括整合在半導體基板上的邏輯電路。半導體封裝可用於例如行動電話這樣的通信系統、與生物技術或醫療保健相關的電子系統或可穿戴電子系統。
在整個說明書中，相同的元件符號表示相同的元件。即使沒有參照附圖提及或描述元件符號，也可以參照其他附圖來提及或描述元件符號。另外，即使附圖中沒有示出元件符號，也可以參照另一附圖來提及或描述元件符號。
圖1示出了根據實施方式的堆疊封裝中採用的第一子封裝200的沿X軸方向截取的截面圖200(X)。圖2示出了圖1中所示的第一子封裝200的沿Y軸方向截取的截面圖200(Y)。X軸方向和Y軸方向表示同一平面中的不同方向。例如，X軸方向和Y軸方向可以是垂直的，使得X軸和Y軸在同一平面中以直角彼此相交。圖3示出了沿著圖1所示的第一子封裝200中包括的第一模製 層210的第一表面211截取的平面圖200(211)。圖4示出了沿著圖1所示的第一子封裝200中包括的第一模製層210的第二表面212截取的平面圖200(212)。圖1示出了沿圖3和圖4的線X2-X2’截取的截面圖，並且圖2示出了沿圖3和圖4的線Y2-Y2’截取的截面圖。
參照圖1，第一子封裝200可以被配置為包括被第一模製層210圍繞的第一半導體晶片220。第一子封裝200可以包括實質上穿透第一模製層210的第一直通塑模穿孔(TMV)230。第一TMV 230可以是從第一模製層210的第一表面211延伸到第一模製層210的第二表面212的導電通孔。第一表面211和第二表面212可以彼此相對。在圖1中，第一模製層210的第一表面211可以對應於第一模製層210的底表面，第一模製層210的第二表面212可以對應於第一模製層210的頂表面。
第一半導體晶片220可以由第一模製層210封裝，以保護第一半導體晶片220免受外部環境的影響。可以使用各種封裝材料中的至少一種來形成第一模製層210。第一模製層210可以形成為包括環氧樹脂模製化合物(EMC)材料。第一模製層210的形狀可以通過使用EMC材料執行的模製製程來確定。
第一模製層210可以形成為露出第一半導體晶片220的第一表面223並且覆蓋第一半導體晶片220的側表面225。第一模製層210可以延伸以覆蓋第一半導體晶片220的第二表面224。第一半導體晶片220可以設置成使得第一半導體晶片220的第二表面224與第一模製層210的第一表面211相鄰。第一半導體晶片220的第一表面223可以在第一模製層210的第二表面212處被露出和暴露。也就是說，第一半導體晶片220的第一表面223可以與第一模製層210的第二表面212共平面。第一晶片襯墊221可以設置在第一半導體晶片220的第一表面223上以用作連接端子。第一晶片襯墊221可以將第一半導體晶片220中的積 體電路電連接到外部裝置。
參照圖1和圖3，第一TMV 230可以設置在第一半導體晶片220的外周區域(即，外部區域)中。第一TMV 230可以根據第一TMV 230的位置被分類為兩組。例如，第一TMV 230可以被分類為用於連接的第一TMV 230X或用於旁通的第一TMV 230Y。
用於連接的第一TMV 230X可以位於在X軸方向上與第一半導體晶片220間隔開的位置處。用於連接的第一TMV 230X可以設置為沿X軸方向面對包括在第一半導體晶片220的側表面225中的第一側表面225X。用於連接的第一TMV 230X可以排列在與Y軸平行的行中。用於連接的第一TMV 230X可以電連接到嵌入在第一模製層210中的第一半導體晶片220。
參照圖2和圖3，用於旁通的第一TMV 230Y可以位於在Y軸方向上與第一半導體晶片220間隔開的位置處。用於旁通的第一TMV 230Y可以設置為沿Y軸方向面對包括在第一半導體晶片220的側表面225中的第二側表面225Y。用於旁通的第一TMV 230Y可以排列在與X軸平行的列中。用於旁通的第一TMV 230Y可以與嵌入在第一模製層210中的第一半導體晶片220電斷開。用於旁通的第一TMV 230Y和用於連接的第一TMV 230X可以形成為具有基本相同的形狀。然而，不同於電連接到第一半導體晶片220的用於連接的第一TMV 230X，用於旁通的第一TMV 230Y可以與第一半導體晶片220電斷開。因此，用於旁通的第一TMV 230Y可以在電連接方面與用於連接的第一TMV 230X不同。
參照圖1和圖4，第一子封裝200可以包括第一再分配層(redistribution layer，RDL)圖案250。第一RDL圖案250可以包括從第一半導體晶片220的第一表面223延伸到第一模製層210的第二表面212上的導電圖案。具體地，每個第一RDL圖案250可以包括第一延伸圖案255以及分別連接到第一延伸圖案255的兩端的第一接觸圖案251和第二接觸圖案253。
第一延伸圖案255可以從第一半導體晶片220的第一表面223延伸到第一模製層210的第二表面212上。第一RDL圖案250的第一接觸圖案251可以分別連接到第一晶片襯墊221。第一接觸圖案251可以設置為分別與第一晶片襯墊221交疊。第一RDL圖案250的第二接觸圖案253可以分別連接到用於連接的第一TMV 230X。第二接觸圖案253可以設置為與用於連接的第一TMV 230X的分別在第一模製層210的第二表面212處露出的端部交疊。
第一RDL圖案250可以將第一半導體晶片220電連接到用於連接的第一TMV 230X。相反，第一RDL圖案250不將第一半導體晶片220電連接到用於旁通的第一TMV 230Y。如圖2和圖4所示，用於旁通的第一TMV 230Y可以與第一半導體晶片220電性隔離和絕緣。
參照圖1和圖2，第一子封裝200可以包括覆蓋第一RDL圖案250的第一介電層270。第一介電層270可以延伸以覆蓋第一半導體晶片220的第一表面223和第一模製層210的第二表面212。第一介電層270可以用作使第一RDL圖案250彼此電絕緣的絕緣層。如圖1中所示，第一介電層270可以具有露出第一RDL圖案250的第二接觸圖案253的第一開孔271。另外，如圖2所示，第一介電層270還可具有露出用於旁通的第一TMV 230Y的端部的第二開孔273。
圖5示出了根據實施方式的堆疊封裝中採用的第三子封裝300的沿X軸方向截取的截面圖300(X)。第三子封裝300可以具有與在X-Y平面中旋轉90度的第一子封裝200基本相同的形狀。分別用於第一子封裝200和第三子封裝300的術語“第一”和“第三”僅用於將子封裝彼此區分開，而不用於定義子封裝本身或表示特定的順序。圖6示出了圖5中所示的第三子封裝300的沿Y軸方向截取的截面圖300(Y)。圖7示出了沿圖5中所示的第三子封裝300中包括的第三模製層310的第一表面311截取的平面圖300(311)。圖8示出了沿圖5中所示的第三子封裝300中包括的第三模製層310的第二表面312截取的平面圖300 (312)。圖5示出了沿著與圖7和圖8的X軸方向平行的線X3-X3’截取的截面圖，並且圖6示出了沿與圖7和圖8的Y軸方向平行的線Y3-Y3’截取的截面圖。
參照圖5，第三子封裝300可具有與第一子封裝(圖1的200)的形狀類似的形狀。第三子封裝300可以具有與第一子封裝200基本相同的形狀，但是示出為在X-Y平面中從第一子封裝200的方向旋轉90度。
第三子封裝300可以被配置為包括被第三模製層310圍繞的第三半導體晶片320。第三子封裝300可以包括實質上穿透第三模製層310的第三TMV 330。第三TMV 330可以是從第三模製層310的第一表面311延伸到第三模製層310的第二表面312的導電通孔。第一表面311和第二表面312可以彼此相對。
第三模製層310可以形成為露出第三半導體晶片320的第一表面323並且覆蓋第三半導體晶片320的側表面325。第三模製層310可以延伸以覆蓋第三半導體晶片320的第二表面324。第三半導體晶片320可以設置成使得第三半導體晶片320的第二表面324與第三模製層310的第一表面311相鄰。第三半導體晶片320的第一表面323可以在第三模製層310的第二表面312處被露出和暴露。也就是說，第三半導體晶片320的第一表面323可以與第三模製層310的第二表面312共平面。
參照圖6，第三晶片襯墊321可以設置在第三半導體晶片320的第一表面323上，以用作連接端子。第三晶片襯墊321可以將第三半導體晶片320中的積體電路電連接到外部裝置。第三半導體晶片320中的積體電路可以是與第一半導體晶片220中的積體電路基本相同的電路。
參照圖7和圖8，第三TMV 330可以設置在第三半導體晶片320的外周區域(即，外部區域)中。第三TMV 330可以根據第三TMV 330的位置被分類為兩組。例如，第三TMV 330可以被分類為用於連接的第三TMV 330Y或 用於旁通的第三TMV 330X。用於連接的第三TMV 330Y可以位於用於連接的第一TMV 230X圍繞作為旋轉軸的第一子封裝200的中心點在X-Y平面中旋轉90度的位置。類似地，用於旁通的第三TMV 330X可以位於用於旁通的第一TMV 230Y圍繞作為旋轉軸的第一子封裝200的中心點在X-Y平面中旋轉90度的位置。考慮到第三子封裝300堆疊在第一子封裝200上的情況，用於連接的第三TMV 330Y可以設置為在平面圖中與用於旁通的第一TMV 230Y垂直交疊。第三半導體晶片320可以具有與在X-Y平面中旋轉90度的第一半導體晶片220基本相同的形狀。在這種情況下，第三半導體晶片320可以堆疊在第一半導體晶片220上，以在X-Y平面中以直角與第一半導體晶片220交疊。
參照圖7和圖8，用於連接的第三TMV 330Y可以位於在Y軸方向上與第三半導體晶片320間隔開的位置處。用於連接的第三TMV 330Y可以設置為沿Y軸方向面向包括在第三半導體晶片320的側表面325中的第二側表面325Y。用於連接的第三TMV 330Y可以排列在與X軸平行的列中。用於連接的第三TMV 330Y可以電連接到嵌入在第三模製層310中的第三半導體晶片320。
用於旁通的第三TMV 330X可以位於在X軸方向上與第三半導體晶片320間隔開的位置處。用於旁通的第三TMV 330X可以設置為沿X軸方向面向包括在第三半導體晶片320的側表面325中的第一側表面325X。用於旁通的第三TMV 330X可以排列在與Y軸平行的行中。用於旁通的第三TMV 330X可以與嵌入在第三模製層310中的第三半導體晶片320電斷開。用於旁通的第三TMV 330X和用於連接的第三TMV 330Y可以形成為具有基本相同的形狀。然而，不同於電連接到第三半導體晶片320的用於連接的第三TMV 330Y，用於旁通的第三TMV 330X可以與第三半導體晶片320電斷開。因此，用於旁通的第三TMV 330X可以在電連接方面與用於連接的第三TMV 330Y不同。
參照圖6和圖8，第三子封裝300可以包括第三再分配層 (redistribution layer，RDL)圖案350。第三RDL圖案350可以包括從第三半導體晶片320的第一表面323延伸到第三模製層310的第二表面312上的導電圖案。具體地，每個第三RDL圖案350可以包括第三延伸圖案355以及分別連接到第三延伸圖案355的兩端的第三接觸圖案351和第四接觸圖案353。
第三延伸圖案355可以從第三半導體晶片320的第一表面323延伸到第三模製層310的第二表面312上。第三延伸圖案355可以是在Y軸方向上延伸的導電圖案。第三RDL圖案350的第三接觸圖案351可以分別連接到第三晶片襯墊321。第三接觸圖案351可以設置為分別與第三晶片襯墊321交疊。第三RDL圖案350的第四接觸圖案353可以分別連接到用於連接的第三TMV 330Y。第四接觸圖案353可以設置為與用於連接的第三TMV 330Y的分別在第三模製層310的第二表面312處露出的端部交疊。
第三半導體晶片320可以通過第三RDL圖案350電連接到用於連接的第三TMV 330Y。相反地，第三半導體晶片320不通過第三RDL圖案350電連接到用於旁通的第三TMV 330X。如圖5所示，用於旁通的第三TMV 330X可以與第三半導體晶片320電性隔離和絕緣。
參照圖5和圖6，第三子封裝300可以包括覆蓋第三RDL圖案350的第二介電層370。第二介電層370可以延伸以覆蓋第三半導體晶片320的第一表面323和第三模製層310的第二表面312。第二介電層370可以用作使第三RDL圖案350彼此電絕緣的絕緣層。如圖6所示，第二介電層370可以具有露出第三RDL圖案350的第四接觸圖案353的第三開孔371。另外，參照圖5，第二介電層370還可具有露出用於旁通的第三TMV 330X的端部的第四開孔373。
圖9和10示出了例示根據實施方式的堆疊封裝100的截面圖100(X)和100(Y)。圖11和圖12示出了例示根據另一實施方式的堆疊封裝1100的截面圖1100(X)和1100(Y)。圖13示出了例示根據實施方式的附接到堆疊 封裝的封裝基板500的外部連接器570的陣列的平面圖500B。圖9示出了沿圖13的(與X軸方向平行的)線X1-X1’截取的堆疊封裝100的截面圖，並且圖10示出了沿著圖13的(與Y軸方向平行的)線Y1-Y1’截取的堆疊封裝100的截面圖。圖11示出了沿圖13的(與X軸方向平行的)線X1-X1’截取的堆疊封裝1100的截面圖，並且圖12示出了沿圖13的(與Y軸方向平行的)線Y1-Y1’截取的堆疊封裝1100的截面圖。
參照圖9和圖10，堆疊封裝100可以被配置為包括垂直堆疊在封裝基板500上的第一子封裝200(如圖1和圖2所示)以及第三子封裝300(如圖5和圖6所示)。例如，堆疊封裝100可以被配置為包括順序堆疊在封裝基板500上的第一級子封裝S1-200、第二級子封裝S2-200、第三級子封裝S3-300和第四級子封裝S4-300。第一至第四級子封裝S1-200、S2-200、S3-300和S4-300也可以分別被稱為第一子封裝、第二子封裝、第三子封裝和第四子封裝。
第一級子封裝S1-200和第二級子封裝S2-200中的每一個可以使用參照圖1至圖4描述的第一子封裝200來實現。可以使用參照圖5至圖8描述的第三子封裝300來實現第三級子封裝S3-300和第四級子封裝S4-300中的每一個。堆疊封裝100可以採用第一子封裝200作為第一級子封裝S1-200和第二級子封裝S2-200中的每一個，並且可以採用第三子封裝300作為第三級子封裝S3-300和第四級子封裝S4-300中的每一個。
封裝基板500可以具有第一表面502，其中用於將堆疊封裝100電連接到外部裝置的外部連接器570附接到第一表面502。第一級子封裝S1-200可以堆疊在封裝基板500的與外部連接器570相對的第二表面501上。圖13可以對應於例示了用作外部連接器570的焊球陣列的球圖。
第一級子封裝S1-200可以通過內部連接器430X、430Y電連接到封裝基板500。第一級子封裝至第四級子封裝S1-200、S2-200、S3-300和S4-300 可以通過附加的內部連接器430X、430Y彼此電連接。內部連接器430X、430Y可以是導電凸塊。外部模製層480可以形成在封裝基板500上並覆蓋第一子封裝至第四子封裝S1-200、S2-200、S3-300和S4-300。
參照圖9，用於連接的第一TMV 230X可以通過第一RDL圖案250電連接到第一級子封裝S1-200中的第一半導體晶片220。即，用於連接的第一TMV 230X和第一RDL圖案250可以用作第一半導體晶片220的連接路徑。
第二級子封裝S2-200的用於連接的第二TMV 230X’可以電連接到位於第二級子封裝S2-200下方的第一級子封裝S1-200的用於連接的第一TMV 230X。第二級子封裝S2-200的用於連接的第二TMV 230X’可以通過第二RDL圖案250’電連接到第二級子封裝S2-200中的第二半導體晶片220’。用於連接的第二TMV 230X’可以通過第一內部連接器430X電連接到用於連接的第一TMV 230X。
用於連接的第二TMV 230X’中的每一個可以具有與用於連接的第一TMV 230X中的每一個基本相同的形狀和配置，並且第二RDL圖案250’中的每一個可以具有與第一RDL圖案250中的每一個基本相同的形狀和配置。另外，第二半導體晶片220’可以具有與第一半導體晶片220基本相同的形狀和配置。
第一級子封裝S1-200的用於連接的第一TMV 230X可以通過第一內部連接器430X電連接到設置在封裝基板500中的第一內部互連線560X。第一級子封裝S1-200的用於連接的第一TMV 230X可以通過第一內部互連線560X電連接到外部連接器570的第一外部連接器570X。
第一外部連接器570X、第一內部互連線560X、第一內部連接器430X、第一級子封裝S1-200的用於連接的第一TMV 230X、第二級子封裝S2-200的用於連接的第二TMV 230X’和第二RDL圖案250’可以提供電連接到第二半 導體晶片220’的連接路徑。另外，第一外部連接器570X、第一內部互連線560X、第一內部連接器430X、第一級子封裝S1-200的用於連接的第一TMV 230X和第一RDL圖案250可以提供電連接到第一半導體晶片220的連接路徑。
第三級子封裝S3-300的用於旁通的第三TMV 330X可以電連接到第二級子封裝S2-200的用於連接的第二TMV 230X’。第三級子封裝S3-300的用於旁通的第三TMV 330X和第四級子封裝S4-300的用於旁通的第四TMV 330X’可以對應於與第三級子封裝S3-300中的第三半導體晶片320以及與第四級子封裝S4-300中的第四半導體晶片320’電斷開的虛設通孔。因此，嵌入在第三級子封裝S3-300中的第三半導體晶片320和嵌入在第四級子封裝S4-300中的第四半導體晶片320’可以與第一外部連接器570X電斷開。
第一級子封裝至第四級子封裝S1-200、S2-200、S3-300和S4-300可以堆疊在封裝基板500的第二表面501上，使得分別嵌入在第一級子封裝至第四級子封裝S1-200、S2-200、S3-300和S4-300中的第一半導體晶片至第四半導體晶片220、220’、320和320’的第一表面223、223’、323、323’面向與封裝基板500的第二表面501相同的方向。換句話說，第一半導體晶片至第四半導體晶片220、220’、320和320’可以以面朝上的方向堆疊在封裝基板500上。
參照圖10，第三級子封裝S3-300的用於連接的第三TMV 330Y可以通過第三RDL圖案350電連接到第三半導體晶片320。即，用於連接的第三TMV 330Y和第三RDL圖案350可以提供電連接到第三半導體晶片320的連接路徑。類似地，第四級子封裝S4-300的用於連接的第四TMV 330Y’可以通過第四RDL圖案350’電連接到第四級子封裝S4-300的第四半導體晶片320’。用於連接的第四TMV 330Y’中的每一個可以具有與用於連接的第三TMV 330Y中的每一個基本相同的形狀和配置，並且第四RDL圖案350’中的每一個可以具有與第三RDL圖案350中的每一個基本相同的形狀和配置。另外，第四半導體晶片320’可 以具有與第三半導體晶片320基本相同的形狀和配置。
第三級子封裝S3-300的用於連接的第三TMV 330Y可以電連接到位於第三級子封裝S3-300下方的第二級子封裝S2-200的用於旁通的第二TMV 230Y’。用於連接的第三TMV 330Y可以通過第二內部連接器430Y電連接到用於旁通的第二TMV 230Y’。第二級子封裝S2-200的用於旁通的第二TMV 230Y’可以通過第二內部連接器430Y電連接到位於第二級子封裝S2-200下方的第一級子封裝S1-200的用於旁通的第一TMV 230Y。
第一級子封裝S1-200的用於旁通的第一TMV 230Y可以通過第二內部連接器430Y電連接到設置在封裝基板500中的第二內部互連線560Y。第一級子封裝S1-200的用於旁通的第一TMV 230Y可以通過第二內部連接器430Y和第二內部互連線560Y電連接到第二外部連接器570Y。
第二外部連接器570Y、第二內部互連線560Y、第二內部連接器430Y、第一級子封裝S1-200的用於旁通的第一TMV 230Y、第二級子封裝S2-200的用於旁通的第二TMV 230Y’、第三級子封裝S3-300的用於連接的第三TMV 330Y和第三RDL圖案350可以提供電連接到第三半導體晶片320的連接路徑。另外，第二外部連接器570Y、第二內部互連線560Y、第二內部連接器430Y、第一級子封裝S1-200的用於旁通的第一TMV 230Y、第二級子封裝S2-200的用於旁通的第二TMV 230Y’、第三級子封裝S3-300的用於連接的第三TMV 330Y、第四級子封裝S4-300的用於連接的第四TMV 330Y’和第四RDL圖案350’可以提供電連接到第四半導體晶片320’的連接路徑。
圖9和圖10中例示的堆疊封裝100可以被配置為包括第一級子封裝至第四級子封裝S1-200、S2-200、S3-300和S4-300。然而，在一些其他實施方式中，堆疊封裝100可以被配置為僅包括兩級子封裝，例如，僅包括第一級子封裝S1-200和第三級子封裝S3-300而不包括第二級子封裝S2-200第四級子封 裝S4-300。
圖9和圖10例示了具有面朝上形狀的堆疊封裝100。然而，在一些其他實施方式中，第一級子封裝至第四級子封裝S1-200、S2-200、S3-300和S4-300可以堆疊在封裝基板500的第二表面501上，使得分別嵌入在第一級子封裝至第四級子封裝S1-200、S2-200、S3-300和S4-300中的第一半導體晶片至第四半導體晶片220、220’、320和320’的第一表面223、223’、323、323’面向與封裝基板500的第一表面502相同的方向。也就是說，第一半導體晶片至第四半導體晶片220、220’、320和320’可以以面朝下的方向堆疊在封裝基板500上。
參考圖11和圖12，堆疊封裝1100可以通過翻轉圖1和圖2的第一子封裝200並且將翻轉的第一子封裝200堆疊在封裝基板500的第二表面501上以及通過翻轉圖5和圖6的第三子封裝300並且將翻轉的第三子封裝300堆疊在翻轉的第一子封裝200上來實現。例如，堆疊封裝1100可以被配置為包括依次堆疊在封裝基板500的第二表面501上的第一級子封裝S5-200、第二級子封裝S6-200、第三級子封裝S7-300和第四級子封裝S8-300。第一級子封裝至第四級子封裝S5-200、S6-200、S7-300和S8-300也可以分別被稱為第一子封裝、第二子封裝、第三子封裝和第四子封裝。圖11和圖12所示的第一級子封裝至第四級子封裝S5-200、S6-200、S7-300和S8-300可以分別與圖9和圖10所示的第一級子封裝至第四級子封裝S1-200、S2-200、S3-300和S4-300的翻轉子封裝對應。也就是說，堆疊封裝1100可以具有面朝下的方向。
第一級子封裝S5-200和第二級子封裝S6-200中的每一個可以通過翻轉圖1至圖4中所示的第一子封裝200來提供。第三級子封裝S7-300和第四級子封裝S8-300中的每一個可以通過翻轉圖5至圖8中所示的第三子封裝300來提供。因此，可以通過翻轉圖1和圖2的第一子封裝200並且將翻轉的第一子封裝200堆疊在封裝基板500的第二表面501上兩次以及通過翻轉圖5和圖6的第三子 封裝300並且將翻轉的第三子封裝300堆疊在翻轉的第一子封裝200上兩次來實現堆疊封裝1100。
參照圖11，第一級子封裝S5-200的用於連接的第一TMV 230X可以通過第一RDL圖案250電連接到第一級子封裝S5-200中的第一半導體晶片220。在這種情況下，第一級子封裝S5-200的第一RDL圖案250可以提供電連接到第一半導體晶片220的連接路徑。
第二級子封裝S6-200的用於連接的第二TMV 230X’可以通過第二RDL圖案250’電連接到位於第二級子封裝S6-200下方的第一級子封裝S5-200的用於連接的第一TMV 230X。第二級子封裝S6-200的第二RDL圖案250’可以提供電連接到第二半導體晶片220’的連接路徑。第二RDL圖案250’可以通過第一內部連接器430X電連接到用於連接的第一TMV 230X。另外，用於連接的第二TMV 230X’可以通過第二RDL圖案250’電連接到第二半導體晶片220’和用於連接的第一TMV 230X。
用於連接的第二TMV 230X’中的每一個可以具有與用於連接的第一TMV 230X中的每一個基本相同的形狀和配置，並且第二RDL圖案250’中的每一個可以具有與第一RDL圖案250中的每一個基本相同的形狀和配置。另外，第二半導體晶片220’可以具有與第一半導體晶片220基本相同的形狀和配置。用於連接的第二TMV 230X’可以與虛擬通孔對應，該虛擬通孔對於將第二半導體晶片220’電連接到第一外部連接器570X不是必需的。因此，在第二級子封裝S6-200中可以省略用於連接的第二TMV 230X’。
用於連接的第一TMV 230X和第一RDL圖案250可以通過第一內部連接器430X電連接到封裝基板500的第一內部互連線560X。第一級子封裝S5-200的用於連接的第一TMV 230X可以通過封裝基板500的第一內部互連線560X和第一內部連接器430X電連接到第一外部連接器570X。
第一外部連接器570X、第一內部互連線560X、第一內部連接器430X、第一級子封裝S1-200的用於連接的第一TMV 230X以及第二級子封裝S2-200的用於連接的第二TMV 230X’可以提供電連接到第二半導體晶片220’的連接路徑。此外，第一外部連接器570X、第一內部互連線560X、第一內部連接器430X和第一級子封裝S1-200的第一RDL圖案250可以提供電連接到第一半導體晶片220的連接路徑。
第三級子封裝S7-300的用於旁通的第三TMV 330X可以電連接到第二級子封裝S6-200的用於連接的第二TMV 230X’。第三級子封裝S7-300的用於旁通的第三TMV 330X和第四級子封裝S8-300的用於旁通的第四TMV 330X’可以對應於與第三級子封裝S7-300中的第三半導體晶片320和第四級子封裝S8-300中的第四半導體晶片320’電斷開的虛擬通孔。因此，在堆疊封裝1100中可以省略嵌入在第三級子封裝S7-300中的第三半導體晶片320和/或嵌入在第四級子封裝S8-300中的第四半導體晶片320’。因此，嵌入在第三級子封裝S7-300中的第三半導體晶片320和嵌入在第四級子封裝S8-300中的第四半導體晶片320’可以與第一外部連接器570X電斷開。
第一級子封裝至第四級子封裝S5-200、S6-200、S7-300和S8-300可以堆疊在封裝基板500的第二表面501上，使得分別嵌入在第一級子封裝至第四級子封裝S5-200、S6-200、S7-300和S8-300中的第一半導體晶片至第四半導體晶片220、220’、320和320’的第一表面223、223’、323和323’面向與封裝基板500的第一表面502相同的方向。即，第一半導體晶片至第四半導體晶片220、220’、320和320’可以以面朝下的方向堆疊在封裝基板500上。
參照圖12，第三級子封裝S7-300的用於連接的第三TMV 330Y可以通過第三RDL圖案350電連接到第三級子封裝S7-300中的第三半導體晶片320。第三RDL圖案350可以實質上提供電連接到第三級子封裝S7-300中的第三 半導體晶片320的連接路徑。類似地，第四級子封裝S8-300的用於連接的第四TMV 330Y’可以通過第四RDL圖案350’電連接到第四級子封裝S8-300的第四半導體晶片320’。第四RDL圖案350’可以實質上提供電連接到第四級子封裝S8-300中的第四半導體晶片320’的連接路徑。在這種情況下，第三級子封裝S7-300的用於連接的第三TMV 330Y可以用作將第四半導體晶片320’電連接到第三RDL圖案350的連接路徑。
用於連接的第四TMV 330Y’中的每一個可以具有與用於連接的第三TMV 330Y中的每一個基本相同的形狀和配置，並且第四RDL圖案350’中的每一個可以具有與第三RDL圖案350中的每一個基本相同的形狀和配置。另外，第四半導體晶片320’可以具有與第三半導體晶片320基本相同的形狀和配置。第四級子封裝S8-300的用於連接的第四TMV 330Y’可以對應於虛擬通孔，該虛擬通孔對於提供電連接到第四半導體晶片320’的連接路徑不是必需的。因此，在第四級子封裝S8-300中可以省略用於連接的第四TMV 330Y’。然而，如果在第四級子封裝S8-300上與第三級子封裝S7-300相對地額外堆疊至少一個子封裝，則用於連接的第四TMV 330Y’可以用作電連接到額外的子封裝中的另一半導體晶片的連接路徑。類似地，圖11中所示的用於連接的第二TMV 230X’也可以用作提供其他連接路徑的構件。
第三級子封裝S7-300的用於連接的第三TMV 330Y可以電連接到位於第三級子封裝S7-300下方的第二級子封裝S6-200的用於旁通的第二TMV 230Y’。用於連接的第三TMV 330Y可以通過第二內部連接器430Y電連接到用於旁通的第二TMV 230Y’。第二級子封裝S6-200的用於旁通的第二TMV 230Y’可以通過第二內部連接器430Y電連接到位於第二級子封裝S6-200下方的第一級子封裝S5-200的用於旁通的第一TMV 230Y。
第一級子封裝S5-200的用於旁通的第一TMV 230Y可以通過第 二內部連接器430Y電連接到設置在封裝基板500中的第二內部互連線560Y。第一級子封裝S5-200的用於旁通的第一TMV 230Y可以通過第二內部連接器430Y和第二內部互連線560Y電連接到第二外部連接器570Y。
第二外部連接器570Y、第二內部互連線560Y、第二內部連接器430Y、第一級子封裝S5-200的用於旁通的第一TMV 230Y、第二級子封裝S6-200的用於旁通的第二TMV 230Y’和第三級子封裝S7-300的第三RDL圖案350可以提供電連接到第三半導體晶片320的連接路徑。此外，第二外部連接器570Y、第二內部互連線560Y、第二內部連接器430Y、第一級子封裝S5-200的用於旁通的第一TMV 230Y、第二級子封裝S6-200的用於旁通的第二TMV 230Y’、第三級子封裝S7-300的用於連接的第三TMV 330Y和第四級子封裝S8-300的第四RDL圖案350’可以提供電連接到第四半導體晶片320’的連接路徑。
在圖11和圖12中例示的堆疊封裝1100中，第一級子封裝S5-200和第二級子封裝S6-200可以電連接到封裝基板500的第一外部連接器570X，並且第一外部連接器570X可以提供用於將第一級子封裝S5-200和第二級子封裝S6-200電連接和信號連接到外部裝置或系統的第一通道。此外，在堆疊封裝1100中，第三級子封裝S7-300和第四級子封裝S8-300可以電連接到封裝基板500的第二外部連接器570Y，並且第二外部連接器570Y可以提供用於將第三級子封裝S7-300和第四級子封裝S8-300電連接和信號連接到外部裝置或系統的第二通道。在這種情況下，第一通道可以獨立於第二通道而起作用。
不同的實施方式可以具有相對於它們的旋轉方向以不同順序堆疊的不同數量的晶片。因此，在X軸方向上與晶片間隔開的電連接的TMV的堆疊可以與第一組晶片電連接並且繞開堆疊中的剩餘的第二組晶片。在Y軸方向上與晶片間隔開的電連接的TMV的堆疊可以與第二組晶片電連接並繞開第一組晶片。
不同的實施方式可具有不同的晶片幾何形狀以及旋轉的晶片之間不同的相對旋轉角度。例如，正方形或矩形的四邊晶片可以具有90度的相對旋轉角度，使得Y軸方向從X軸方向旋轉90度。六邊形的六邊晶片可以具有60度的相對旋轉角度，使得Y軸方向從X軸方向旋轉60度。另外，n邊晶片可以在X軸方向和Y軸方向之間具有360/n度的相對旋轉角度。
參照圖11、圖12和圖13，第一外部連接器570X可以設置在封裝基板500的第一表面502的兩個第一區域500G1中。另外，第二外部連接器570Y可以設置在封裝基板500的第一表面502的兩個第二區域500G2中。在平面圖中，兩個第一區域500G1與兩個第二區域500G2不同。兩個第一區域500G1可以設置為在平面圖中相對於封裝基板500的中心點點對稱，並且兩個第二區域500G2也可以設置為在平面圖中相對於封裝基板500的中心點點對稱。
用於連接的第一TMV 230X可以設置為與第一區域500G1交疊，並且用於旁通的第一TMV 230Y可以設置為與第二區域500G2交疊。因此，可以減小用於連接的第一TMV 230X與第一外部連接器570X之間的路線(即，電互連線)的長度，並且可以減小用於旁通的第一TMV 230Y與第二外部連接器570Y之間的路線(即，電互連線)的長度。減小路線的長度可以改善信號傳送速率。在其他實施方式中，第一區域500G1和第二區域500G2的幾何形狀可以與圖13所示的幾何形狀不同。
圖14示出了例示電子系統7710的方塊圖，該電子系統7710包括採用根據本公開的實施方式的堆疊封裝中的至少一個的記憶卡7800。記憶卡7800包括諸如非揮發性記憶體裝置這樣的記憶體7810以及記憶體控制器7820。記憶體7810和記憶體控制器7820可以存儲資料或讀出存儲的資料。記憶體7810和記憶體控制器7820中的至少一個可以包括根據實施方式的堆疊封裝中的至少一個。
記憶體7810可以包括應用了本公開的實施方式的技術的非揮發性記憶體裝置。記憶體控制器7820可以控制記憶體7810，使得回應於來自主機7830的讀/寫請求而讀出存儲的資料或存儲資料。
圖15示出了例示根據本公開的實施方式的包括至少一個堆疊封裝的電子系統8710的方塊圖。電子系統8710可以包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可以通過提供供資料流程動通過的路徑的匯流排8715而彼此連接。
在實施方式中，控制器8711可以包括微處理器、數位訊號處理器、微控制器和/或能夠執行與這些元件相同的功能的邏輯裝置中的一個或更多個。控制器8711和/或記憶體8713可以包括根據本公開的實施方式的堆疊封裝中的一個或更多個。輸入/輸出裝置8712可以包括小鍵盤、鍵盤、顯示裝置、觸控式螢幕等中的至少一個。記憶體8713是用於存儲資料的裝置。記憶體8713可以存儲資料和/或要由控制器8711執行的命令等。
記憶體8713可以包括諸如DRAM這樣的揮發性記憶體裝置和/或諸如快閃記憶體這樣的非揮發性記憶體裝置。例如，快閃記憶體可以安裝至諸如移動終端或臺式電腦這樣的資訊處理系統。快閃記憶體可以構成固態磁碟(SSD)。在這種情況下，電子系統8710可以將大量資料穩定地存儲在快閃記憶體系統中。
電子系統8710還可以包括介面8714，該介面8714被配置為向通信網路發送資料和從通信網路接收資料。介面8714可以是有線型或無線型。例如，介面8714可以包括天線或有線收發器或無線收發器。
電子系統8710可以實現為移動系統、個人電腦、工業電腦或執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理(PDA)、可攜式電腦、平板電腦、行動電話、智慧型電話、無線電話、膝上型電腦、記憶 卡、數位音樂系統以及資訊發送/接收系統中的任一種。
如果電子系統8710表示能夠執行無線通訊的裝置，則電子系統8710可以用於使用分碼多工存取(code division multiple access，CDMA)、全球移動通信系統(global system for mobile communications，GSM)、北美數位蜂窩(North American digital cellular，NADC)、增強分時多工存取(enhanced-time division multiple access，E-TDMA)、寬頻分碼多工存取(wideband code division multiple access，WCDMA)、CDMA2000、長期演進(long term evolution，LTE)或無線寬頻網絡(wireless broadband Internet，WiBro)技術的通信系統中。
已經出於說明性目的公開了本公開的實施方式。本領域技術人士將理解，在不脫離本公開和所附申請專利範圍的範疇和精神的情況下，可以進行各種修改、添加和替換。
100(X)‧‧‧截面圖
220‧‧‧第一半導體晶片
220’‧‧‧第二半導體晶片
223‧‧‧第一表面
223’‧‧‧第一表面
230X‧‧‧用於連接的第一TMV
230X’‧‧‧用於連接的第二TMV
250‧‧‧第一RDL圖案
250’‧‧‧第二RDL圖案
320‧‧‧第三半導體晶片
320’‧‧‧第四半導體晶片
323‧‧‧第一表面
323’‧‧‧第一表面
330X‧‧‧用於旁通的第三TMV
330X’‧‧‧用於旁通的第四TMV
430X‧‧‧內部連接器
480‧‧‧外部模製層
500‧‧‧封裝基板
501‧‧‧第二表面
502‧‧‧第一表面
560X‧‧‧第一內部互連線
570‧‧‧外部連接器
570X‧‧‧第一外部連接器
S1-200‧‧‧第一級子封裝
S2-200‧‧‧第二級子封裝
S3-300‧‧‧第三級子封裝
S4-300‧‧‧第四級子封裝
X1-X1’‧‧‧線

Claims (18)

  1. 一種堆疊封裝，該堆疊封裝包括：封裝基板，所述封裝基板具有第一表面，其中，第一外部連接器和第二外部連接器附接到所述第一表面；第一子封裝，所述第一子封裝堆疊在所述封裝基板的與所述第一外部連接器和所述第二外部連接器相對的第二表面上，其中，所述第一子封裝包括第一半導體晶片、沿X軸方向與所述第一半導體晶片間隔開並且通過所述封裝基板連接到所述第一外部連接器的用於連接的第一直通塑模穿孔(TMV)、在Y軸方向上與所述第一半導體晶片間隔開並且通過所述封裝基板連接到所述第二外部連接器的用於旁通的第一直通塑模穿孔以及用於將所述第一半導體晶片連接到所述用於連接的第一直通塑模穿孔的第一重新佈線(RDL)圖案；第二子封裝，所述第二子封裝與所述封裝基板相對地堆疊在所述第一子封裝上，其中，所述第二子封裝包括第二半導體晶片、在所述Y軸方向上與所述第二半導體晶片間隔開並且連接到所述用於旁通的第一直通塑模穿孔的用於旁通的第二直通塑模穿孔以及用於將所述第二半導體晶片連接到所述用於連接的第一直通塑模穿孔的第二重新佈線圖案；和第三子封裝，所述第三子封裝與所述第一子封裝相對地堆疊在所述第二子封裝上，其中，所述第三子封裝包括第三半導體晶片和用於將所述第三半導體晶片連接到所述用於旁通的第二直通塑模穿孔的第三重新佈線圖案。
  2. 如請求項1所述的堆疊封裝，其中，所述第一子封裝還包括模製層，所述模製層至少覆蓋所述第一半導體晶片的側表面且露出所述第一半導體晶片的第一表面；並且其中，所述第一重新佈線圖案從所述模製層的第二表面延伸到所述第一半導體晶片的經露出的所述第一表面上。
  3. 如請求項2所述的堆疊封裝，其中，所述第一半導體晶片的經露出的所述第一表面面向所述封裝基板的所述第二表面。
  4. 如請求項2所述的堆疊封裝，其中，所述用於連接的第一直通塑模穿孔和所述用於旁通的第一直通塑模穿孔兩者實質上穿透所述模製層以從所述模製層的所述第二表面延伸到所述模製層的與所述第一重新佈線圖案相對的第一表面。
  5. 如請求項1所述的堆疊封裝，其中，所述用於旁通的第一直通塑模穿孔與所述第一半導體晶片電性斷開且隔離。
  6. 如請求項1所述的堆疊封裝，其中，所述第二子封裝還包括用於連接的第二直通塑模穿孔，所述用於連接的第二直通塑模穿孔在所述X軸方向上與所述第二半導體晶片間隔開並且連接到所述用於連接的第一直通塑模穿孔；並且其中，所述第二重新佈線圖案延伸以將所述第二半導體晶片連接到所述用於連接的第二直通塑模穿孔。
  7. 如請求項6所述的堆疊封裝，其中，所述第三子封裝還包括用於旁通的第三直通塑模穿孔，該用於旁通的第三直通塑模穿孔在所述X軸方向上與所述第三半導體晶片間隔開並且連接到所述用於連接的第二直通塑模穿孔。
  8. 如請求項7所述的堆疊封裝，其中，所述第三子封裝還包括用於連接的第三直通塑模穿孔，所述用於連接的第三直通塑模穿孔在所述Y軸方向上與所述第三半導體晶片間隔開並且連接到所述用於旁通的第二直通塑模穿孔；並且其中，所述第三重新佈線圖案將所述第三半導體晶片連接到所述用於連接的第三直通塑模穿孔。
  9. 如請求項8所述的堆疊封裝，所述堆疊封裝還包括第四子封裝， 所述第四子封裝與所述第二子封裝相對地堆疊在所述第三子封裝上，其中，所述第四子封裝包括：第四半導體晶片；在所述X軸方向上與所述第四半導體晶片間隔開並且連接到所述用於旁通的第三直通塑模穿孔的用於旁通的第四直通塑模穿孔；在所述Y軸方向上與所述第四半導體晶片間隔開並且連接到所述用於連接的第三直通塑模穿孔的用於連接的第四直通塑模穿孔；和用於將所述第四半導體晶片連接到所述用於連接的第四直通塑模穿孔的第四重新佈線圖案。
  10. 如請求項1所述的堆疊封裝，其中，所述第一重新佈線圖案包括沿所述X軸方向延伸的延伸圖案；並且其中，所述第三重新佈線圖案包括沿所述Y軸方向延伸的延伸圖案。
  11. 如請求項1所述的堆疊封裝，所述堆疊封裝還包括第一內部連接器和第二內部連接器，所述第一內部連接器設置在所述封裝基板和所述第一子封裝之間以將所述用於連接的第一直通塑模穿孔連接到所述第一外部連接器，所述第二內部連接器設置在所述封裝基板和所述第一子封裝之間以將所述用於旁通的第一直通塑模穿孔連接到所述第二外部連接器。
  12. 如請求項11所述的堆疊封裝，其中，所述封裝基板還包括第一內部互連線和第二內部互連線，所述第一內部互連線將所述第一內部連接器電連接到所述第一外部連接器，所述第二內部互連線將所述第二內部連接器電連接到所述第二外部連接器。
  13. 如請求項1所述的堆疊封裝，其中，所述封裝基板的所述第一表面包括第一區域和第二區域，所述第一外部連接器設置在所述第一區域中，所述第二外部連接器設置在所述第二區域 中；其中，所述用於連接的第一直通塑模穿孔設置成與所述第一區域交疊；並且其中，所述用於旁通的第一直通塑模穿孔設置成與所述第二區域交疊。
  14. 一種堆疊封裝，該堆疊封裝包括：封裝基板，所述封裝基板具有第一表面，其中，第一外部連接器和第二外部連接器附接到所述第一表面；第一子封裝，所述第一子封裝堆疊在所述封裝基板的與所述第一外部連接器和所述第二外部連接器相對的第二表面上，其中，所述第一子封裝包括第一半導體晶片、在Y軸方向上與所述第一半導體晶片間隔開並且通過所述封裝基板連接到所述第二外部連接器的用於旁通的第一直通塑模穿孔(TMV)以及用於通過所述封裝基板將所述第一半導體晶片連接到所述第一外部連接器的第一重新佈線(RDL)圖案；和第三子封裝，所述第三子封裝與所述封裝基板相對地堆疊在所述第一子封裝上方，其中，所述第三子封裝包括第三半導體晶片和用於將所述第三半導體晶片連接到所述用於旁通的第一直通塑模穿孔的第三重新佈線圖案，其中，所述第一子封裝還包括在X軸方向上與所述第一半導體晶片間隔開的用於連接的第一直通塑模穿孔。
  15. 如請求項14所述的堆疊封裝，其中，所述第一重新佈線圖案將所述第一半導體晶片連接到所述用於連接的第一直通塑模穿孔。
  16. 如請求項15所述的堆疊封裝，其中，所述第一子封裝還包括模製層，所述模製層至少覆蓋所述第一半導體晶片的側表面且露出所述第一半導體晶片的第一表面；其中，所述第一重新佈線圖案從所述模製層的第二表面延伸到所述第一半 導體晶片的經露出的所述第一表面上，並且其中，所述第一半導體晶片係定位成使得所述第一半導體晶片的經露出的所述第一表面面向與所述封裝基板的所述第二表面相同的方向。
  17. 如請求項14所述的堆疊封裝，其中，所述第三重新佈線圖案與所述用於連接的第一直通塑模穿孔和所述第一半導體晶片間隔開並且電性隔離。
  18. 一種堆疊封裝，所述堆疊封裝包括：封裝基板，所述封裝基板具有第一表面，其中，第一外部連接器和第二外部連接器附接到所述第一表面；第一子封裝，所述第一子封裝堆疊在所述封裝基板的與所述第一外部連接器和所述第二外部連接器相對的第二表面上，其中，所述第一子封裝包括：第一半導體晶片；模製層，其覆蓋所述第一半導體晶片的側表面且具有露出所述第一半導體晶片的第一表面之第二表面，所述第一半導體晶片的所述第一表面面向與所述封裝基板的所述第二表面相同的方向；用於連接的第一直通塑模穿孔(TMV)，其在X軸方向上與所述第一半導體晶片間隔開並且穿透所述模製層以通過所述封裝基板與所述第一外部連接器連接；用於旁通的第一直通塑模穿孔，其在Y軸方向上與所述第一半導體晶片間隔開並且穿透所述模製層以通過所述封裝基板與所述第二外部連接器連接；以及第一重新佈線(RDL)圖案，其從所述模製層的所述第二表面延伸到所述第一半導體晶片的所述第一表面上以將所述第一半導體晶片連接到所述用於連接的第一直通塑模穿孔；第二子封裝，所述第二子封裝與所述封裝基板相對地堆疊在所述第一子封裝上，其中，所述第二子封裝包括第二半導體晶片、在所述Y軸方向上與所述第二半導體晶片間隔開並且連接到所述用於旁通的第一直通塑模穿孔的用於旁通的第二直通塑模穿孔以及用於將所述第二半導體晶片連接到所述用於連接的 第一直通塑模穿孔的第二重新佈線圖案；和第三子封裝，所述第三子封裝與所述第一子封裝相對地堆疊在所述第二子封裝上，其中，所述第三子封裝包括第三半導體晶片和用於將所述第三半導體晶片連接到所述用於旁通的第二直通塑模穿孔的第三重新佈線圖案。
TW107139688A 2018-04-30 2018-11-08 包含直通塑模穿孔的堆疊封裝 TWI791664B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180050266A KR102464066B1 (ko) 2018-04-30 2018-04-30 쓰루 몰드 비아를 포함하는 스택 패키지
KR10-2018-0050266 2018-04-30

Publications (2)

Publication Number Publication Date
TW201946234A TW201946234A (zh) 2019-12-01
TWI791664B true TWI791664B (zh) 2023-02-11

Family

ID=68292893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139688A TWI791664B (zh) 2018-04-30 2018-11-08 包含直通塑模穿孔的堆疊封裝

Country Status (4)

Country Link
US (1) US10665570B2 (zh)
KR (1) KR102464066B1 (zh)
CN (1) CN110416174A (zh)
TW (1) TWI791664B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210082030A (ko) * 2019-12-24 2021-07-02 에스케이하이닉스 주식회사 인터포즈 브리지를 포함한 서브 패키지들이 스택된 반도체 패키지
KR20210090522A (ko) * 2020-01-10 2021-07-20 에스케이하이닉스 주식회사 인터포즈 브리지를 가진 모듈들이 스택된 반도체 패키지
KR20210095754A (ko) * 2020-01-23 2021-08-03 삼성전자주식회사 반도체 장치
CN111613588B (zh) * 2020-03-13 2021-10-08 上海航天电子通讯设备研究所 一种可重构三维微系统封装结构及封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937381B1 (en) * 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US20170103932A1 (en) * 2014-03-31 2017-04-13 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus, stacked semiconductor apparatus, encapsulated stacked-semiconductor apparatus, and method for manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
KR100914977B1 (ko) 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
KR100945504B1 (ko) * 2007-06-26 2010-03-09 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
KR101348748B1 (ko) * 2007-08-24 2014-01-08 삼성전자주식회사 재배선 기판을 이용한 반도체 패키지 제조방법
KR20110030089A (ko) * 2009-09-17 2011-03-23 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
US8796834B2 (en) * 2010-06-16 2014-08-05 SK Hynix Inc. Stack type semiconductor package
KR20110137565A (ko) * 2010-06-17 2011-12-23 삼성전자주식회사 반도체 칩 패키지 및 반도체 칩 패키지의 제조 방법
US9177832B2 (en) * 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
KR101880155B1 (ko) * 2011-12-22 2018-07-19 에스케이하이닉스 주식회사 적층 반도체 패키지
KR101394203B1 (ko) 2011-12-29 2014-05-14 주식회사 네패스 적층형 반도체 패키지 및 그 제조 방법
KR102161776B1 (ko) * 2014-03-28 2020-10-06 에스케이하이닉스 주식회사 적층 패키지
KR102264548B1 (ko) * 2014-11-21 2021-06-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9905436B2 (en) * 2015-09-24 2018-02-27 Sts Semiconductor & Telecommunications Co., Ltd. Wafer level fan-out package and method for manufacturing the same
TWI576928B (zh) * 2015-10-21 2017-04-01 力成科技股份有限公司 模封互連基板及其製造方法
CN108475671A (zh) * 2016-02-05 2018-08-31 英特尔公司 用于堆叠引线接合转换的倒装芯片管芯的系统和方法
US10217728B2 (en) * 2016-11-22 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process
KR102435517B1 (ko) * 2018-04-12 2022-08-22 에스케이하이닉스 주식회사 칩 스택 패키지
KR102508552B1 (ko) * 2018-04-30 2023-03-10 에스케이하이닉스 주식회사 쓰루 몰드 비아를 포함하는 스택 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937381B1 (en) * 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US20170103932A1 (en) * 2014-03-31 2017-04-13 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus, stacked semiconductor apparatus, encapsulated stacked-semiconductor apparatus, and method for manufacturing the same

Also Published As

Publication number Publication date
KR102464066B1 (ko) 2022-11-07
KR20190125889A (ko) 2019-11-07
US10665570B2 (en) 2020-05-26
TW201946234A (zh) 2019-12-01
US20190333894A1 (en) 2019-10-31
CN110416174A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
US10991640B2 (en) Semiconductor packages including bridge die
TWI791698B (zh) 包括橋式晶粒的堆疊封裝
US9153557B2 (en) Chip stack embedded packages
TWI791665B (zh) 包含直通塑模穿孔結構的堆疊封裝
US10741529B2 (en) Semiconductor packages
TWI791664B (zh) 包含直通塑模穿孔的堆疊封裝
TWI810380B (zh) 包括橋接晶粒的系統級封裝件
US10903131B2 (en) Semiconductor packages including bridge die spaced apart from semiconductor die
US11201140B2 (en) Semiconductor packages including stacked sub-packages with interposing bridges
US9324688B2 (en) Embedded packages having a connection joint group
US10903196B2 (en) Semiconductor packages including bridge die
US10553567B2 (en) Chip stack packages
CN112786565A (zh) 具有中介层桥的层叠封装
US11233033B2 (en) Semiconductor packages including chips stacked on a base module
TWI832924B (zh) 包括扇出子封裝件的堆疊封裝件
CN112103283B (zh) 包括支撑基板的层叠封装件
US10998294B2 (en) Semiconductor packages having stacked chip structure
US20200328189A1 (en) Semiconductor packages including a thermal conduction network structure
TWI842777B (zh) 包含支撐基板的堆疊封裝件
US11430763B2 (en) Semiconductor packages including stack modules comprised of interposing bridges and semiconductor dies
US11764128B2 (en) Semiconductor chip including through electrode, and semiconductor package including the same