JP2005166891A - 小型メモリカード - Google Patents
小型メモリカード Download PDFInfo
- Publication number
- JP2005166891A JP2005166891A JP2003402808A JP2003402808A JP2005166891A JP 2005166891 A JP2005166891 A JP 2005166891A JP 2003402808 A JP2003402808 A JP 2003402808A JP 2003402808 A JP2003402808 A JP 2003402808A JP 2005166891 A JP2005166891 A JP 2005166891A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- memory chip
- metal
- heat sink
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】 メモリカードの信頼度と使用寿命を増し、且つ製造に便利な小型メモリカードの提供。
【解決手段】 第1基板20、ヒートシンク、第2基板24、少なくとも一つの上層メモリチップ26、少なくとも一つの下層メモリチップ28、及び封止樹脂層30を具え、第1基板と第2基板に複数の貫通孔が設けられ、該複数の貫通孔内に金属が充填され、該ヒートシンクが第1基板と第2基板の間に設置され、並びに複数の貫通孔内の金属と接触し、該上層メモリチップ26及び該下層メモリチップ28がそれぞれ第1基板及び第2基板に設置され、該上、下層メモリチップ28の熱量が複数の貫通孔内の金属を介してヒートシンクに伝えられ、該ヒートシンクにより熱量が放出される。
【選択図】図4
【解決手段】 第1基板20、ヒートシンク、第2基板24、少なくとも一つの上層メモリチップ26、少なくとも一つの下層メモリチップ28、及び封止樹脂層30を具え、第1基板と第2基板に複数の貫通孔が設けられ、該複数の貫通孔内に金属が充填され、該ヒートシンクが第1基板と第2基板の間に設置され、並びに複数の貫通孔内の金属と接触し、該上層メモリチップ26及び該下層メモリチップ28がそれぞれ第1基板及び第2基板に設置され、該上、下層メモリチップ28の熱量が複数の貫通孔内の金属を介してヒートシンクに伝えられ、該ヒートシンクにより熱量が放出される。
【選択図】図4
Description
本発明は一種の小型メモリカードに係り、特に、高い放熱機能を具えてその信頼度と使用寿命が増された小型メモリカードに関する。
周知のメモリカードの製造方法は、一般に、先ずチップをパッケージして単一集積回路を形成し、その後、表面実装技術(SMT)により、集積回路をプリント基板上にはんだ付けし、集積回路はメモリ、例えばフラッシュメモリ等のアクティブ素子とされる。プリント基板にはコンピュータに保留されたスロットに挿入するためのゴールドフィンガーがあるほか、コンデンサ、インダクタ、抵抗等のパッシブ素子がありうる。
図1は周知のメモリカードの側面図である。ゴールドフィンガー15はコンピュータのスロットに挿入される。モジュールカードにはアクティブ素子とパッシブ素子(図示せず)があり、アクティブ素子は通常パッケージされて集積回路11とされ、集積回路11内部にチップ12がパッケージされ、このチップ12はメモリチップ、例えばフラッシュメモリでありうる。集積回路11のピン13は、表面実装技術によりメモリカードの回路基板14にはんだ付けされ、回路基板14にはピン13との接続に供されるソルダポイント17が設けられている。
周知の方法には以下のような欠点がある。
1.先ずチップ12をパッケージしてから回路基板14にはんだ付けするため、工程が煩瑣であり、この方法によると、パッケージと製造コストが増す。
2.一般にメモリカードの集積回路は通常一つだけではなく、数個がある場合があり、このため、モジュールカードを製作する時、一つずつ集積回路11を回路基板14にはんだ付けしなければならない。
3.表面実装技術(SMT)を利用して回路基板14にはんだ付けするコストは高く、更に炉に入れなければならず、SMTの設備コストが多くかかる。
4.メモリカードは一つずつ製造され、バッチ製造されず、ゆえに生産効率が低い。
5.集積回路11の有効な放熱が行なえず、このため信頼度と使用寿命に影響が生じる。
1.先ずチップ12をパッケージしてから回路基板14にはんだ付けするため、工程が煩瑣であり、この方法によると、パッケージと製造コストが増す。
2.一般にメモリカードの集積回路は通常一つだけではなく、数個がある場合があり、このため、モジュールカードを製作する時、一つずつ集積回路11を回路基板14にはんだ付けしなければならない。
3.表面実装技術(SMT)を利用して回路基板14にはんだ付けするコストは高く、更に炉に入れなければならず、SMTの設備コストが多くかかる。
4.メモリカードは一つずつ製造され、バッチ製造されず、ゆえに生産効率が低い。
5.集積回路11の有効な放熱が行なえず、このため信頼度と使用寿命に影響が生じる。
以上を鑑み、本発明は製造上、従来の技術よりも便利で、且つ信頼度と使用寿命を効果的に高めることのできる小型メモリカードの構造を提供するものである。
本発明の主要な目的は、一種の小型メモリカードを提供することにあり、それは、製造に便利な効果を有して、生産コストを下げるのに有効であるものとする。
本発明の次の目的は、一種の小型メモリカードを提供することにあり、それは、放熱効果を高める機能を具え、その信頼度と使用寿命の延長を達成するものとする。
請求項1の発明は、電子装置内に取り付けられる小型メモリカードであり、該小型メモリカードは、第1基板、ヒートシンク、第2基板、少なくとも一つの上層メモリチップ、少なくとも一つの下層メモリチップ、封止樹脂層を具え、
該第1基板は、上表面と下表面を具え、該上表面に複数の接点、該接点に電気的に接続された複数のゴールドフィンガー、及び該上表面から該下表面に貫通する複数の貫通孔が設けられ、該貫通孔内に金属が充填され、
該ヒートシンクは上表面と下表面を具え、該ヒートシンクの上表面が第1基板の下表面に設置され、且つ該第1基板の複数の貫通孔内の金属と接触し、
該第2基板は、上表面と下表面を具え、該下表面に複数の接点、及び、該第2基板の上表面から下表面に貫通する複数の貫通孔が設けられ、該第2基板の貫通孔に金属が充填され、該第2基板の上表面が該ヒートシンクの下表面に設けられ、且つ第2基板の貫通孔内の金属が該ヒートシンクと接触し、
該少なくとも一つの上層メモリチップは、該第1基板の上表面に設置され、フリップチップ方式で該第1基板の接点と電気的に接続され、
該少なくとも一つの下層メモリチップは第2基板の下表面に設置され、フリップチップ方式で第2基板の接点と電気的に接続され、
該封止樹脂層は、第1基板の上表面と第2基板の下表面に設けられて、少なくとも一つの上層メモリチップを同時に被覆し、及び少なくとも一つの下層メモリチップを同時に被覆することを特徴とする、小型メモリカードとしている。
請求項2の発明は、請求項1記載の小型メモリカードにおいて、第1基板の複数の貫通孔内の金属、及び第2基板の複数の貫通孔内の金属が銅とされたことを特徴とする、小型メモリカードとしている。
該第1基板は、上表面と下表面を具え、該上表面に複数の接点、該接点に電気的に接続された複数のゴールドフィンガー、及び該上表面から該下表面に貫通する複数の貫通孔が設けられ、該貫通孔内に金属が充填され、
該ヒートシンクは上表面と下表面を具え、該ヒートシンクの上表面が第1基板の下表面に設置され、且つ該第1基板の複数の貫通孔内の金属と接触し、
該第2基板は、上表面と下表面を具え、該下表面に複数の接点、及び、該第2基板の上表面から下表面に貫通する複数の貫通孔が設けられ、該第2基板の貫通孔に金属が充填され、該第2基板の上表面が該ヒートシンクの下表面に設けられ、且つ第2基板の貫通孔内の金属が該ヒートシンクと接触し、
該少なくとも一つの上層メモリチップは、該第1基板の上表面に設置され、フリップチップ方式で該第1基板の接点と電気的に接続され、
該少なくとも一つの下層メモリチップは第2基板の下表面に設置され、フリップチップ方式で第2基板の接点と電気的に接続され、
該封止樹脂層は、第1基板の上表面と第2基板の下表面に設けられて、少なくとも一つの上層メモリチップを同時に被覆し、及び少なくとも一つの下層メモリチップを同時に被覆することを特徴とする、小型メモリカードとしている。
請求項2の発明は、請求項1記載の小型メモリカードにおいて、第1基板の複数の貫通孔内の金属、及び第2基板の複数の貫通孔内の金属が銅とされたことを特徴とする、小型メモリカードとしている。
本発明の小型メモリカードは、第1基板、ヒートシンク、第2基板、少なくとも一つの上層メモリチップ、少なくとも一つの下層メモリチップ、及び封止樹脂層を具え、第1基板と第2基板に複数の貫通孔が設けられ、該複数の貫通孔内に金属が充填され、該ヒートシンクが第1基板と第2基板の間に設置され、並びに複数の貫通孔内の金属と接触し、該上層メモリチップ及び該下層メモリチップがそれぞれ第1基板及び第2基板に設置され、該上、下層メモリチップの熱量が複数の貫通孔内の金属を介してヒートシンクに伝えられ、該ヒートシンクにより熱量が放出される第1基板と第2基板、及び第1封止樹脂層を具え、メモリカードの信頼度と使用寿命を増し、且つ製造に便利とされている。
本発明は第1基板、ヒートシンク、第2基板、少なくとも一つの上層メモリチップ、少なくとも一つの下層メモリチップ、及び封止樹脂層を具え、該第1基板は上表面と下表面を具え、該上表面に複数の接点、該接点に電気的に接続された複数のゴールドフィンガー、及び該上表面から該下表面に貫通する複数の貫通孔が設けられ、該貫通孔内に金属が充填される。該ヒートシンクは上表面と下表面を具え、該ヒートシンクの上表面が第1基板の下表面に設置され、且つ該第1基板の複数の貫通孔内の金属と接触する。該第2基板は、上表面と下表面を具え、該下表面に複数の接点、及び、該第2基板の上表面から下表面に貫通する複数の貫通孔が設けられ、該第2基板の貫通孔に金属が充填され、該第2基板の上表面が該ヒートシンクの下表面に設けられ、且つ第2基板の貫通孔内の金属が該ヒートシンクと接触する。該上層メモリチップは該第1基板の上表面に設置され、フリップチップ方式で該第1基板の接点と電気的に接続され、該下層メモリチップは第2基板の下表面に設置され、フリップチップ方式で第2基板の接点と電気的に接続される。該封止樹脂層は、第1基板の上表面と第2基板の下表面に設けられて、少なくとも一つの上層メモリチップを同時に被覆し、及び少なくとも一つの下層メモリチップを同時に被覆する。
該上層メモリチップ及び下層メモリチップの熱量は第1基板及び第2基板の貫通孔内の金属を介してヒートシンクに伝えられ、該ヒートシンクにより放出され、こうして本発明の目的及び機能が達成される。
図2、3及び図4を参照されたい。本発明の小型メモリカードは、第1基板20、ヒートシンク22、第2基板24、少なくとも一つの上層メモリチップ26、少なくとも一つの下層メモリチップ28及び封止樹脂層30を具えている。
該第1基板20に上表面32と下表面34が形成され、上表面32に複数の接点36、該接点36に電気的に接続された複数のゴールドフィンガー38、及び該上表面32から下表面34に貫通する貫通孔40が設けられ、該貫通孔40内に金属42が充填され、該金属42は銅とされうる。第1基板20電子装置(図示せず)内に取り付けられ、ゴールドフィンガー38が電子装置と電気的に接続される。
ヒートシンクは、銅片或いはアルミ片とされ、上表面44と下表面46が形成され、上表面44が第1基板20の下表面34に設置され、且つ第1基板20の複数の貫通孔40内の金属42と接触する。
第2基板24は、上表面48と下表面50が形成され、下表面50に複数の接点52、及び上表面48から下表面50に貫通する複数の貫通孔54が設けられ、且つ貫通孔54内に金属42が充填され、第2基板24の上表面48はヒートシンク22の下表面46に設けられ、且つその貫通孔54内の金属がヒートシンク22と接触する。
二つの上層メモリチップ26が第1基板20の上表面32に設置され、フリップチップ方式でバンプ56で第1基板20の接点36と電気的に接続される。
二つの下層メモリチップ28が第2基板24の下表面50に設置され、フリップチップ方式でバンプ58で第2基板24の接点52と電気的に接続される。
封止樹脂層30は、第1基板20の上表面32及び第2基板24の下表面34に設けられ、二つの上層メモリチップ26を同時に被覆し、また二つの下層メモリチップ28を同時に被覆する。
封止樹脂層30は、第1基板20の上表面32及び第2基板24の下表面34に設けられ、二つの上層メモリチップ26を同時に被覆し、また二つの下層メモリチップ28を同時に被覆する。
本発明は以下のような優れた点を有している。
1.上層メモリチップ26の熱量が第1基板20の貫通孔40内の金属42を介してヒートシンク22に伝えられ、該熱量が急速にヒートシンク22より放出され、下層メモリチップ28の熱量が第2基板24の貫通孔54内の金属42を介してヒートシンク22に伝えられ、熱量が急速にヒートシンク22より放出され、これによりメモリカードの信頼度とメモリチップの使用寿命を増して、メモリカードの使用期限を延長する。
2.上層メモリチップ26が先に第1基板20の上表面32に設置され、下層メモリチップ28が先に第2基板24の下表面50の上に設置され、さらに封止樹脂層30で各上層メモリチップ26と下層メモリチップ28が被覆され、これにより製造上、便利とされ、有効に生産コストを下げられる。
1.上層メモリチップ26の熱量が第1基板20の貫通孔40内の金属42を介してヒートシンク22に伝えられ、該熱量が急速にヒートシンク22より放出され、下層メモリチップ28の熱量が第2基板24の貫通孔54内の金属42を介してヒートシンク22に伝えられ、熱量が急速にヒートシンク22より放出され、これによりメモリカードの信頼度とメモリチップの使用寿命を増して、メモリカードの使用期限を延長する。
2.上層メモリチップ26が先に第1基板20の上表面32に設置され、下層メモリチップ28が先に第2基板24の下表面50の上に設置され、さらに封止樹脂層30で各上層メモリチップ26と下層メモリチップ28が被覆され、これにより製造上、便利とされ、有効に生産コストを下げられる。
以上の実施例は本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
20 第1基板 22 ヒートシンク
24 第2基板 26 上層メモリチップ
28 下層メモリチップ 30 封止樹脂層
32 上表面 34 下表面
36 接点 38 ゴールドフィンガー
40 貫通孔 42 金属
44 上表面 46 下表面
48 上表面 50 下表面
52 接点 54 貫通孔
56 バンプ 58 バンプ
24 第2基板 26 上層メモリチップ
28 下層メモリチップ 30 封止樹脂層
32 上表面 34 下表面
36 接点 38 ゴールドフィンガー
40 貫通孔 42 金属
44 上表面 46 下表面
48 上表面 50 下表面
52 接点 54 貫通孔
56 バンプ 58 バンプ
Claims (2)
- 電子装置内に取り付けられる小型メモリカードであり、該小型メモリカードは、第1基板、ヒートシンク、第2基板、少なくとも一つの上層メモリチップ、少なくとも一つの下層メモリチップ、封止樹脂層を具え、
該第1基板は、上表面と下表面を具え、該上表面に複数の接点、該接点に電気的に接続された複数のゴールドフィンガー、及び該上表面から該下表面に貫通する複数の貫通孔が設けられ、該貫通孔内に金属が充填され、
該ヒートシンクは上表面と下表面を具え、該ヒートシンクの上表面が第1基板の下表面に設置され、且つ該第1基板の複数の貫通孔内の金属と接触し、
該第2基板は、上表面と下表面を具え、該下表面に複数の接点、及び、該第2基板の上表面から下表面に貫通する複数の貫通孔が設けられ、該第2基板の貫通孔に金属が充填され、該第2基板の上表面が該ヒートシンクの下表面に設けられ、且つ第2基板の貫通孔内の金属が該ヒートシンクと接触し、
該少なくとも一つの上層メモリチップは、該第1基板の上表面に設置され、フリップチップ方式で該第1基板の接点と電気的に接続され、
該少なくとも一つの下層メモリチップは第2基板の下表面に設置され、フリップチップ方式で第2基板の接点と電気的に接続され、
該封止樹脂層は、第1基板の上表面と第2基板の下表面に設けられて、少なくとも一つの上層メモリチップを同時に被覆し、及び少なくとも一つの下層メモリチップを同時に被覆することを特徴とする、小型メモリカード。 - 請求項1記載の小型メモリカードにおいて、第1基板の複数の貫通孔内の金属、及び第2基板の複数の貫通孔内の金属が銅とされたことを特徴とする、小型メモリカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003402808A JP2005166891A (ja) | 2003-12-02 | 2003-12-02 | 小型メモリカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003402808A JP2005166891A (ja) | 2003-12-02 | 2003-12-02 | 小型メモリカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005166891A true JP2005166891A (ja) | 2005-06-23 |
Family
ID=34726277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003402808A Pending JP2005166891A (ja) | 2003-12-02 | 2003-12-02 | 小型メモリカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005166891A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007088866A1 (ja) * | 2006-02-02 | 2007-08-09 | Matsushita Electric Industrial Co., Ltd. | メモリカードおよびメモリカードの製造方法 |
US8223500B2 (en) | 2007-06-15 | 2012-07-17 | Panasonic Corporation | Memory card and method for manufacturing the same |
JP2013206453A (ja) * | 2012-03-29 | 2013-10-07 | Innodisk Corp | 埋め込み型メモリモジュールおよびそれが挿設されるマザーボード |
-
2003
- 2003-12-02 JP JP2003402808A patent/JP2005166891A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007088866A1 (ja) * | 2006-02-02 | 2007-08-09 | Matsushita Electric Industrial Co., Ltd. | メモリカードおよびメモリカードの製造方法 |
US7939923B2 (en) | 2006-02-02 | 2011-05-10 | Panasonic Corporation | Memory card and method for manufacturing memory card |
JP4766053B2 (ja) * | 2006-02-02 | 2011-09-07 | パナソニック株式会社 | Sdメモリカードおよびsdメモリカードの製造方法 |
CN101371268B (zh) * | 2006-02-02 | 2012-05-09 | 松下电器产业株式会社 | 存储卡以及存储卡的制造方法 |
US8223500B2 (en) | 2007-06-15 | 2012-07-17 | Panasonic Corporation | Memory card and method for manufacturing the same |
JP2013206453A (ja) * | 2012-03-29 | 2013-10-07 | Innodisk Corp | 埋め込み型メモリモジュールおよびそれが挿設されるマザーボード |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100312236B1 (ko) | 전자회로를패키징하는방법및그조립체 | |
KR100842910B1 (ko) | 스택 패키지 | |
US7230332B2 (en) | Chip package with embedded component | |
US7709943B2 (en) | Stacked ball grid array package module utilizing one or more interposer layers | |
JP2008010825A (ja) | 積層パッケージ | |
KR20090123680A (ko) | 적층 반도체 패키지 | |
JP2004071670A (ja) | Icパッケージ、接続構造、および電子機器 | |
US6910637B2 (en) | Stacked small memory card | |
CN110637361B (zh) | 电子设备 | |
JP4919689B2 (ja) | モジュール基板 | |
JP2005166892A (ja) | スタック型小型メモリカード | |
US7126219B2 (en) | Small memory card | |
US9101058B2 (en) | IC package and assembly | |
JP2005166891A (ja) | 小型メモリカード | |
TW200531235A (en) | Multi-chip package structure | |
US20050078457A1 (en) | Small memory card | |
KR101089647B1 (ko) | 단층 패키지 기판 및 그 제조방법 | |
TWI435667B (zh) | 印刷電路板組件 | |
JPH0823047A (ja) | Bga型半導体装置 | |
KR0163868B1 (ko) | 단차가 형성된 회로 기판 및 이를 이용한 고밀도 실장형 반도체 모듈 | |
US20210398889A1 (en) | Semiconductor device | |
JP2008277660A (ja) | Lga半導体実装構造 | |
KR100235495B1 (ko) | 반도체 장치 | |
KR20000052093A (ko) | 멀티-칩 칩 스케일 패키지 | |
GB2409346A (en) | Stacked memory card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070320 |