CN102237319A - 封装件 - Google Patents

封装件 Download PDF

Info

Publication number
CN102237319A
CN102237319A CN2010101673072A CN201010167307A CN102237319A CN 102237319 A CN102237319 A CN 102237319A CN 2010101673072 A CN2010101673072 A CN 2010101673072A CN 201010167307 A CN201010167307 A CN 201010167307A CN 102237319 A CN102237319 A CN 102237319A
Authority
CN
China
Prior art keywords
packaging part
chip
wet stock
substrate
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101673072A
Other languages
English (en)
Inventor
刘海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN2010101673072A priority Critical patent/CN102237319A/zh
Publication of CN102237319A publication Critical patent/CN102237319A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明提供一种封装件，其特征在于所述封装件包括：芯片；基底，以用于固定所述芯片，并使所述芯片与外部电路实现电气连接；包封材料层，包封所述芯片和所述基底；除湿材料，设置在所述封装件内并在所述芯片附近，以防止湿气进入所述封装件内部。

Description

封装件
技术领域
本发明通常涉及半导体封装领域，具体地讲，本发明涉及一种半导体封装件。
背景技术
随着半导体技术的发展，已经开发出了各种封装方法来保护半导体芯片不受外部环境的影响。根据现有封装技术制造的封装件的示例包括球栅阵列(BGA)封装件、四方扁平封装件(QFP)、四方扁平无引线(QFN)封装件等。这样的封装件通常包括芯片、基底和包封材料层。芯片放置(例如，附着)在基底上。基底用于将芯片电连接到外部。基底的示例包括印刷电路板(PCB)和引线框架等。通常在BGA封装件中采用PCB作为基底，在QFN封装件、QFP中采用引线框架作为基底。包封材料层通常由环氧树脂类材料形成，用于包封芯片和基底，以保护芯片和基底免受外部环境的影响。
然而，在现有技术的封装件中，采用基底将芯片电连接到外部，因此，会在采用包封材料层包封芯片和基底时选择性地暴露基底的一部分，以用于这样的电连接。因此，在这样的封装件中，在基底的由包封材料层暴露的一部分及接触该部分的包封材料层之间存在界面。湿气等杂质会通过该界面进入封装件的内部，并会使得所述界面处的基底和包封材料层彼此分层(delaminate)。另外，湿气等杂质还会穿过包封材料层进入封装件的内部。芯片和基底之间的电连接(例如，引线键合)会因接触进入到封装件内部的湿气等杂质而出现短路、断路等问题，导致芯片和基底之间的电连接的可靠性劣化。另外，通常采用粘结层将芯片固定在基底上，因此会因进入到封装件内部的湿气等而导致粘结层的粘结特性劣化，使得芯片和基底彼此分层。
发明内容
示例性实施例的目的在于克服在现有技术中的上述和其他缺点。为此，示例性实施例提供一种封装件，其特征在于所述封装件包括：芯片；基底，以用于固定所述芯片，并使所述芯片与外部电路实现电气连接；包封材料层，包封所述芯片和所述基底；除湿材料，设置在所述封装件内并在所述芯片附近，以防止湿气进入所述封装件内部。
根据一个实施例，所述除湿材料可以由从硅胶、活性氧化铝、无水氯化钙和它们的组合物中选择的材料形成。
根据一个实施例，所述封装件还可以包括至少一个除湿材料带，所述至少一个除湿材料带可以粘附在所述芯片附近，所述至少一个除湿材料带可以包含热固性聚合物，所述除湿材料包含在所述至少一个除湿材料带中。
根据一个实施例，所述热固性聚合物可以由从丁腈橡胶类聚合物、环氧树脂类聚合物和它们的组合物中选择的材料形成。
根据一个实施例，所述至少一个除湿材料带可以包括粘附在所述基底上并环绕所述芯片的一个或一个以上的除湿材料带。在这种情况下，所述除湿材料带的厚度可以在大约0.01mm-大约0.3mm的范围内，宽度可以在大约0.05mm-大约10mm的范围内
在一个实施例中，所述基底可以为引线框架，该引线框架可以包括放置所述芯片的芯片座和将所述芯片电连接到外部的引线部分，所述至少一个除湿材料带可以粘附在所述芯片座和所述引线部分中的至少一个上并环绕所述芯片。在另一个实施例中，所述基底可以为印刷电路板，所述至少一个除湿材料带可以粘附在所述印刷电路板上并环绕所述芯片。
根据一个实施例，所述至少一个除湿材料带可以包括粘附在所述基底上并在所述基底和所述芯片之间的一个或一个以上的除湿材料带。在这种情况下，所述除湿材料带的厚度可以在0.01mm-0.3mm的范围内
在一个实施例中，所述基底可以为引线框架，该引线框架可以包括放置所述芯片的芯片座和将所述芯片电连接到外部的引线部分，所述至少一个除湿材料带可以粘附在所述芯片座上并在所述芯片座和所述芯片之间。在另一个实施例中，所述基底可以为印刷电路板，所述除湿材料带可以粘附在所述印刷电路板上并在所述印刷电路板和所述芯片之间。
根据一个实施例，所述除湿材料可以包含在所述包封材料层中。根据另一个实施例，所述封装件还可以包括：粘结层，将所述芯片固定在所述基底上，所述除湿材料可以包含在(例如，添加到)所述粘结层中。在这样的情况下，所述包封材料层和/或粘结层包含的所述除湿材料的体积含量在大约0.5％-大约95％的范围内，颗粒尺寸在大约1μm-大约500μm的范围内。
示例性实施例提供了一种封装件，其特征在于所述封装件包括：芯片；基底，以用于固定所述芯片，并使所述芯片与外部电路实现电气连接；包封材料层，包封所述芯片和所述基底，该包封材料层包含除湿材料，以防止湿气进入所述封装件内部。
根据示例性实施例的封装件可以减少和/或防止经包封材料层和基底之间的界面的湿气和穿过包封材料层进入的湿气进入封装件的内部。另外，根据示例性实施例的封装件可以减少和/或防止湿气经包封材料层和基底之间的界面和/或穿过包封材料层而进入封装件的内部。因此，可以防止引线键合接触湿气而使得电连接的可靠性劣化，并可以防止包封材料层和基底之间以及芯片和基底之间出现分层。因此，可以提高封装件的可靠性和稳定性，并可以提高良率。
附图说明
通过下面结合附图详细描述示例性实施例，示例性实施例的上述和/或其他方面、特征以及优点将变得更清楚并更易于理解，在附图中：
图1A和图1B是分别示出根据第一实施例的封装件的平面图和剖视图；
图2是示出根据第二实施例的封装件的平面图；
图3A和图3B是分别示出根据第三实施例的封装件的平面图和剖视图；
图4A和图4B是分别示出根据第四实施例的封装件的平面图和剖视图；
图5A和图5B是分别示出根据第五实施例的封装件的平面图和剖视图；
图6A和图6B是分别示出根据第六实施例的封装件的平面图和剖视图；
图7A和图7B是分别示出根据第七实施例的封装件的平面图和剖视图。
具体实施方式
下文中，将参照附图来详细描述示例性实施例。然而，示例性实施例可以以许多不同的形式来实施，且不应该限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底并完整的，并将使示例性实施例的范围充分地传达给本领域技术人员。为了清楚起见，在附图中夸大了层和区域的尺寸和相对尺寸。在附图中，相同的标号始终表示相同的元件。
图1A和图1B是分别示出根据第一实施例的封装件100的平面图和剖视图。虽然将封装件100示出为四方扁平封装件(QFP)，但是示例性实施例不限于此。根据示例性实施例的封装件可以为四方扁平无引线(QFN)封装件、球栅阵列(BGA)封装件、以及类似的采用包封材料层进行包封的封装件。
如图1A和图1B中所示，封装件100可以包括芯片110、基底120、包封材料层130。在当前的实施例中，封装件100可以为QFP，基底120可以为引线框架(lead frame)。但是示例性实施例不限于此，例如，如将在下面进行详细描述的，根据示例性实施例的封装件可以为BGA封装件，基底可以为印刷电路板(PCB)。
芯片110放置(例如，固定)在基底120上。例如，芯片110可以通过粘结层固定在基底120的芯片座(die paddle)上。可以通过引线键合将芯片110电连接到基底120的引线部分，从而通过基底120的引线部分将芯片110电连接到外部(诸如将安装有封装件100的PCB、其他封装件或类似的将与封装件100进行电连接的元件)。
包封材料层130可以形成为包封芯片110和基底120。在当前的实施例中，包封材料层可以包含诸如EMC等的环氧树脂类材料，但示例性实施例不限于此，包封材料层可以包含在现有技术中用于包封芯片的各种材料。在其他的实施例中，包封材料层还可以包含除湿材料，这将在下文中进行详细描述。
根据示例性实施例的封装件可以包含除湿材料。例如，封装件可以包括除湿材料带(tape)。除湿材料带可以包含热固性聚合物，诸如丁腈橡胶类聚合物、环氧树脂类聚合物和它们的组合物。除湿材料带还可以包含除湿材料，诸如硅胶、活性氧化铝、无水氯化钙和它们的组合物。但是本发明不限于此，除湿材料可以包括适合的可以吸收湿气和/或其他杂质的材料。包含在除湿材料带中的除湿材料的体积含量在大约0.5％-大约95％的范围内，颗粒尺寸在大约1μm-大约500μm的范围内。根据示例性实施例，除湿材料带可以粘附在芯片附近，例如，除湿材料带可以粘附在基底上并环绕芯片，以防止诸如湿气的杂质进入封装件的内部。
在当前的实施例中，封装件100可以包括除湿材料带140，除湿材料带140可以粘附在基底120的引线部分的引线键合区域外围的区域上并环绕芯片110。因此，可以防止经包封材料层130和基底120之间的界面的湿气和穿过包封材料层130进入的湿气进入封装件100的内部，以防止引线键合接触湿气而使得电连接的可靠性劣化，并可以防止包封材料层130和基底120之间以及芯片110和基底120之间出现分层。在这种情况下，除湿材料带的厚度可以在大约0.01mm至大约0.3mm的范围内，宽度可以在大约0.05mm至大约10mm的范围内。
图2是示出根据第二实施例的封装件200的平面图。除了封装件200包括多个除湿材料带240之外，封装件200与根据第一实施例的封装件100基本相同，因此，将省略重复性的描述。
根据第二实施例的封装件200可以包括芯片(未示出)、基底220、包封材料层(未示出)、多个除湿材料带240。在当前的实施例中，封装件200可以为QFP，基底220可以为引线框架。多个除湿材料带240可以粘附在基底220的引线部分的引线键合区域外围的区域上并环绕芯片。因此，可以防止经包封材料层和基底之间的界面的湿气和穿过包封材料层进入的湿气进入封装件200的内部，以防止引线键合接触湿气而使得电连接的可靠性劣化，并可以防止包封材料层和基底220之间以及芯片和基底220之间出现分层。虽然在图2中示出了两个除湿材料带240，但是本领域技术人员可以理解的是，可以将更多个除湿材料带240设置在封装件200中。
图3A和图3B是分别示出根据第三实施例的封装件300的平面图和剖视图。除了除湿材料带340的位置与前面的实施例中的除湿材料带的位置不同之外，封装件300与前面的实施例的封装件基本相同，因此，将省略重复性的描述。
根据第三实施例的封装件300可以包括芯片310、基底320、包封材料层330、除湿材料带340。在当前的实施例中，封装件300可以为QFP，基底320可以为引线框架。除湿材料带340可以粘附在基底320的芯片座的外围区域上并环绕芯片310。因此，可以防止经包封材料层330和基底320之间的界面的湿气和穿过包封材料层330进入的湿气进入封装件300的内部，以防止引线键合接触湿气而使得电连接的可靠性劣化，并可以防止包封材料层330和基底320之间以及芯片310和基底320之间出现分层。
根据示例性实施例，除湿材料带也可以粘附在所述基底上并在所述基底和所述芯片之间。例如，图4A和图4B是分别示出根据第四实施例的封装件400的平面图和剖视图。除了除湿材料带440的结构和位置与前面的实施例中的除湿材料带不同之外，封装件400与前面的实施例的封装件基本相同，因此，将省略重复性的描述。
根据第四实施例的封装件400可以包括芯片410、基底420、包封材料层430、除湿材料带440。在当前的实施例中，封装件400可以为QFP，基底420可以为引线框架。除湿材料带440可以粘附在基底420(例如，芯片座)上并在基底420和芯片410之间。因此，可以防止经包封材料层430和基底420之间的界面的湿气和穿过包封材料层430进入的湿气进入封装件400的内部，以防止引线键合接触湿气而使得电连接的可靠性劣化，并可以防止包封材料层430和基底420之间以及芯片410和基底420之间出现分层。在这种情况下，除湿材料带440的厚度可以在大约0.01mm-大约0.3mm的范围内。在可选的实施例中，除湿材料带440的长度和宽度可以与芯片410的长度和宽度相同。在另一可选的实施例中，除湿材料带440的长度和宽度可以与基底420的芯片座的长度和宽度相同，如图4B中所示。
本领域技术人员可以理解，根据示例性实施例的除湿材料带的位置和数量不限于上面的实施例中的具体描述，而是可以变化。在可选择的实施例中，除湿材料带可以粘附在基底的其他位置处并环绕芯片。在另一可选的实施例中，至少一条除湿材料带可以粘附在芯片座和引线部分中的至少一个上并环绕所述芯片。在又一可选的实施例中，封装件包括环绕芯片的除湿材料带和设置在芯片和基底之间的除湿材料带中的至少一种。
下面将参照图5A至图7B来描述根据示例性实施例的球栅阵列(BGA)封装件的实施例。
图5A和图5B是分别示出根据第五实施例的封装件500的平面图和剖视图。封装件500可以包括芯片510、基底520、包封材料层530。在当前的实施例中，封装件500可以为BGA封装件，基底520可以为PCB。
芯片510可以放置在基底520上。例如，芯片510可以通过粘结层固定在基底520的芯片安装区域(die attach)上。可以通过引线键合将芯片510电连接到基底520，从而通过基底520的布线和焊球将芯片510电连接到外部(诸如将安装有封装件500的PCB、其他封装件或类似的将与封装件500电连接的元件)。
根据第五实施例的包封材料层530可以与前面的实施例中的包封材料层类似，因此将省略重复性的描述。
封装件500还可以包含如在前面的实施例中描述的除湿材料带540。在当前的实施例中，除湿材料带540可以粘附在基底520的引线部分的引线键合区域(binding finger)外围的区域上并环绕芯片510。因此，可以防止经包封材料层530和基底520之间的界面的湿气和穿过包封材料层530进入的湿气进入封装件500的内部，以防止引线键合接触湿气而使得电连接的可靠性劣化，并可以防止包封材料层530和基底520之间以及芯片510和基底520之间出现分层。
图6A和图6B是分别示出根据第六实施例的封装件600的平面图和剖视图。除了除湿材料带640的位置与第五实施例中的除湿材料带的位置不同之外，封装件600与前面的实施例的封装件基本相同，因此，将省略重复性的描述。
根据第六实施例的封装件600可以包括芯片610、基底620、包封材料层630、除湿材料带640。在当前的实施例中，封装件600可以为BGA封装件，基底620可以为PCB。除湿材料带640可以粘附在基底620的芯片安装区域的外围区域上并环绕芯片610。因此，可以防止经包封材料层630和基底620之间的界面的湿气和穿过包封材料层630进入的湿气进入封装件600的内部，以防止引线键合接触湿气而使得电连接的可靠性劣化，并可以防止包封材料层630和基底620之间以及芯片610和基底620之间出现分层。
根据示例性实施例，除湿材料带也可以粘附在基底上并在基底和芯片之间。例如，图7A和图7B是分别示出根据第七实施例的封装件700的平面图和剖视图。除了除湿材料带740的结构和位置与前面的实施例中的除湿材料带不同之外，封装件700与前面的实施例的封装件基本相同，因此，将省略重复性的描述。
根据第七实施例的封装件700可以包括芯片710、基底720、包封材料层730、除湿材料带740。在当前的实施例中，封装件700可以为BGA封装件，基底720可以为PCB。除湿材料带740可以粘附在基底720(例如，芯片安装区域)上并在基底720和芯片710之间。因此，可以防止经包封材料层730和基底720之间的界面的湿气和穿过包封材料层730进入的湿气进入封装件700的内部，以防止引线键合接触湿气而使得电连接的可靠性劣化，并可以防止包封材料层730和基底720之间以及芯片710和基底720之间出现分层。在这种情况下，除湿材料带740的厚度可以在大约0.01mm-大约0.3mm的范围内。在可选的实施例中，除湿材料带740的长度和宽度可以与芯片710的长度和宽度相同。在另一可选的实施例中，除湿材料带740的长度和宽度可以与基底720的芯片安装区域的长度和宽度相同，如图7B中所示。
本领域技术人员可以理解，根据示例性实施例的除湿材料带的位置和数量不限于上面的实施例中的具体描述，而是可以变化。在可选择的实施例中，除湿材料带可以粘附在基底的其他位置处并环绕芯片。在另一可选的实施例中，至少一条除湿材料带可以粘附在芯片安装区域和引线键合区域中的至少一个上并环绕芯片。在又一可选的实施例中，封装件包括环绕芯片的除湿材料带和设置在芯片和基底之间的除湿材料带中的至少一种。
上面描述了在封装件中包括除湿材料带的实施例，然而，示例性实施例不限于此。根据示例性实施例的封装件的包封材料层也可以包含除湿材料。因此，可以防止湿气经包封材料层和基底之间的界面和/或穿过包封材料层而进入封装件的内部，以防止引线键合接触湿气而使得电连接的可靠性劣化，并可以防止包封材料层和基底之间以及芯片和基底之间出现分层。在这样的情况下，包封材料层可以包含诸如EMC等的环氧树脂类材料，但示例性实施例不限于此，包封材料层可以包含在现有技术中用于包封芯片的各种材料。包含在包封材料层中的除湿材料包括诸如硅胶、活性氧化铝、无水氯化钙和它们的组合物。包封材料层中的除湿材料的体积含量在大约0.5％-大约95％的范围内，颗粒尺寸在大约1μm-大约500μm的范围内。例如，在采用除湿材料替代现有技术的包封材料层中的填充剂(在现有技术的包封材料层中，填充剂可以为二氧化硅)的情况下，包封材料层中的除湿材料的体积含量可以为大约90％-大约95％的范围内。可选择的，可以将除湿材料添加到包封材料层中和/或部分替代包封材料层中的填充剂。
另外，在根据示例性实施例的封装件中，可以通过粘结层将芯片固定(例如，粘结)到基底。在这样的情况下，粘结层也可以包含除湿材料，例如，可以将除湿材料添加到粘结层中。因此，可以防止经包封材料层和基底之间的界面的湿气和穿过包封材料层进入的湿气进入封装件的内部，以防止引线键合接触湿气而使得电连接的可靠性劣化，并可以防止包封材料层和基底之间以及芯片和基底之间出现分层。根据示例性实施例，粘结层可以包含膏状的环氧树脂类材料或者芯片贴装膜(DAF)。包含在粘结层中的除湿材料包括诸如硅胶、活性氧化铝、无水氯化钙和它们的组合物。粘结层中的除湿材料的体积含量在大约0.5％-大约95％的范围内，颗粒尺寸在大约1μm-大约500μm的范围内。例如，在采用除湿材料替代现有技术的粘结层中的填充剂(在现有技术的粘结层中，填充剂可以为二氧化硅)的情况下，粘结层中的除湿材料的体积含量可以为大约90％-大约95％的范围内。可选择的，可以将除湿材料添加到粘结层中和/或部分替代粘结层中的填充剂。
本领域技术人员可以理解，示例性实施例不限于上面的具体示例。根据可选的实施例，封装件可以包括包含除湿材料的包封材料层和粘结层中的至少一种。根据另一可选的实施例，封装件可以包括除湿材料带、包含除湿材料的包封材料层和包含除湿材料的粘结层中的至少一种。
根据示例性实施例的封装件可以减少和/或防止经包封材料层和基底之间的界面的湿气和穿过包封材料层进入的湿气进入封装件的内部。另外，根据示例性实施例的封装件可以减少和/或防止湿气经包封材料层和基底之间的界面和/或穿过包封材料层而进入封装件的内部。因此，可以防止引线键合接触湿气而使得电连接的可靠性劣化，并可以防止包封材料层和基底之间以及芯片和基底之间出现分层。因此，可以提高封装件的可靠性和稳定性，并可以提高良率。
虽然已经示出并描述了示例性实施例的示例，但是本领域技术人员应该理解的是，示例性实施例不限于此，在不脱离如权利要求的精神和范围的情况下，可以在此进行各种改变和修改。

Claims (10)

1.一种封装件，其特征在于所述封装件包括：
芯片；
基底，以用于固定所述芯片，并使所述芯片与外部电路实现电气连接；
包封材料层，包封所述芯片和所述基底；
除湿材料，设置在所述封装件内并在所述芯片附近，以防止湿气进入所述封装件内部。
2.如权利要求1所述的封装件，其特征在于所述封装件还包括至少一个除湿材料带，所述至少一个除湿材料带粘附在所述芯片附近，所述至少一个除湿材料带包含热固性聚合物，所述除湿材料包含在所述至少一个除湿材料带中。
3.如权利要求2所述的封装件，其特征在于所述至少一个除湿材料带包括粘附在所述基底上并环绕所述芯片的一个或一个以上的除湿材料带。
4.如权利要求2或权利要求3所述的封装件，其特征在于所述至少一个除湿材料带包括粘附在所述基底上并在所述基底和所述芯片之间的一个或一个以上的除湿材料带。
5.如权利要求1或权利要求2所述的封装件，其特征在于所述封装件还包括：
粘结层，将所述芯片固定在所述基底上，所述除湿材料添加到所述粘结层中。
6.一种封装件，其特征在于所述封装件包括：
芯片；
基底，以用于固定所述芯片，并使所述芯片与外部电路实现电气连接；
包封材料层，包封所述芯片和所述基底，该包封材料层包含除湿材料，以防止湿气进入所述封装件内部。
7.如权利要求6所述的封装件，其特征在于所述封装件还包括至少一个除湿材料带，所述至少一个除湿材料带粘附在所述芯片附近，所述至少一个除湿材料带包含热固性聚合物和除湿材料。
8.如权利要求7所述的封装件，其特征在于所述至少一个除湿材料带包括粘附在所述基底上并环绕所述芯片的一个或一个以上的除湿材料带。
9.如权利要求7或权利要求8所述的封装件，其特征在于所述至少一个除湿材料带包括粘附在所述基底上并在所述基底和所述芯片之间的一个或一个以上的除湿材料带。
10.如权利要求6或权利要求7所述的封装件，其特征在于所述封装件还包括：
粘结层，将所述芯片固定在所述基底上，该粘结层包含除湿材料。
CN2010101673072A 2010-04-23 2010-04-23 封装件 Pending CN102237319A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101673072A CN102237319A (zh) 2010-04-23 2010-04-23 封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101673072A CN102237319A (zh) 2010-04-23 2010-04-23 封装件

Publications (1)

Publication Number Publication Date
CN102237319A true CN102237319A (zh) 2011-11-09

Family

ID=44887830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101673072A Pending CN102237319A (zh) 2010-04-23 2010-04-23 封装件

Country Status (1)

Country Link
CN (1) CN102237319A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105704929A (zh) * 2016-03-30 2016-06-22 三星半导体(中国)研究开发有限公司 印刷电路板、集成电路封装件及制造印刷电路板的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267394A (zh) * 1997-08-20 2000-09-20 戴姆勒-克莱斯勒股份公司 带有保护层的器件及器件所用保护层的制造方法
US20020076558A1 (en) * 1999-12-02 2002-06-20 Shin-Etsu Company Co., Ltd. Epoxy resin compositions and premolded semiconductor packages
KR20030025481A (ko) * 2001-09-21 2003-03-29 주식회사 칩팩코리아 플립칩 반도체패키지 및 그의 제조방법
CN1618134A (zh) * 2002-01-31 2005-05-18 3M创新有限公司 使用含吸附剂的粘合剂封装有机电子器件
CN1973355A (zh) * 2004-04-15 2007-05-30 泽斯吸气剂公司 用于真空或者不活泼气体封装的led的集成的吸气剂
CN101055858A (zh) * 2006-04-10 2007-10-17 联华电子股份有限公司 半导体封装结构
CN101093878A (zh) * 2006-12-29 2007-12-26 清华大学 一种有机电致发光器件
CN101116184A (zh) * 2005-03-25 2008-01-30 住友电木株式会社 半导体装置、缓冲层用树脂组合物、芯片键合用树脂组合物以及封装用树脂组合物
CN101353471A (zh) * 2000-09-25 2009-01-28 日立化成工业株式会社 封装用环氧树脂模塑料及半导体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1267394A (zh) * 1997-08-20 2000-09-20 戴姆勒-克莱斯勒股份公司 带有保护层的器件及器件所用保护层的制造方法
US20020076558A1 (en) * 1999-12-02 2002-06-20 Shin-Etsu Company Co., Ltd. Epoxy resin compositions and premolded semiconductor packages
CN101353471A (zh) * 2000-09-25 2009-01-28 日立化成工业株式会社 封装用环氧树脂模塑料及半导体装置
KR20030025481A (ko) * 2001-09-21 2003-03-29 주식회사 칩팩코리아 플립칩 반도체패키지 및 그의 제조방법
CN1618134A (zh) * 2002-01-31 2005-05-18 3M创新有限公司 使用含吸附剂的粘合剂封装有机电子器件
CN1973355A (zh) * 2004-04-15 2007-05-30 泽斯吸气剂公司 用于真空或者不活泼气体封装的led的集成的吸气剂
CN101116184A (zh) * 2005-03-25 2008-01-30 住友电木株式会社 半导体装置、缓冲层用树脂组合物、芯片键合用树脂组合物以及封装用树脂组合物
CN101055858A (zh) * 2006-04-10 2007-10-17 联华电子股份有限公司 半导体封装结构
CN101093878A (zh) * 2006-12-29 2007-12-26 清华大学 一种有机电致发光器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105704929A (zh) * 2016-03-30 2016-06-22 三星半导体(中国)研究开发有限公司 印刷电路板、集成电路封装件及制造印刷电路板的方法
CN105704929B (zh) * 2016-03-30 2018-06-22 三星半导体(中国)研究开发有限公司 印刷电路板、集成电路封装件及制造印刷电路板的方法

Similar Documents

Publication Publication Date Title
US8692387B2 (en) Stacked die semiconductor package
US7915716B2 (en) Integrated circuit package system with leadframe array
CN104458101B (zh) 侧通气压力传感器装置
CN110010489B (zh) 用于制作带有侧壁凹陷的半导体器件的方法及相关器件
CN102341899B (zh) 具有多种ic封装构造的无引线阵列塑料封装
US20030006055A1 (en) Semiconductor package for fixed surface mounting
US20080157302A1 (en) Stacked-package quad flat null lead package
US9711343B1 (en) Molded leadframe substrate semiconductor package
CN103915405B (zh) 半导体器件和制造半导体器件的方法
KR100674907B1 (ko) 고신뢰성을 갖는 스택형 반도체 패키지
US7868430B2 (en) Semiconductor device
US20090134504A1 (en) Semiconductor package and packaging method for balancing top and bottom mold flows from window
US7374967B2 (en) Multi-stack chip size packaging method
US20150014834A1 (en) Hybrid lead frame and ball grid array package
US20120074549A1 (en) Semiconductor device with exposed pad
CN102237319A (zh) 封装件
TW201436146A (zh) 具有覆晶晶粒附著之引線框陣列封裝
TW201532205A (zh) 微機電晶片封裝及其製造方法
US8723334B2 (en) Semiconductor device including semiconductor package
US20110062569A1 (en) Semiconductor device package with down-set leads
CN103400826A (zh) 半导体封装及其制造方法
US20090096070A1 (en) Semiconductor package and substrate for the same
KR101494371B1 (ko) 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법
KR101356389B1 (ko) 상부면에 도전성 단자가 형성되는 반도체 패키지 및 그 제조방법
US8980690B1 (en) Lead frame based semiconductor device with routing substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111109