CN103400816B - 封装件及其制造方法 - Google Patents

封装件及其制造方法 Download PDF

Info

Publication number
CN103400816B
CN103400816B CN201310258474.1A CN201310258474A CN103400816B CN 103400816 B CN103400816 B CN 103400816B CN 201310258474 A CN201310258474 A CN 201310258474A CN 103400816 B CN103400816 B CN 103400816B
Authority
CN
China
Prior art keywords
semiconductor chip
substrate
encapsulated layer
packaging part
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310258474.1A
Other languages
English (en)
Other versions
CN103400816A (zh
Inventor
马慧舒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201310258474.1A priority Critical patent/CN103400816B/zh
Publication of CN103400816A publication Critical patent/CN103400816A/zh
Application granted granted Critical
Publication of CN103400816B publication Critical patent/CN103400816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

本发明提供一种封装件及其制造方法。所述封装件包括：基板；半导体芯片，安装在基板的上表面上，半导体芯片包括位于半导体芯片的上表面的中部区域中的接地端和位于半导体芯片的上表面的边缘区域中的输入/输出端，输入/输出端电连接到基板；包封层，形成在基板和半导体芯片的上表面的具有输入/输出端的边缘区域上，以包封半导体芯片，包封层具有暴露半导体芯片的上表面的具有接地端的中部区域的槽；导电层，形成在包封层的槽中，并与接地端电连接。所述封装件可以具有良好的电性能和散热性能。

Description

封装件及其制造方法
技术领域
本发明涉及一种封装件及其制造方法。
背景技术
随着半导体芯片封装技术和产品多样化需求的不断加深，高速度、低成本、小尺寸、优秀的电性能是其重要的发展趋势，特别是在高频率要求下，对电性能和散热性的要求越来越高。
现有的封装件结构是单层板、双层板或多层板结构，通常由基板、安装在基板上的半导体芯片、实现基板与半导体芯片之间的电气互联的键合（金属）引线、用于将半导体芯片粘结到并固定在在基板上的粘结层、以及包封并保护半导体芯片以及半导体芯片和基体之间的电气互联的包封层构成。
然而，因为在现有的封装件结构中，半导体芯片位于基板上并由包封层包封，所以可能不能有效地放散因半导体芯片运行而产生的热。
此外，在现有技术的封装件结构中，半导体芯片的接地端与半导体芯片的其他的输入/输出端一样通过键合引线与基板电器互联，所以在半导体芯片以高频信号进行操作时，信号的完整性可能会因为地信号区域的面积很小而劣化。
发明内容
本发明的示例性实施例的目的在于克服现有技术中的上述的和/或其他的问题。因此，本发明的示例性实施例提供了一种具有良好的电性能的封装件及其制造方法。
此外，本发明的示例性实施例还提供了一种具有良好的散热性能的封装件及其制造方法。
另外，本发明的示例性实施例还提供了一种用于以高频信号进行操作的半导体芯片的封装件及其制造方法。
根据本发明的示例性实施例，提供了一种封装件，所述封装件可以包括：基板；半导体芯片，安装在基板的上表面上，半导体芯片包括位于半导体芯片的上表面的中部区域中的接地端和位于半导体芯片的上表面的边缘区域中的输入/输出端，输入/输出端电连接到基板；包封层，形成在基板和半导体芯片的上表面的具有输入/输出端的边缘区域上，以包封半导体芯片，包封层具有暴露半导体芯片的上表面的具有接地端的中部区域的槽；导电层，形成在包封层的槽中，并与接地端电连接。
所述封装件还可以包括：连接件，设置在基板的下表面处，以将半导体芯片的输入/输出端电连接到外部。
所述封装件还可以包括：粘结层，设置在基板和半导体芯片之间，以将半导体芯片固定在基板上。
导电层可以填充在包封层的槽中，从而导电层的上表面和包封层的上表面共面。
导电层可以由导电胶水形成。
根据本发明的另一个示例性实施例，提供了一种制造封装件的方法，所述方法可以包括下述步骤：将半导体芯片安装在基板的上表面上，从而将位于半导体芯片的上表面的边缘区域中的输入/输出端电连接到基板；在基板和半导体芯片的上表面的具有输入/输出端的边缘区域上形成包封层，以包封半导体芯片，包封层具有暴露半导体芯片的上表面的具有接地端的中部区域的槽；在包封层的槽中形成导电层，以使导电层与接地端电连接。
所述方法还可以包括下述步骤：在基底的下表面处设置连接件，以将半导体芯片的输入/输出端电连接到外部。
在安装半导体芯片的步骤中，可以通过粘结层将半导体芯片固定在基板上。
形成导电层的步骤可以包括：将导电胶水填充在包封层的槽中，使导电胶水固化，以形成导电层。
可以将导电胶水填充在包封层的槽中并超出包封层的槽，并去除导电胶水的超出包封层的槽的部分。
根据本发明的示例性实施例，可以提供一种新型的封装件结构及其制造方法，其中，半导体芯片的有效区域面上的中间部分可以被一层导电胶水所覆盖。导电胶水与地信号连接，从而得到更好的电性能。同时，导电胶水可以具有散热功能。因此，与传统的封装件（例如，BGA封装件）相比，根据本发明的示例性实施例的封装件结构及其制造方法扩大了地信号区域面积，提高信号完整性，提高电性能，同时导电胶水及塑脂可以具有散热能力，提高整个封装件的散热性。
附图说明
通过下面结合附图的详细描述，可以更清楚地理解本发明的上面的和其他的特征和优点，在附图中：
图1是示出了根据本发明的示例性实施例的封装件的剖视图；
图2至图5是示出了用于说明根据本发明的示例性实施例的制造封装件的方法的剖视图。
具体实施方式
下文中，将参照附图来详细描述本发明的示例性实施例。然而，本发明的示例性实施例可以以许多不同的形式来实施，且不应该被局限于这里阐述的示例。相反，提供这些示例使得本公开将是彻底并完整的，并将向本领域技术人员充分地传达本发明的范围。
图1是示出了根据本发明的示例性实施例的封装件10的剖视图。在图1中示出了以球栅阵列（BGA）封装件为例的根据本发明的示例性实施例的封装件10。然而，本发明的示例性实施例不限于此，本领域技术人员可以采用各种合适的封装形式来实现本发明。
如图1中所示，根据本发明的示例性实施例的封装件10可以包括基板11、半导体芯片12、包封层14和导电层15。
基板11可以为将要安装在其上的半导体芯片12提供支撑和电气连接。例如，基板11可以包括布线层、连接孔和焊盘等组成元件。在当前的示例性实施例中，基板11可以为用于BGA封装件的印刷电路板（PCB）。然而，本发明的示例性实施例不限于此，在本发明的其他的示例性实施例中，基板11可以为各种PCB、引线框架或其他的可以为将要安装在其上的半导体芯片12提供支撑和电气连接的合适的元件。
半导体芯片12可以安装在基板11的上表面上。半导体芯片12可以包括位于半导体芯片12的上表面的中部区域中的接地端G和位于半导体芯片12的上表面的边缘区域中的输入/输出端（未示出）。在当前的示例性实施例中，半导体芯片12可以通过引线键合的方式安装在基板11的上表面上，并因此半导体芯片12的输入/输出端可以通过键合引线13电连接到基板11，例如，电连接到基板11的布线层。然而，本发明的示例性实施例不限于此，在本发明的其他的示例性实施例中，可以以诸如倒装芯片方式等的各种合适的方式将半导体芯片12安装到基板11上。
包封层14可以形成在基板11和半导体芯片12的上表面的具有输入/输出端的边缘区域上，从而包封半导体芯片12。这样，可以通过包封层14保护半导体芯片12以及半导体芯片12与基板11的电气互联不受外部条件（诸如从外部施加的冲击、外部环境中的湿气等）的影响。因此，包封层14可以包含诸如环氧树脂等的包封材料。
在当前的示例性实施例中，包封层14可以具有槽R。槽R可以暴露半导体芯片12的接地端G。例如，槽R可以暴露半导体芯片12的上表面的具有接地端G的中部区域。在图1中将槽R示出为暴露半导体芯片12所有的接地端G的一个槽。然而，本发明的示例性实施例不限于此，在本发明的其他的示例性实施例中，可以将槽R形成为分别定位成与半导体芯片12的一个或多个接地端G对应并暴露它们的一个或多个槽。
在当前的示例性实施例中，半导体芯片12的接地端G被示出为设置在半导体芯片G的上表面的中部区域处。然而，本发明的示例性实施例不限于此，在本发明的其他的示例性实施例中，半导体芯片12的接地端G可以位于半导体芯片12的除了面对基板11的表面之外的其他的表面（例如，上表面）上的通过包封层14的槽R暴露的各种不同的区域中。
导电层15可以形成在包封层14的槽R中。导电层14可以与由包封层14的槽R暴露的接地端G电连接。因此，导电层15可以与包封层14一起保护半导体芯片12以及半导体芯片12与基板11的电气互联不受外部条件（诸如从外部施加的冲击、外部环境中的湿气等）的影响。此外，连接到半导体芯片12的接地端G的导电层15与传统的BGA封装件相比扩大了地信号区域面积，从而提高了信号完整性和电性能。因此，根据本发明的示例性实施例的封装件10及其制造方法（将在下面进行详细描述）适用于以高频信号运行的半导体芯片。
根据本发明的示例性实施例，导电层15可以由导电胶水15a（见图4）形成。例如，可以将导电胶水15a填充在包封层14的槽R中并使导电胶水15a过量，即，超出包封层14的槽R，然后去除导电胶水15a的超出包封层14的槽R的部分，以使并使导电胶水15a固化，以形成上表面与包封层14的上表面共面的导电层15。这将在下面进行更详细地描述。
在当前的示例性实施例中，将封装件10示出为BGA封装件，因此，封装件10可以包括连接件（焊球）16。焊球16可以设置在基板11的下表面处。焊球16可以电连接到基板11的焊盘、连接孔和布线层等，并因此电连接到半导体芯片12的输入/输出端。因此，焊球16可以将半导体芯片12的输入/输出端电连接到外部。然而，本发明的示例性实施例不限于此，在本发明的以其他的封装结构构造封装件10的其他的示例性实施例中，可以采用相应的方式来构造连接件16，以安装封装件10和/或将半导体芯片12的输入/输出端电连接到外部，或者，也可以省略连接件16。
在当前的示例性实施例中，半导体芯片12通过引线键合的方式安装在基板11上。在这样的情况下，封装件10还可以包括粘结层（未示出）。粘结层可以设置在基板11和半导体芯片12之间，以将半导体芯片12固定在基板11上。然而，本发明的示例性实施例不限于此，在本发明的例如以倒装芯片的方式等的其他方式安装半导体芯片12的示例性实施例中，可以省略基板11和半导体芯片12之间的粘结层。
下面参照图2至图5来描述根据本发明的示例性实施例的制造封装件的方法。图2至图5是示出了用于说明根据本发明的示例性实施例的制造封装件的方法的剖视图。在图2至图5中以球栅阵列（BGA）封装件为例示出了的根据本发明的示例性实施例的制造封装件的方法的各个步骤。然而，本发明的示例性实施例不限于此，例如，可以采用各种合适的步骤来制造各种封装形式以实现本发明。
首先，如图2中所示，可以准备基板11。基板11可以为将要安装在其上的半导体芯片12提供支撑和电气连接，例如，基板11可以为包括布线层、连接孔和焊盘等组成元件的印刷电路板（PCB）。
然后，可以将半导体芯片12安装在基板11的上表面上。在当前的示例性实施例中，半导体芯片12可以通过引线键合的方式安装在基板11的上表面上，并因此半导体芯片12的输入/输出端可以通过键合引线13电连接到基板11，例如，电连接到基板11的布线层。可以在半导体芯片12和基板11之间设置粘结层，以将半导体芯片12固定在基板11上。在本发明的其他的示例性实施例中，可以省略基板11和半导体芯片12之间的粘结层。
如图2中所示，可以在安装半导体芯片12之前，在安装半导体芯片12的同时，或者在安装半导体芯片12之后，将连接件（焊球）16设置在基板11的下表面处。然而，本发明的示例性实施例不限于此，例如，可以在如下所述的形成了包封层14之后或者在形成了导电层15之后将连接件（焊球）16设置在基板11的下表面处。此外，本发明的以其他的封装结构构造封装件10的其他的示例性实施例中，可以采用相应的方式来构造连接件16，以安装封装件10和/或将半导体芯片12的输入/输出端电连接到外部，或者，也可以省略连接件16及其设置步骤。
接下来，可以在基板11和半导体芯片12的上表面的具有输入/输出端（未示出）的边缘区域上形成包封层14，以包封半导体芯片12。这样，可以通过包封层14保护半导体芯片12以及半导体芯片12与基板11的电气互联不受外部条件（诸如从外部施加的冲击、外部环境中的湿气等）的影响。因此，包封层14可以包含诸如环氧树脂等的包封材料。
在当前的示例性实施例中，可以将包封层形成为具有暴露半导体芯片12的上表面的具有接地端G的中部区域的槽R。例如，可以将槽R形成为分别定位成与半导体芯片12的一个或多个接地端G对应并暴露它们的一个或多个槽。
根据本发明的示例性实施例，可以形成具有与半导体芯片12的接地端G对应的槽R的包封层14，如图2和图3中所示。
接下来，如图4和图5中所示，可以在包封层14的槽R中形成导电层15，以使导电层14与半导体芯片12的接地端G电连接。
根据本发明的示例性实施例，导电层15可以由导电胶水15a（见图4）形成。例如，可以将导电胶水15a填充在包封层14的槽R中并使导电胶水15a过量，即，超出包封层14的槽R，然后去除导电胶水15a的超出包封层14的槽R的部分，以使并使导电胶水15a固化，以形成上表面与包封层14的上表面共面的导电层15。
在上面的参照图2至图5描述的示例性实施例中，示出了在一个基板上同时安装多个半导体芯片并与它们分别对应地形成包封层和导电层的示例。因此，在得到图5所示的结构之后，根据本发明的示例性实施例的制造封装件的方法还可以包括切分工艺，以最终形成多个独立的封装件。
根据本发明的示例性实施例，可以提供一种新型的封装件结构及其制造方法，其中，半导体芯片的有效区域面上的中间部分可以被一层导电胶水所覆盖。导电胶水与地信号连接，从而得到更好的电性能。同时，导电胶水可以具有散热功能。因此，与传统的封装件（例如，BGA封装件）相比，根据本发明的示例性实施例的封装件结构及其制造方法扩大了地信号区域面积，提高信号完整性，提高电性能，同时导电胶水及塑脂可以具有散热能力，提高整个封装件的散热性。
虽然已经示出并描述了本发明的示例性实施例的示例，但是本领域技术人员应该理解的是，本发明的示例性实施例不限于此，在不脱离根据权利要求所限定的本发明的精神和范围的情况下，可以对这些示例性实施例进行各种修改。

Claims (10)

1.一种封装件，其特征在于，所述封装件包括：
基板；
半导体芯片，安装在基板的上表面上，半导体芯片包括位于半导体芯片的上表面的中部区域中的接地端和位于半导体芯片的上表面的边缘区域中的输入/输出端，输入/输出端电连接到基板；
包封层，形成在基板和半导体芯片的上表面的具有输入/输出端的边缘区域上，以包封半导体芯片，包封层具有暴露半导体芯片的上表面的具有接地端的中部区域的槽；
导电层，形成在包封层的槽中，并与接地端电连接。
2.如权利要求1所述的封装件，其特征在于，所述封装件还包括：
连接件，设置在基板的下表面处，以将半导体芯片的输入/输出端电连接到外部。
3.如权利要求1所述的封装件，其特征在于，所述封装件还包括：
粘结层，设置在基板和半导体芯片之间，以将半导体芯片固定在基板上。
4.如权利要求1所述的封装件，其特征在于，导电层填充在包封层的槽中，从而导电层的上表面和包封层的上表面共面。
5.如权利要求4所述的封装件，其特征在于，导电层由导电胶水形成。
6.一种制造封装件的方法，其特征在于，所述方法包括下述步骤：
将半导体芯片安装在基板的上表面上，从而将位于半导体芯片的上表面的边缘区域中的输入/输出端电连接到基板；
在基板和半导体芯片的上表面的具有输入/输出端的边缘区域上形成包封层，以包封半导体芯片，包封层具有暴露半导体芯片的上表面的具有接地端的中部区域的槽；
在包封层的槽中形成导电层，以使导电层与接地端电连接。
7.如权利要求6所述的方法，其特征在于，所述方法还包括下述步骤：
在基底的下表面处设置连接件，以将半导体芯片的输入/输出端电连接到外部。
8.如权利要求6所述的方法，其特征在于，在安装半导体芯片的步骤中，通过粘结层将半导体芯片固定在基板上。
9.如权利要求6所述的方法，其特征在于，形成导电层的步骤包括：
将导电胶水填充在包封层的槽中，
使导电胶水固化，以形成导电层。
10.如权利要求9所述的方法，其特征在于，将导电胶水填充在包封层的槽中并超出包封层的槽，并去除导电胶水的超出包封层的槽的部分。
CN201310258474.1A 2013-06-26 2013-06-26 封装件及其制造方法 Active CN103400816B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310258474.1A CN103400816B (zh) 2013-06-26 2013-06-26 封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310258474.1A CN103400816B (zh) 2013-06-26 2013-06-26 封装件及其制造方法

Publications (2)

Publication Number Publication Date
CN103400816A CN103400816A (zh) 2013-11-20
CN103400816B true CN103400816B (zh) 2016-08-10

Family

ID=49564414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310258474.1A Active CN103400816B (zh) 2013-06-26 2013-06-26 封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN103400816B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2826702Y (zh) * 2005-04-05 2006-10-11 亿光电子工业股份有限公司 发光二极管封装结构
JP2007053234A (ja) * 2005-08-18 2007-03-01 Disco Abrasive Syst Ltd 切削装置
TW201135991A (en) * 2010-04-12 2011-10-16 Foxsemicon Integrated Tech Inc Solid-state lighting device and light source module incorporating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2518223Y (zh) * 2002-01-29 2002-10-23 威盛电子股份有限公司 晶片封装体结构
CN1303685C (zh) * 2002-06-28 2007-03-07 矽品精密工业股份有限公司 球栅阵列半导体封装件
JP5103731B2 (ja) * 2005-12-12 2012-12-19 三菱電機株式会社 モールドパッケージ
CN103151327B (zh) * 2013-03-29 2016-06-22 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2826702Y (zh) * 2005-04-05 2006-10-11 亿光电子工业股份有限公司 发光二极管封装结构
JP2007053234A (ja) * 2005-08-18 2007-03-01 Disco Abrasive Syst Ltd 切削装置
TW201135991A (en) * 2010-04-12 2011-10-16 Foxsemicon Integrated Tech Inc Solid-state lighting device and light source module incorporating the same

Also Published As

Publication number Publication date
CN103400816A (zh) 2013-11-20

Similar Documents

Publication Publication Date Title
US10128214B2 (en) Substrate and the method to fabricate thereof
US7294928B2 (en) Components, methods and assemblies for stacked packages
DE102010016566B4 (de) Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins
CN103201836B (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
CN102683221B (zh) 半导体装置及其组装方法
CN104051395A (zh) 芯片堆叠封装及其方法
CN101228625B (zh) 具有镀金属连接部的半导体封装
CN104916645A (zh) 半导体装置及半导体装置的制造方法
JP2001015679A (ja) 半導体装置及びその製造方法
JP2006501677A (ja) ブロック成形集成体用の耐熱強化パッケージ
KR20100050511A (ko) 몸체-관통 전도성 비아를 갖는 패키징된 집적 회로 장치 및 그 제조 방법
US20070105272A1 (en) Microelectronic devices and microelectronic support devices, and associated assemblies and methods
CN1937194A (zh) 制作叠层小片封装的方法
KR101690051B1 (ko) 집적 회로 패키지를 위한 노출된 솔더링 가능한 열 확산기
US9147600B2 (en) Packages for multiple semiconductor chips
KR101000457B1 (ko) 다중 기판 영역 기반의 패키지 및 이의 제조 방법
US20030002271A1 (en) Integrated EMC shield for integrated circuits and multiple chip modules
TWI229394B (en) Ball grid array semiconductor package with resin coated metal core
CN105321901A (zh) 用于倒装芯片封装的暴露的、可焊接的散热器
US8975745B2 (en) Packaged microelectronic devices recessed in support member cavities, and associated methods
US20100295167A1 (en) Semiconductor device and method of forming the same
CN103400816B (zh) 封装件及其制造方法
US20080032454A1 (en) Thermally Enhanced BGA Package Substrate Structure and Methods
CN104112673B (zh) 芯片封装基板及其制作方法
CN102709199A (zh) 包覆基板侧边的模封阵列处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant