CN103151327B - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN103151327B
CN103151327B CN201310109829.0A CN201310109829A CN103151327B CN 103151327 B CN103151327 B CN 103151327B CN 201310109829 A CN201310109829 A CN 201310109829A CN 103151327 B CN103151327 B CN 103151327B
Authority
CN
China
Prior art keywords
signal
semiconductor package
package part
signal transmission
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310109829.0A
Other languages
English (en)
Other versions
CN103151327A (zh
Inventor
颜瀚琦
刘盈男
李维钧
林政男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201910004316.0A priority Critical patent/CN109712946B/zh
Priority to CN201310109829.0A priority patent/CN103151327B/zh
Priority to CN201610347969.5A priority patent/CN106024730B/zh
Publication of CN103151327A publication Critical patent/CN103151327A/zh
Application granted granted Critical
Publication of CN103151327B publication Critical patent/CN103151327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体封装件及其制造方法。半导体封装件包括基板、信号接点、半导体芯片、封装体、接地层及介电层。半导体芯片设于基板上。封装体包覆半导体芯片且具有上表面及信号凹槽，信号凹槽从封装体的上表面延伸至信号接点。接地层形成于信号凹槽的内侧壁上。介电层形成于信号凹槽内。

Description

半导体封装件及其制造方法
技术领域
本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有信号凹槽的半导体封装件及其制造方法。
背景技术
受到提升工艺速度及尺寸缩小化的需求，半导体元件变得甚复杂。当工艺速度的提升及小尺寸的效益明显增加时，半导体封装体的特性也出现问题。特别是指，较高的工作时脉(clockspeed)在信号电平(signallevel)之间导致更频繁的转态(transition)，因而导致在高频下或短波下的信号强度减弱。因此，如何改善高频信号强度减弱的问题为业界努力重点之一。
发明内容
本发明有关于一种半导体封装件及其制造方法，可降低信号损耗。
根据本发明，提出一种半导体封装件。半导体封装件包括一基板、一第一信号接点、一半导体芯片、一封装体、一第一接地层及一介电层。半导体芯片设于基板上。封装体包覆半导体芯片且具有一上表面及一信号凹槽，信号凹槽从封装体的上表面延伸至第一信号接点。第一接地层形成于信号凹槽的内侧壁上。介电层形成于信号凹槽内。
根据本发明，提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一基板；设置一半导体芯片于基板上；形成一封装体包覆半导体芯片；形成一信号凹槽从封装体的上表面延伸至一第一信号接点；形成一第一接地层于信号凹槽的内侧壁上；以及，形成一介电层于信号凹槽内。
为让本发明的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：
附图说明
图1A绘示本发明一实施例的半导体封装件的剖视图。
图1B绘示图1A的俯视图。
图2绘示依照本发明另一实施例的半导体封装件的俯视图。
图3绘示依照本发明另一实施例的半导体封装件的剖视图。
图4绘示依照本发明另一实施例的半导体封装件的剖视图。
图5A绘示依照本发明另一实施例的半导体封装件的剖视图。
图5B绘示图5A的俯视图。
图6A绘示依照本发明另一实施例的半导体封装件的剖视图。
图6B绘示图6A的俯视图。
图7A绘示依照本发明另一实施例的半导体封装件的剖视图。
图7B绘示图7A的仰视图。
图8A绘示依照本发明另一实施例的半导体封装件的剖视图。
图8B绘示图8A的仰视图。
图9绘示依照本发明另一实施例的半导体封装件的剖视图。
图10绘示依照本发明另一实施例的堆迭式半导体封装件的剖视图。
图11绘示依照本发明另一实施例的堆迭式半导体封装件的剖视图。
图12A绘示依照本发明另一实施例的半导体封装件的剖视图。
图12B绘示图12A中信号传输元件的仰视图。
图13绘示依照本发明另一实施例的信号传输元件的仰视图。
图14绘示依照本发明另一实施例的信号传输元件的仰视图。
图15绘示依照本发明另一实施例的信号传输元件的仰视图。
图16绘示依照本发明另一实施例的半导体封装件的剖视图。
图17绘示依照本发明另一实施例的半导体封装件的剖视图。
图18A绘示依照本发明另一实施例的半导体封装件的剖视图。
图18B绘示依照本发明另一实施例的半导体封装件的俯视图。
图19A绘示依照本发明另一实施例的半导体封装件的剖视图。
图19B绘示图19A的俯视图。
图20绘示依照本发明另一实施例的半导体封装件的剖视图。
图21绘示依照本发明另一实施例的半导体封装件的剖视图。
图22A至22G绘示图5A的半导体封装件的制造过程图。
图23A至23O绘示图12A的半导体封装件的制造过程图。
图24A至24I绘示图20A的半导体封装件的制造过程图。
图25A至25C绘示图21的半导体封装件的制造过程图。
主要元件符号说明：
100、200、300、400、500、600、700、800、900、1000、1000、1200、1300、1400、1500、1600、1700：半导体封装件
110、710、810、1210：基板
110b、111b、1210b：下表面
110s、140s、1250s：外侧面
110u、111u、1210u、1250u、1260u、140u、150u：上表面
111：基材
111h、141h、150h、710h、1210h：贯孔
112：第一复合层
1121：线路层
1122：介电层
1123：导电孔
1124：接地接垫
113：第二复合层
1132、5722：接地接垫
120：第一信号接点
121、1131、5721：信号接垫
1211：接地点
1212：第一导电层
1213：第二导电层
1250：屏蔽层
1250h、1260h：开孔
1260：介电层
1270：天线层
1271：馈入部
1280、1380：信号传输元件
1281：接地柱
130：半导体芯片
131：焊线
130u：主动面
140：封装体
140r：信号凹槽
140r1：内侧壁
150：介电层
160、360：第一接地层
161：内侧部
162：上部
163：底部
364：外侧部
570：第一信号传输柱
571：第一接垫层
572：第二接垫层
573：部分材料
620：第二信号接点
670：第二信号传输柱
714：第三信号传输柱
715：第二接地层
814：第四信号传输柱
P1、P2：切割道
具体实施方式
请参照图1A，其绘示本发明一实施例的半导体封装件的剖视图。半导体封装件100包括基板110、第一信号接点120、半导体芯片130、封装体140、介电层150及第一接地层160。虽然图未绘示，然半导体封装件100更包括至少一被动元件，如电阻、电容或电感。
基板110包括基材111、第一复合层112及第二复合层113，其中第一复合层112及第二复合层113分别形成于基材111的上表面111u及下表面111b上。基材111例如是BT基材、玻璃基材、介电基材或其它合适基材。第一复合层112包含至少一线路层1121、至少一介电层1122及至少一导电孔(conductivevia)1123，其中介电层1122电性隔离相邻二线路层1121，而相邻二线路层1121可通过对应的导电孔1123电性连接。第二复合层113的结构可相似于第一复合层112，容此不再赘述。
第一信号接点120形成于基板110的上表面110u，其可以是线路层1121的一部分。第一信号接点120可通过线路层1121及导电孔1123电性连接于半导体芯片130，使信号可传输于第一信号接点120与半导体芯片130之间。此外，半导体封装件100更包括信号接垫121，其形成于第一信号接点120上。信号接垫121与第一接地层160可于同一工艺中以相同材质一次形成。另一例中，亦可省略信号接垫121。
半导体芯片130例如是无线信号收发芯片或其它种类的芯片，其中无线信号收发芯片例如是无线射频(Radiofrequency，RF)芯片。半导体芯片130以主动面130u朝上方位设于基板110的上表面110u上，并通过至少一焊线131电性连接于第一复合层112。半导体芯片130可通过焊线131及基板110的线路层1121电性连接于第一信号接点120。另一例中，半导体芯片130例如是覆晶(flipchip)，其以主动面130u朝下方位设于基板110的上表面110u上，并通过至少一焊球电性连接于第一复合层112。
封装体140形成于基板110的上表面110u并包覆半导体芯片130。封装体140具有上表面140u及至少一信号凹槽140r，信号凹槽140r从封装体140的上表面140u延伸至第一信号接点120及基板110的上表面110u而露出第一信号接点120。
封装体140可包括酚醛基树脂(Novolac-basedresin)、环氧基树脂(epoxy-basedresin)、硅基树脂(silicone-basedresin)或其他适当的包覆剂。封装体140亦可包括适当的填充剂，例如是粉状的二氧化硅。可利用数种封装技术形成封装体140，例如是压缩成型(compressionmolding)、注射成型(injectionmolding)或转注成型(transfermolding)。
由于封装体材料的去除，使传输于信号凹槽140r内的信号不致受到封装体140的干扰。介电层150选择性地形成于信号凹槽140r内，藉以提升信号于信号凹槽140r内的传输性。例如，介电层150是波导介质，其可填满信号凹槽140r的至少一部分。较佳但非限定地，介电层150可由低损耗材料制成。外界的信号进入介电层150后于介电层150内进行波传导，然后再通过第一信号接点120传输至半导体芯片130；或者，来自于半导体芯片130的信号传输至介电层150后于介电层150内进行波传导，然后再从介电层150辐射至外界。进一步地说，即使省略物理性或机械性的导电线路，通过介电层150的波导特性，信号仍可于介电层150内传导于第一信号接点120与介电层150的上表面150u之间。
第一接地层160包括内侧部161，其形成于信号凹槽140r的内侧壁140r1上。内侧部161可把信号限制于信号凹槽140r内，减少信号损耗或维持信号强度。此外，由于内侧部161可遮蔽外部电磁干扰，因此传输于信号凹槽140r内的信号不易受到负面的影响。此外，本例中，内侧部161一封闭环形接地层，其封闭地环绕于信号凹槽140r的内侧壁140r1形成；然另一例中，内侧部161可以是一开放环形接地层。
第一接地层160更包括上部162，其形成于封装体140的上表面140u，并延伸于信号凹槽140r与封装体140的外侧面140s之间。本例中，第一接地层160延伸至封装体140的外侧面140s而与封装体140的外侧面140s对齐，例如是共面；然亦可不对齐。一例中，上部162亦可覆盖封装体140的整个上表面140u，以完全与半导体芯片130上下重迭，而提升电磁干扰防护的技术效果。另一例中，第一接地层160亦可省略上部162。
第一接地层160更包括底部163，其形成于基板110的线路层1121上。底部163通过线路层1121、导电孔1123、基材111的导电孔1111及第二复合层113电性连接于一外部接地端(未绘示)，使第一接地层160接地。另一例中，第一接地层160可省略底部163。
请参照图1B，其绘示图1A的俯视图。信号凹槽140r的横剖面例如是圆形，然此非用以限制本发明实施例，另一例中，信号凹槽140r的横剖面椭圆形或多边形，其中多边形例如是三角形、矩形或其它多边形。
请参照图2，其绘示依照本发明另一实施例的半导体封装件的俯视图。半导体封装件200包括基板110(未绘示)、第一信号接点120、半导体芯片130(未绘示)、封装体140、介电层150(未绘示)及第一接地层160。
本例中，封装体140的信号凹槽140r的横剖面形状为矩形，然亦可为其它几何形态的多边形，如五边形、六边形等。本发明实施例对信号凹槽140r的横剖面形状并不特别限制。
请参照图3，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件300包括基板110、第一信号接点120、半导体芯片130、封装体140、介电层150及第一接地层360。
第一接地层360包括内侧部161、上部162、底部163及外侧部364，其中外侧部364形成于封装体140的外侧面140s及基板110的外侧面110s上，并延伸于封装体140的上表面140u及基板110的下表面110b之间。本例中，外侧部364从封装体140的上表面140u延伸至基板110的下表面110b。外侧部364覆盖基板110的外侧面110s的线路层1121，以通过线路层1121电性连接于外部接地端，使第一接地层360接地。
请参照图4，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件400包括基板110、第一信号接点120、半导体芯片130、封装体140、介电层150及第一接地层160。
本例中，第一信号接点120形成于半导体芯片130的主动面130u上。封装体140的信号凹槽140r从封装体140的上表面140u延伸至形成于半导体芯片130上的第一信号接点120，以露出第一信号接点120。介电层150填满信号凹槽140r的至少一部分，信号可于介电层150内进行波传导。
请参照图5A，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件500包括基板110、第一信号接点120、半导体芯片130、封装体140、介电层150、第一接地层160及第一信号传输柱570。
本例中，介电层150可以是环氧树脂(epoxy)或相似于封装体140的材料，其可填满第一信号传输柱570与第一接地层160之间的凹槽空间。第一接地层160的内侧部161环绕第一信号传输柱570，并与第一信号传输柱570同轴配置(CoaxialViaStructure，CVS)；然亦可异轴配置。本例中，第一接地层160的内侧部161与第一信号传输柱570位于同一横向结构层中，因此不会占用到直向空间，也就是说，第一信号传输柱570不会增加半导体封装件100的高度。
第一信号传输柱570例如是模塑通孔(ThroughMoldingVia，TMV)，其从介电层150的上表面150u延伸至信号接垫121，并通过信号接垫121、第一信号接点120、导电孔1123及线路层1121电性连接半导体芯片130。另一例中，可省略信号接垫121，如此第一信号传输柱570从介电层150的上表面150u直接延伸至第一信号接点120。通过设计第一信号传输柱570的外径、第一接地层160的内侧部161的内径与介电层150的介电系数，可获得约50欧姆的阻抗匹配，及波导电磁模态超过所欲操作频率以避免模态转换；另一例中，只要适当设计，可使波导电磁模态可超过70GHz(所欲操作频率)，然亦可小于70GHz，如介于40GHz至69GHz。
请参照图5B，其绘示图5A的俯视图。本例中，第一信号传输柱570的横剖面形状圆形，然亦可为椭圆形或多边形，其中多边形如三角形、矩形或其它多边形。
请参照图6A，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件600包括基板110、第一信号接点120、第二信号接点620、半导体芯片130、封装体140、介电层150、第一接地层160、第一信号传输柱570及第二信号传输柱670。本例的半导体封装件600不同于半导体封装件100的是，一信号凹槽140r内形成有二信号传输柱，例如是第一信号传输柱570及第二信号传输柱670。
第一信号接点120及第二信号接点620皆形成于基板110的上表面110u上，其可为基板110的线路层1121的一部分。第二信号接点620的材质及结构可相似于第一信号接点120，容此不再赘述。
介电层150填满第一信号传输柱570、第二信号传输柱670与第一接地层160之间的凹槽空间。
第二信号传输柱670例如是模塑通孔，其从介电层150的上表面150u延伸至信号接垫121及基板110的上表面110u，并通过信号接垫121、第二信号接点620、导电孔1123及线路层1121电性连接于半导体芯片130。另一例中，可省略信号接垫121，如此第二信号传输柱670从介电层150的上表面150u直接延伸至第二信号接点620。半导体芯片130可控制传输至第一信号传输柱570及第二信号传输柱670的信号相位相差180度。此外，第二信号传输柱670的材质及结构可相似于第一信号传输柱570，容此不再赘述。
请参照图6B，其绘示图6A的俯视图。本例中，第二信号传输柱670的横剖面形状圆形，然亦可为椭圆形或多边形，其中多边形如三角形、矩形或其它多边形。此外，封装体140的信号凹槽140r的横剖面形状椭圆型，然亦可为圆形或多边形，其中多边形如三角形、矩形或其它多边形。
请参照图7A，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件700包括基板710、第一信号接点120、半导体芯片130及封装体140。
基板710包括基材111、第一复合层112及第二复合层113、第三信号传输柱714及第二接地层715且具有至少一贯孔710h。贯孔710h贯穿整个基板710的厚度。第三信号传输柱714穿设于贯孔710h并延伸至第一信号接点120，使半导体芯片130可通过第一信号接点120及第三信号传输柱714电性连接于一外部电路(未绘示)。
第二接地层715形成于贯孔710h的内侧壁、基材111的上表面111u及下表面111b上，并通过导电孔1123电性连接于一外部接地端(未绘示)，使第二接地层715接地。第二接地层715的技术效果相似于第一接地层160，容此不再赘述。
请参照图7B，其绘示图7A的仰视图。第二复合层113包括至少一信号接垫1131及数个接地接垫1132，信号接垫1131形成于第三信号传输柱714的端面，而此些接地接垫1132彼此分离地环绕信号接垫1131。此外，贯孔710h的横剖面形状圆形，然亦可为椭圆形或多边形，如三角形、矩形或其它多边形。
请参照图8A，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件800包括基板810、第一信号接点120、半导体芯片130及封装体140。
基板810包括基材111、第一复合层112及第二复合层113、至少一第三信号传输柱714、第二接地层715及至少一第四信号传输柱814且具有至少一贯孔710h。贯孔710h贯穿整个基板710的厚度。第四信号传输柱814穿设于贯孔710h并延伸至第一信号接点120，使半导体芯片130可通过第一信号接点120及第四信号传输柱814电性连接于一外部电路(未绘示)。
第二接地层715形成于贯孔710h的内侧壁，而环绕第三信号传输柱714及第四信号传输柱814。
请参照图8B，其绘示图8A的仰视图。第二复合层113(图8A)包括数个信号接垫1131及数个接地接垫1132，二信号接垫1131分别形成于第三信号传输柱714的端面及第四信号传输柱814的端面，而此些接地接垫1132彼此分离地环绕信号接垫1131。此外，贯孔710h的横剖面形状椭圆形，然亦可为圆形或多边形，如三角形、矩形或其它多边形。
请参照图9，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件900包括基板710、第一信号接点120、半导体芯片130、封装体140、介电层150、第一接地层160及第一信号传输柱570。
基板710包括基材111、第一复合层112及第二复合层113、第三信号传输柱714及第二接地层715且具有至少一贯孔710h。贯孔710h贯穿整个基板710的厚度。第三信号传输柱714穿设于贯孔710h并延伸至第一信号接点120，使半导体芯片130可通过第一信号接点120及第三信号传输柱714电性连接于一外部电路(未绘示)。
第一信号传输柱570与第三信号传输柱714电性连接，使信号可传输于半导体芯片130、第一信号传输柱570与第三信号传输柱714之间。本例中，第一信号传输柱570与第三信号传输柱714对接，即第一信号传输柱570与第三信号传输柱714沿直线方向配置，使信号传输路径最短。另一例中，第一信号传输柱570与第三信号传输柱714可左右错开配置，并通过第一复合层112电性连接。
请参照图10，其绘示依照本发明另一实施例的堆迭式半导体封装件的剖视图。堆迭式半导体封装件1000包括二半导体封装件100，其以信号凹槽140r相对方式对接，使二半导体封装件100之间的信号可通过相对的二信号凹槽140r传输。虽然图未绘示，然二半导体封装件100之间包含一焊料，以焊合二半导体封装件100。
请参照图11，其绘示依照本发明另一实施例的堆迭式半导体封装件的剖视图。堆迭式半导体封装件1100包括半导体封装件500及900，其中半导体封装件500以其第一信号传输柱570与半导体封装件900的第三信号传输柱714对接，使二半导体封装件500与900之间的信号可通过第一信号传输柱570及第三信号传输柱714传输。本例中，半导体封装件900的第一信号传输柱570、第三信号传输柱714与半导体封装件500的第一信号传输柱570沿直线方向配置，使信号传输路径最短。
虽然上述实施例的堆迭式半导体封装件以半导体封装件100、500及900的堆迭为例说明，然另一例中，半导体封装件100至900的至少二者亦可彼此堆迭；或者，数个相同的半导体封装件亦可彼此堆迭。
请参照图12A，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件1200包括基板1210、第一信号接点120、半导体芯片130、封装体140、屏蔽层1250、介电层1260、天线层1270、馈入部(feedpoint)1271及至少一信号传输元件1280。
基板1210例如是多层结构，其包括至少一线路层1121及至少一导电孔1123。另一例中，基板1210可以是单层结构。基板1210更包括至少一接地点1211，其形成于基板1210的上表面1210u，并通过线路层1121及导电孔1123电性连接一外部接地端(未绘示)；另一例中，接地点1211可延伸于基板1210的上表面1210u与下表面1210b之间。
第一信号接点120形成于基板1210上，并通过基板1210的线路层1121及导电孔1123电性连接于半导体芯片130。半导体芯片130设于基板1210上，并通过焊线131电性连接于基板1210。
屏蔽层1250形成于封装体140的外侧面140s及上表面140u，并电性连接于基板1210的接地点1211，使屏蔽层1250接地。
屏蔽层1250的材料铝、铜、铬、锡、金、银、镍、不锈钢或上述材料的组合所制成，其可应用例如是化学蒸镀(ChemicalVaporDeposition，CVD)、无电镀(electrolessplating)、电镀、印刷(printting)、喷布(spraying)、溅镀或真空沉积(vacuumdeposition)等技术制成。
介电层1260例如是以低损耗的低介电系数材料形成，例如是铁氟龙(Teflon)、聚四氟乙烯(PTEE)及聚苯乙烯(Polystyrene)。介电层1260覆盖屏蔽层1250的上表面1250u，并具有至少一开孔1260h。天线层1270形成于介电层1260的上表面1260u上。馈入部1271通过开孔1260h连接天线层1270与第一信号传输柱570，可使天线层1270通过馈入部1271、第一信号传输柱570、第一信号接点120、线路层1121、导电孔1123及焊线131电性连接于半导体芯片130。
信号传输元件1280电性连接于第一信号接点120，并通过第一信号接点120、导电孔1123、线路层1121、焊线131电性连接于半导体芯片130。
信号传输元件1280包括至少一第一信号传输柱570、至少一接地柱1281、介电层150、第一接垫层571及第二接垫层572，信号传输元件1280例如为一表面贴装元件或中介层(Interposer)。第一信号传输柱570及接地柱1281贯穿整个介电层150，第一信号传输柱570与第一信号接点120对接，以通过第一信号接点120电性连接于半导体芯片130。
请参照图12B，其绘示图12A中信号传输元件的仰视图。数个接地柱1281彼此分离地环绕第一信号传输柱570，以对第一信号传输柱570产生电磁干扰防护效果。本例中，数个接地柱1281排列成圆形环绕第一信号传输柱570，然此非用以限制本发明实施例。此外，第二接垫层572包括信号接垫5721及接地接垫5722，其中信号接垫5721形成于第一信号传输柱570的端面，而接地接垫5722呈封闭环形地形成于各接地柱1281的端面，以同时电性连接全部的接地柱1281。另一例中，接地接垫5722可包含数个分离的子接垫层，其各自形成于对应的接地柱1281的端面。
请参照图13，其绘示依照本发明另一实施例的信号传输元件的仰视图。本例中，信号传输元件1280包括数个接地柱1281及第一信号传输柱570，其中数个接地柱1281排列成矩形环绕第一信号传输柱570。
请参照图14，其绘示依照本发明另一实施例的信号传输元件的仰视图。本例中，信号传输元件1280包括单个接地柱1281及第一信号传输柱570，其中接地柱1281一封闭圆形环状柱，其封闭地环绕第一信号传输柱570。
请参照图15，其绘示依照本发明另一实施例的信号传输元件的仰视图。本例中，信号传输元件1280包括单个接地柱1281及第一信号传输柱570，其中接地柱1281一封闭矩形环状柱，其封闭地环绕第一信号传输柱570。
请参照图16，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件1300包括基板1210、第一信号接点120、半导体芯片130、封装体140、屏蔽层1250、介电层1260、天线层1270及信号传输元件1380。
相较于半导体封装件1200，本例的半导体封装件1300的信号传输元件1380省略第一信号传输柱570，且半导体封装件1200省略馈入部1271。信号传输元件1280的介电层150可由波导材料形成，有助于提升信号传输性。屏蔽层1250具有开孔1250h，其位于信号传输元件1380的介电层150正上方。半导体芯片130的信号可通过第一信号接点120传输至介电层150内，并于介电层150内进行波传导至开孔1250h，然后经由电磁感应原理，屏蔽层1250及天线层1270感应出信号，并由天线层1270将信号辐射至外界。进一步地说，即使省略物理性或机械性的导电线路，天线层1270与第一信号接点120之间的信号传递仍可通过电磁感应方式达成。此外，开孔1250h沿垂直方向正对第一信号接点120，使信号传输路径较短或最短。
请参照图17，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件1400包括基板1210、第一信号接点120、半导体芯片130、封装体140、屏蔽层1250及至少一信号传输元件1380。
相较于半导体封装件1300，本例的半导体封装件1400省略介电层1260及天线层1270。半导体芯片130的信号可通过第一信号接点120传输至介电层150内，并于介电层150内进行波传导至开孔1250h后辐射至外界。
请参照图18A，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件1500包括基板1210、至少二第一信号接点120、半导体芯片130、封装体140、屏蔽层1250及至少二信号传输元件1380。
相较于半导体封装件1400，本例的半导体封装件1500包含多个信号传输元件1380，其各设于对应的第一信号接点120上。
请参照图18B，其绘示依照本发明另一实施例的半导体封装件的俯视图。多个信号传输元件1380排成二列，分别位于半导体芯片130的相对二侧。经由增加信号传输元件1380的数量，可提升半导体封装件1500的信号强度。
请参照图19A，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件1600包括基板1210、至少一第一信号接点120、半导体芯片130、封装体140、屏蔽层1250及至少一信号传输元件1380。
基板1210包含线路层1121’，其电性连接于半导体芯片130，以传输半导体芯片130的信号。以输入信号来说，外界信号经由屏蔽层1250的开孔1250h传输至信号传输元件1380的介电层150内，并往基板1210的线路层1121’的方向于信号传输元件1380的数个接地柱1281之间横向来回地进行波传导，经由电磁感应，线路层1121’感应信号后，再将信号传输至半导体芯片130。以输出信号来说，半导体芯片130的信号传输至线路层1121’后进入介电层150内，并往开孔1250h方向于此些接地柱1281之间进行横向波传导，然后再通过屏蔽层1250的开孔1250h辐射出去。
请参照图19B，其绘示图19A的俯视图。信号传输元件1380的数个接地柱1281排列成ㄇ字型，基板1210的线路层1121’延伸至ㄇ字型的相对二排之间，以接受来自于介电层150(图19A)的信号或传输半导体芯片130的信号给介电层150。此外，基板1210包含至少一接地接垫1124，单个接地接垫1124可电性连接单个信号传输元件1380的所有接地柱1281，然只要可以一次电性连接单个信号传输元件1380的所有接地柱1281，本发明实施例并不限定接地接垫1124的外形。此外，接地接垫1124形成一ㄇ字型，其开口朝向线路层1121’，且线路层1121’与ㄇ字型的开口上下重迭。
请参照图20，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件1700包括基板1210、第一信号接点120、半导体芯片130、封装体140、屏蔽层1250、介电层1260、天线层1270及至少一接地柱1281。
相较于半导体封装件1300(图16)，本例的接地柱1281非形成于信号传输元件1280中，而是整合于半导体封装件1400的工艺中，详细来说，接地柱1281直接从封装体140的上表面140u延伸至基板1210的接地接垫1124。接地接垫1124电性连接于一接地端，使屏蔽层1250通过接地柱1281及接地接垫1124接地。此外，基板1210的线路层1121’可通过导电孔1123电性连接于半导体芯片130。
屏蔽层1250具有至少一开孔1250h，其位于数个接地柱1281之间，使天线层1270接收的信号可从开孔1250h进入此些第一信号传输柱570之间，或从半导体芯片130输出的信号于此些接地柱1281之间传导后从开孔1250h辐射出去。本例中，封装体140例如是波导材料，其填满此些接地柱1281之间的空间，使信号可于此些接地柱1281之间进行波传导。
介电层1260覆盖屏蔽层1250的上表面1250u及外侧面1250s，也就是说，介电层1260包覆整个屏蔽层1250，可完整保护屏蔽层1250。天线层1270形成于介电层1260的上表面1260u上，并对应于屏蔽层1250的开孔1250h设置，使信号于天线层1270与开孔1250h之间的传输路径较短或最短。
请参照图21，其绘示依照本发明另一实施例的半导体封装件的剖视图。半导体封装件1800包括基板1210、第一信号接点120、半导体芯片130、封装体140、屏蔽层1250、介电层1260、天线层1270及数个第一信号传输柱570。
相较于半导体封装件1700(图20)，本例的介电层1260覆盖屏蔽层1250的上表面1250u，但未覆盖屏蔽层1250的外侧面。
请参照图22A至22G，其绘示图5A的半导体封装件的制造过程图。
如图22A所示，以例如是表面黏贴技术(SurfaceMountedTechnology，SMT)，设置至少一半导体芯片130于基板110上，并以至少一焊线131电性连接半导体芯片130与基板110。
基板110包括基材111、第一复合层112及第二复合层113，其中第一复合层112及第二复合层113分别形成于基材111的上表面111u及下表面111b上。基材111例如是BT基材、玻璃基材、介电基材或其它合适基材。第一复合层112包含至少一线路层1121、至少一介电层1122及至少一导电孔(conductivevia)1123，其中介电层1122隔离相邻二线路层1121，而相邻二线路层1121可通过对应的导电孔1123电性连接。第二复合层113的结构可相似于第一复合层112，容此不再赘述。此外，第一信号接点120形成于基板110的上表面110u上，其可以是线路层1121的一部分。
如图22A所示，以例如是压缩成型、注射成型或转注成型，形成封装体140包覆半导体芯片130及焊线131。
如图22B所示，以例如是激光钻孔、喷射(jetting)钻孔或机械钻孔，形成至少一信号凹槽140r于封装体140，其中信号凹槽140r从封装体140的上表面140u延伸至第一信号接点120，以露出第一信号接点120。
如图22C所示，以例如是材料形成技术，形成第一接地层160及信号接垫121。第一接地层160包括内侧部161、上部162及底部163，其中内侧部161形成于信号凹槽140r的内侧壁140r1上，上部162形成于封装体140的上表面140u上，而底部163形成于基板110的线路层1121上。信号接垫121形成于第一信号接点120上。
上述材料形成技术例如是化学气相沉积、无电镀法(electrolessplating)、电解电镀(electrolyticplating)、印刷、旋涂、喷涂、溅镀(sputtering)或真空沉积法(vacuumdeposition)。
如图22D所示，以填胶方式，形成介电层150填满信号凹槽140r，本例中，介电层150可以是环氧树脂。至此，形成图1A的半导体封装件100的结构。以下继续说明图5A的半导体封装件500的制造方法。
如图22E所示，以例如是激光、喷射或刀具，形成至少一贯孔150h贯穿对应的介电层150，其中贯孔150h从介电层150的上表面150u延伸至信号接垫121。另一例中，若省略信号接垫121，则贯孔150h从介电层150的上表面150u直接延伸至第一信号接点120。
如图22F所示，以例如是上述材料形成技术，形成第一信号传输柱570于贯孔150h内，其中第一信号传输柱570的部分材料573突出于介电层150的上表面150u上。
然后，以例如是图案化技术，图案化第一接地层160的上部162，以获得预定的图案。此外，于图案化步骤中，可同时修饰部分材料573的边缘，以获得合适或预期的尺寸。此处的图案化技术例如是微影工艺(photolithography)、化学蚀刻(chemicaletching)、激光钻孔(laserdrilling)或机械钻孔(mechanicaldrilling)。
如图22G所示，以例如刀具或激光，形成至少一切割道P1经过第一接地层160、封装体140及基板110，以形成至少一如图5A所示的半导体封装件500的结构。
半导体封装件200、300、400及600的制造方法相似于图5A的半导体封装件500的制造方法，容此不再赘述。
在半导体封装件700的制造过程中，可以基板710取代第22A图的基板110，且省略信号凹槽140r(图22B)、第一接地层160(图22C)、介电层150(图22D)、贯孔150h(图22E)及第一信号传输柱570(图22F)的形成步骤。
半导体封装件800的制造过程相似于半导体封装件700，容此不再赘述。
在半导体封装件900的制造过程中，可以基板710取代图22A的基板110，如此可形成半导体封装件900。
请参照图23A至23O，其绘示图12A的半导体封装件的制造过程图。
如图23A所示，提供一基板1200，基板1200包括基材111、第一导电层1212及第二导电层1213，第一导电层1212及第二导电层1213分别覆盖基材111的整个上表面111u及整个下表面111b。本例中，基材111可以是绝缘体。
如图23B所示，以例如是激光钻孔、喷射钻孔或机械钻孔，形成至少一贯孔1210h贯穿整个基板1200。
如图23C所示，以例如是电镀方式，形成接地柱1281于贯孔1210h的内侧壁上，其中接地柱1281连接于第一导电层1212及第二导电层1213。
如图23D所示，以例如是填胶方式，形成介电层150填满贯孔1210h。
如图23E所示，以例如是激光钻孔、喷射钻孔或机械钻孔，形成至少一贯孔150h贯穿整个介电层150。
如图23F所示，以上述材料形成技术，形成第一信号传输柱570、第一接垫层571及第二接垫层572，其中第一信号传输柱570填满贯孔150h，而第一接垫层571及第二接垫层572分别覆盖第一导电层1212及第二导电层1213且电性连接于第一信号传输柱570。
如图23G所示，以上述图案化技术，图案化第一导电层1212及第二导电层1213，以电性隔离第一信号传输柱570与接地柱1281。图案化后，第一导电层1212及第二导电层1213分别形成第一接垫层571及第二接垫层572，其各包括至少一接垫。
如图23H所示，以例如是刀具或激光，形成至少一切割道P1经过基材111、第一导电层1212及第二导电层1213，以形成至少一如图12A所示的信号传输元件1280。
如图23I所示，提供一基板1210。基板1210例如是多层结构，其包括至少一线路层1121及至少一导电孔1123。另一例中，基板1210可以是单层结构。此外，基板1210更包括至少一接地点1211，其突出于基板1210的上表面1210u而形成；另一例中，接地点1211可延伸于基板1210的上表面1210u与下表面1210b之间。
如图23I所示，以例如是表面黏贴技术，设置至少一半导体芯片130于基板110上，并以至少一焊线131电性连接半导体芯片130与基板1210。
如图23I所示，以例如是表面黏贴技术，设置图23H的信号传输元件1280于基板1210上，其中信号传输元件1280的第二接垫层572及第一信号传输柱570分别电性连接于线路层1121(与第一信号接点120隔离的线路层1121)及第一信号接点120。第二接垫层572通过线路层1121接地。
如图23J所示，以例如是压缩成型、注射成型或转注成型，形成封装体140包覆半导体芯片130、焊线131及信号传输元件1280。
如图23K所示，以例如研磨方式，移除封装体140上部材料，而形成封装体140的上表面140u，其中信号传输元件1280的第一接垫层571从封装体140的上表面140u露出。
如图23L所示，以例如是刀具或激光，形成至少一切割道P1经过封装体140，直到露出基板1210的接地点1211。由于切割道P1未完全切断基板1210，此种切割方式称为”半穿切(half-cut)”。另一例中，切割道P1可切穿整个封装体140及整个基板1210，此种切割方式称为”全穿切(full-cut)”。
如图23M所示，以上述材料形成技术，形成屏蔽层1250覆盖封装体140的外侧面140s及上表面140u。
如图23N所示，以例如是涂布技术，形成介电层1260覆盖屏蔽层1250的上表面1250u。
如图23N所示，以上述材料形成技术，形成天线层1270于介电层1260的上表面1260u，且形成馈入部1271于介电层1260的开孔1260h，可使天线层1270通过馈入部1271电性连接于第一信号传输柱570。
如图23O所示，形成至少一切割道P2经过基板1210，以形成至少一如图12A所示的半导体封装件1200。
在半导体封装件1300(图16)的制造过程中，省略贯孔150h(图23E)、第一信号传输柱570(图23F)、开孔1260h及馈入部1271的形成步骤，其余制造步骤相似于制造半导体封装件1200的对应步骤，容此不再赘述。
在半导体封装件1400(图17)的制造过程中，相较于半导体封装件1300的制造过程，可省略介电层1260及天线层1270的形成步骤，其余制造步骤相似于制造半导体封装件1300的对应步骤，容此不再赘述。
半导体封装件1500及1600的制造过程相似于半导体封装件1400的制造过程，容此不再赘述。
请参照图24A至24I，其绘示图20A的半导体封装件的制造过程图。
如图24A所示，提供一基板1210，其中基板1210例如是多层结构，其包括至少一线路层1121、至少一导电孔1123、至少一接地点1211及至少一接地接垫1124。
如图24A所示，以例如是表面黏贴技术，设置至少一半导体芯片于基板1210上。
如图24B所示，以例如是压缩成型、注射成型或转注成型，形成封装体140包覆半导体芯片130及接地接垫1124。
如图24C所示，以例如是上述图案化技术，形成至少一贯孔141h从封装体140的上表面140u延伸至接地接垫1124，以露出接地接垫1124。
如图24D所示，以例如是上述材料形成技术，形成至少一接地柱1281填满对应的贯孔141h，使接地柱1281通过接地接垫1124接地。
如图24E所示，以例如是刀具或激光，形成至少一切割道P1从封装体140的上表面140u延伸至接地点1211，以露出接地点1211。由于切割道P1并未切断整个结构，故此种切割方式称为”半穿切”。然另一例中，亦可采用全穿切方法，即切割道P1切断整个基板1210。
如图24F所示，以例如是上述材料形成技术，形成屏蔽层1250于封装体140的外侧面140s及上表面140u上，其中屏蔽层1250电性连接于接地点1211。屏蔽层1250具有至少一开孔1250h，其位于数个接地柱1281之间。
如图24G所示，以例如是涂布技术，形成介电层1260覆盖屏蔽层1250的上表面1250u及外侧面1250s。
如图24H所示，以例如是上述材料形成技术，形成天线层1270于介电层1260的上表面1260u上，其中天线层1270正对开孔1250h的位置，使天线层1270与开孔1250h之间的信号传输距离最短，损耗最少。
如图24I所示，以例如是刀具或激光，形成至少一切割道P2经过介电层1260及基板1210，以形成至少一如图20所示的半导体封装件1700。
请参照图25A至25C，其绘示图21的半导体封装件的制造过程图。
如图25A所示，以例如是涂布技术，形成介电层1260覆盖屏蔽层1250的上表面1250u，但露出屏蔽层1250的外侧面1250s。
如图25B所示，以例如是上述材料形成技术，形成天线层1270于介电层1260的上表面1260u上，其中天线层1270正对开孔1250h的位置，使天线层1270与开孔1250h之间的信号传输距离最短，损耗最少。
如图25C所示，形成至少一切割道P2经过基板1210，以形成至少一如图21所示的半导体封装件1800。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1.一种半导体封装件，其特征在于，包括：
一基板；
一第一信号接点；
一半导体芯片，设于该基板上；
一封装体，包覆半导体芯片且具有一上表面及一信号凹槽，该信号凹槽从该封装体的该上表面延伸至该第一信号接点；
一第一接地层，形成于该信号凹槽的内侧壁上与该封装体的该上表面；以及
一介电层，形成于该信号凹槽内，
其中，该第一接地层更包括形成于该信号凹槽中的一底部，该底部电性连接于一外部接地端而使该第一接地层接地。
2.如权利要求1所述的半导体封装件，其特征在于，该第一信号接点形成于该基板上。
3.如权利要求2所述的半导体封装件，其特征在于，更包括：
一第一信号传输柱，从该介电层的上表面延伸至该第一信号接点，且通过该第一信号接点电性连接于该半导体芯片。
4.如权利要求3所述的半导体封装件，其特征在于，更包括：
一第二信号接点；以及
一第二信号传输柱，从该介电层的上表面延伸至该第二信号接点，且通过该第二信号接点电性连接于该半导体芯片；
其中，传输于该第一信号传输柱与传输于该第二信号传输柱的信号相位相差180度。
5.如权利要求3所述的半导体封装件，其特征在于，该介电层填满该第一信号传输柱与该第一接地层之间的凹槽空间。
6.如权利要求1所述的半导体封装件，其特征在于，该第一信号接点形成于该半导体芯片的主动面上。
7.如权利要求1所述的半导体封装件，其特征在于，该介电层波导介质且填满该信号凹槽。
8.如权利要求1所述的半导体封装件，其特征在于，该基板具有一贯孔，且包括：
一第二接地层，形成于该贯孔的内侧壁上；以及
一第三信号传输柱，穿设于该贯孔，并延伸至该第一信号接点。
9.如权利要求1所述的半导体封装件，其特征在于，该第一接地层一封闭环形接地层。
10.一种半导体封装件的制造方法，其特征在于，包括：
提供一基板；
设置一半导体芯片于该基板上；
形成一封装体包覆该半导体芯片；
形成一信号凹槽从该封装体的上表面延伸至一第一信号接点；
形成一第一接地层于该信号凹槽的内侧壁上与该封装体的该上表面；以及
形成一介电层于该信号凹槽内，
其中，该第一接地层更包括形成于该信号凹槽中的一底部，该底部电性连接于一外部接地端而使该第一接地层接地。
CN201310109829.0A 2013-03-29 2013-03-29 半导体封装件及其制造方法 Active CN103151327B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910004316.0A CN109712946B (zh) 2013-03-29 2013-03-29 半导体封装件
CN201310109829.0A CN103151327B (zh) 2013-03-29 2013-03-29 半导体封装件及其制造方法
CN201610347969.5A CN106024730B (zh) 2013-03-29 2013-03-29 半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310109829.0A CN103151327B (zh) 2013-03-29 2013-03-29 半导体封装件及其制造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201910004316.0A Division CN109712946B (zh) 2013-03-29 2013-03-29 半导体封装件
CN201610347969.5A Division CN106024730B (zh) 2013-03-29 2013-03-29 半导体封装件及其制造方法

Publications (2)

Publication Number Publication Date
CN103151327A CN103151327A (zh) 2013-06-12
CN103151327B true CN103151327B (zh) 2016-06-22

Family

ID=48549307

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910004316.0A Active CN109712946B (zh) 2013-03-29 2013-03-29 半导体封装件
CN201610347969.5A Active CN106024730B (zh) 2013-03-29 2013-03-29 半导体封装件及其制造方法
CN201310109829.0A Active CN103151327B (zh) 2013-03-29 2013-03-29 半导体封装件及其制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201910004316.0A Active CN109712946B (zh) 2013-03-29 2013-03-29 半导体封装件
CN201610347969.5A Active CN106024730B (zh) 2013-03-29 2013-03-29 半导体封装件及其制造方法

Country Status (1)

Country Link
CN (3) CN109712946B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400826B (zh) * 2013-06-21 2016-08-17 三星半导体(中国)研究开发有限公司 半导体封装及其制造方法
CN103400816B (zh) * 2013-06-26 2016-08-10 三星半导体(中国)研究开发有限公司 封装件及其制造方法
FR3026529B1 (fr) * 2014-09-30 2017-12-29 Linxens Holding Procede de fabrication de carte a puce et carte a puce obtenue par ce procede.
CN106503338B (zh) * 2016-10-24 2020-06-16 上海华力微电子有限公司 抗电磁干扰的晶振谐振回路电路
US10910329B2 (en) * 2017-05-23 2021-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11552026B2 (en) 2019-01-31 2023-01-10 Advanced Semiconductor Engineering, Inc. Semiconductor packages and methods of manufacturing the same
US11532875B2 (en) * 2020-10-22 2022-12-20 Mediatek Inc. Antenna module
US11984429B2 (en) * 2021-09-30 2024-05-14 Nxp Usa, Inc. Leadless power amplifier packages including topside termination interposer arrangements and methods for the fabrication thereof
CN115632041B (zh) * 2022-09-16 2024-02-13 北京七星华创微电子有限责任公司 Tmv结构及其制备方法、封装结构
CN118511277A (zh) * 2022-11-11 2024-08-16 英诺赛科(苏州)半导体有限公司 氮化物基半导体电路及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1923950A1 (en) * 2006-11-17 2008-05-21 Siemens S.p.A. SMT enabled microwave package with waveguide interface

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525417B (en) * 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
US6897548B2 (en) * 2003-07-02 2005-05-24 Hewlett-Packard Development Company, L.P. Semiconductor differential interconnect
JP2006066514A (ja) * 2004-08-25 2006-03-09 Seiko Epson Corp 強誘電体メモリ及びその製造方法
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US7799602B2 (en) * 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
US8242604B2 (en) * 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
CN102324416B (zh) * 2010-09-16 2015-07-22 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN102306645A (zh) * 2011-09-29 2012-01-04 日月光半导体制造股份有限公司 具有电磁干扰屏蔽膜的半导体封装件及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1923950A1 (en) * 2006-11-17 2008-05-21 Siemens S.p.A. SMT enabled microwave package with waveguide interface

Also Published As

Publication number Publication date
CN109712946B (zh) 2021-01-19
CN109712946A (zh) 2019-05-03
CN106024730A (zh) 2016-10-12
CN103151327A (zh) 2013-06-12
CN106024730B (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
CN103151327B (zh) 半导体封装件及其制造方法
CN103400829B (zh) 半导体封装件及其制造方法
US20220148951A1 (en) Semiconductor device including an antenna
US20230299462A1 (en) Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) Semiconductor package including antenna layer and manufacturing method thereof
US9007273B2 (en) Semiconductor package integrated with conformal shield and antenna
CN108231750A (zh) 射频器件封装体及其形成方法
CN102324416B (zh) 整合屏蔽膜及天线的半导体封装件
TWI600092B (zh) 具有天線的半導體封裝及其製作方法
TWI528625B (zh) 具有波導管天線之半導體封裝件及其製造方法
CN104051440B (zh) 具有天线的半导体结构
EP3151276B1 (en) Methods to improve bga package isolation in radio frequency and millimeter wave products
CN104425460B (zh) 集成电路
CN102569242B (zh) 整合屏蔽膜的半导体封装件及其制造方法
CN111599799B (zh) 集成电路
CN102738120A (zh) 半导体封装件及其制造方法
US8093700B2 (en) Packaging millimeter wave modules
US9171770B2 (en) Electronic device and manufacturing method thereof
US10021790B2 (en) Module with internal wire fence shielding
US20190198413A1 (en) Semiconductor package and manufacturing method thereof
US9159625B1 (en) Semiconductor device
KR101341436B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant